JP3100232B2 - Signal lines for high-frequency electronic components - Google Patents

Signal lines for high-frequency electronic components

Info

Publication number
JP3100232B2
JP3100232B2 JP04196273A JP19627392A JP3100232B2 JP 3100232 B2 JP3100232 B2 JP 3100232B2 JP 04196273 A JP04196273 A JP 04196273A JP 19627392 A JP19627392 A JP 19627392A JP 3100232 B2 JP3100232 B2 JP 3100232B2
Authority
JP
Japan
Prior art keywords
substrate
signal line
ground plane
dielectric
surrounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04196273A
Other languages
Japanese (ja)
Other versions
JPH0621253A (en
Inventor
隆春 宮本
欣司 永田
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP04196273A priority Critical patent/JP3100232B2/en
Priority to KR1019930009944A priority patent/KR0125100B1/en
Publication of JPH0621253A publication Critical patent/JPH0621253A/en
Application granted granted Critical
Publication of JP3100232B2 publication Critical patent/JP3100232B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、高周波用電子部品の信
号線路、特に10GHz以上等の超高速信号を伝送損失
少なく効率良く伝えることのできる高周波用電子部品の
信号線路(以下、高周波用信号線路という)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal line for a high-frequency electronic component, particularly a signal line for a high-frequency electronic component capable of efficiently transmitting an ultra-high-speed signal of 10 GHz or more with little transmission loss (hereinafter referred to as a high-frequency signal). Track).

【0002】[0002]

【従来の技術】上記高周波用信号線路として、図5と図
6に示したような信号線路がある。
2. Description of the Related Art As the high-frequency signal line, there is a signal line as shown in FIGS.

【0003】この信号線路は、セラミック等からなる誘
電体層10を複数(図では、4層としている)積層して
形成した基板12に、メタライズ等の導体ポールからな
るヴィア(以下、ヴィアという)20を基板12を上下
に貫いて備えて、そのヴィア20を高速信号を伝える高
周波用信号線路に形成している。
[0003] In this signal line, vias (hereinafter referred to as vias) comprising conductor poles such as metallized layers are formed on a substrate 12 formed by laminating a plurality of (four in the figure) dielectric layers 10 made of ceramic or the like. The substrate 20 is provided vertically through the substrate 12, and the via 20 is formed as a high-frequency signal line for transmitting a high-speed signal.

【0004】それと共に、基板12の複数の誘電体層1
0間にヴィア20を囲むメタライズ等からなるグランド
プレーン30を、図6に破線で示したように、ヴィア2
0と円形状の間隔あけてそれぞれ広く層状に備えてい
る。そして、その複数の誘電体層10間に備えたグラン
ドプレーン30により、ヴィア20からなる高周波用信
号線路を擬似同軸線路構造としていて、そのヴィア20
からなる高周波用信号線路の特性インピーダンスを一定
値の50Ω等にマッチングさせている。
At the same time, a plurality of dielectric layers 1
A ground plane 30 made of metallization or the like surrounding the via 20 between 0, as shown by a broken line in FIG.
It is provided in a wide layer with a space of 0 and a circle. The ground plane 30 provided between the plurality of dielectric layers 10 forms a high-frequency signal line composed of the via 20 into a pseudo coaxial line structure.
The characteristic impedance of the high-frequency signal line made of is matched to a constant value of 50Ω or the like.

【0005】基板12上面とその下面とには、それぞれ
互いに逆方向(図では、左方向と右方向としている)に
延びるメタライズ等からなる細帯状の信号線路22、2
4を備えている。そして、その信号線路22、24を基
板12上部とその下部との誘電体層10間に広く備えた
グランドプレーン30によりマイクロストリップ線路構
造としていて、その信号線路22、24の特性インピー
ダンスを一定値の50Ω等にマッチングさせている。
[0005] On the upper surface of the substrate 12 and on the lower surface thereof, strip-shaped signal lines 22 and 2 made of metallization or the like extending in opposite directions (left and right directions in the figure), respectively.
4 is provided. The signal lines 22 and 24 are formed into a microstrip line structure by a ground plane 30 widely provided between the dielectric layer 10 above and below the substrate 12, and the characteristic impedance of the signal lines 22 and 24 is set to a constant value. Matched to 50Ω or the like.

【0006】基板12上下面の信号線路22、24の内
端は、それぞれ基板12上面とその下面とに露出したヴ
ィア20上端とその下端とに接続している。
The inner ends of the signal lines 22 and 24 on the upper and lower surfaces of the substrate 12 are connected to the upper end and the lower end of the via 20 exposed on the upper surface and the lower surface of the substrate 12, respectively.

【0007】そして、擬似同軸線路構造としたヴィア2
0とそれに接続したマイクロストリップ線路構造とした
信号線路22、24とを連ねてなる高周波用信号線路を
高速信号を伝送損失少なく効率良く伝えることができる
ようにしている。
The via 2 having a pseudo coaxial line structure
A high-frequency signal line, which is formed by connecting the signal lines 22 and 24 having a microstrip line structure connected to the signal line 0 and a microstrip line structure, is capable of efficiently transmitting a high-speed signal with little transmission loss.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記高
周波用信号線路においては、ヴィア20上端とその下端
とに接続した信号線路22、24の内端と、マイクロス
トリップ線路構造とした信号線路22、24との間を接
続する中間信号線路部分(以下、中間信号線路部分とい
う)22a、24aの下方又はその上方の基板12の誘
電体層10間には、グランドプレーンを備えておらず、
その中間信号線路部分22a、24aをマイクロストリ
ップ線路構造として、その中間信号線路部分22a、2
4aの特性インピーダンスを一定値の50Ω等にマッチ
ングさせていなかった。
However, in the high-frequency signal line, the inner ends of the signal lines 22 and 24 connected to the upper end and the lower end of the via 20 and the signal lines 22 and 24 having a microstrip line structure are used. A ground plane is not provided between the dielectric layers 10 of the substrate 12 below or above the intermediate signal line portions 22a and 24a (hereinafter, referred to as intermediate signal line portions) connecting the
The intermediate signal line portions 22a and 24a have a microstrip line structure, and the intermediate signal line portions 22a and 22a
The characteristic impedance of 4a was not matched to a fixed value of 50Ω or the like.

【0009】そのため、ヴィア20とそれに接続した基
板12上下面の信号線路22、24とからなる高周波用
信号線路に高速信号を伝えた場合に、上記中間信号線路
部分22a、24aを伝わる高速信号の伝送損失が大き
くて、その高周波用信号線路を高速信号を伝送損失少な
く効率良く伝えることができなかった。このことは特
に、上記高周波用信号線路を10GHz以上等の超高速
信号を伝えた場合に顕著であった。
Therefore, when a high-speed signal is transmitted to a high-frequency signal line composed of the via 20 and the signal lines 22 and 24 on the upper and lower surfaces of the substrate 12 connected to the via 20, the high-speed signal transmitted through the intermediate signal line portions 22a and 24a is transmitted. Transmission loss was large, and the high-frequency signal line could not efficiently transmit high-speed signals with little transmission loss. This is particularly remarkable when an ultra-high-speed signal such as 10 GHz or more is transmitted through the high-frequency signal line.

【0010】本発明は、このような課題に鑑みてなされ
たもので、上記中間信号線路部分を縮めて、高速信号を
伝送損失少なく効率良く伝えることのできるようにし
た、高周波用信号線路を提供しようとするものである。
The present invention has been made in view of the above problems, and provides a high-frequency signal line in which the intermediate signal line portion is reduced so that a high-speed signal can be transmitted efficiently with little transmission loss. What you want to do.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の高周波用信号線路は、誘電体からな
る基板に該基板を上下に貫くヴィアを備えると共に、そ
のヴィア周囲の誘電体からなる基板にヴィアを円形状又
はそれに近い形状の間隔をあけて囲む複数のグランドプ
レーンを上下に所定間隔あけて並べて備えて、前記ヴィ
アを擬似同軸線路構造とし、かつ、前記基板上面とその
下面とに備えた互いに逆方向に延びる信号線路をそれぞ
れ基板上部とその下部とに備えた前記グランドプレーン
によりマイクロストリップ線路構造とすると共に、その
基板の上下面の信号線路の内端をそれぞれ前記ヴィア上
端とその下端とに接続してなる高周波用電子部品の信号
線路において、前記複数のグランドプレーンを、そのヴ
ィアに対向する内周縁を基板上部からその下部に行くに
従い前記基板上面の信号線路の逆側から基板下面の信号
線路の逆側へとヴィアに対して階段状に順に偏心させて
配置したことを特徴としている。
In order to achieve the above object, a first high-frequency signal line according to the present invention is provided with a substrate made of a dielectric and having vias penetrating the substrate up and down, and surrounding the via. A plurality of ground planes surrounding the vias at intervals of a circular shape or a shape close thereto are arranged side by side at predetermined intervals above and below the substrate made of a dielectric material, and the vias have a pseudo-coaxial line structure, and the upper surface of the substrate and The signal lines provided on the lower surface thereof and extending in opposite directions are formed into a microstrip line structure by the ground planes provided on the upper and lower portions of the substrate, respectively, and the inner ends of the signal lines on the upper and lower surfaces of the substrate are respectively formed as described above. In the signal line of the high-frequency electronic component connected to the upper end and the lower end of the via, the plurality of ground planes Edge is characterized in that arranged eccentrically in order stepwise against the via from the opposite side of the substrate upper surface of the signal line to the opposite side of the signal line of the lower surface of the substrate as it goes to the lower from above the substrate.

【0012】本発明の第2の高周波用信号線路は、誘電
体からなる基板に該基板を上下方向に貫くヴィアを備え
ると共に、そのヴィア周囲の誘電体からなる基板にヴィ
アを円形状又はそれに近い形状の間隔をあけて囲む複数
のグランドプレーンを上下に所定間隔あけて並べて備え
て、前記ヴィアを擬似同軸線路構造とし、かつ、前記基
板上面とその下面とに備えた互いに逆方向に延びる信号
線路をそれぞれ基板上部とその下部とに備えた前記グラ
ンドプレーンによりマイクロストリップ線路構造とする
と共に、その基板の上下面の信号線路の内端をそれぞれ
前記ヴィア上端とその下端とに接続してなる高周波用電
子部品の信号線路において、前記ヴィア周囲を囲む複数
のグランドプレーンを、その内周縁が上方から見て互い
に上下に重なり合うように配置し、前記ヴィアの上端
が、基板上面に備えた信号線路の内端側に位置する基板
上部のグランドプレーンの内周縁部分に接近して配置さ
れると共に、前記ヴィアの下端が、基板下面に備えた信
号線路の内端側に位置する基板下部のグランドプレーン
の内周縁部分に接近して配置されるように、前記基板上
面の信号線路側から基板下面の信号線路側にかけて、前
記ヴィアを基板を斜め上下に貫いて備えたことを特徴と
している。
A second high-frequency signal line according to the present invention comprises a dielectric substrate having vias vertically penetrating the substrate, and a via formed in the dielectric substrate surrounding the via in a circular shape or close thereto. A plurality of ground planes enclosing at intervals of the shape are arranged vertically at predetermined intervals, the vias have a pseudo coaxial line structure, and signal lines extending in opposite directions provided on the upper surface of the substrate and the lower surface thereof. And a ground plane provided on the upper and lower portions of the substrate, respectively, to form a microstrip line structure, and the inner ends of the signal lines on the upper and lower surfaces of the substrate are connected to the upper end and the lower end of the via, respectively. In a signal line of an electronic component, a plurality of ground planes surrounding the via are overlapped with each other vertically as viewed from above. The upper end of the via is disposed close to the inner peripheral edge of the ground plane on the upper part of the substrate located on the inner end side of the signal line provided on the upper surface of the substrate, and the lower end of the via is disposed on the substrate. The via extends from the signal line side of the upper surface of the substrate to the signal line side of the lower surface of the substrate so as to be disposed close to the inner peripheral edge portion of the ground plane below the substrate located on the inner end side of the signal line provided on the lower surface. Is provided so as to penetrate the substrate obliquely up and down.

【0013】[0013]

【作用】上記第1の高周波用信号線路においては、グラ
ンドプレーンを、そのヴィアに対向する内周縁を基板上
部からその下部に行くに従い基板上面の信号線路の逆側
から基板下面の信号線路の逆側へとヴィアに対して階段
状に順に偏心させて配置している。そして、ヴィアに対
向する基板上部とその下部とのグランドプレーンの内周
縁のうちの、基板上下面の信号線路側に位置する内周縁
部分を、それぞれヴィア上部とその下部とに接近させて
いる。
In the first high-frequency signal line, the ground plane extends from the upper side of the substrate to the lower side of the signal line on the lower side of the substrate from the upper side to the lower side of the inner side facing the via. It is arranged eccentrically to the side in a stepwise fashion with respect to the via. Then, of the inner peripheral edges of the ground plane between the upper part and the lower part of the substrate facing the via, the inner peripheral parts located on the signal line side of the upper and lower surfaces of the substrate are brought closer to the upper part and the lower part of the via, respectively.

【0014】また、上記第2の高周波用信号線路におい
ては、ヴィア周囲を囲む複数のグランドプレーンを、そ
の内周縁が上方から見て互いに上下に重なり合うように
配置して、基板上面の信号線路側から基板下面の信号線
路側にかけてヴィアを基板を斜め上下に貫いて備えてい
る。そして、ヴィアの上端を、基板上面に備えた信号線
路側の内端側に位置する基板上部のグランドプレーンの
内周縁部分に接近させて配置している。それと共に、ヴ
ィアの下端を、基板下面に備えた信号線路の内端側に位
置する基板下部のグランドプレーンの内周縁部分に接近
させて配置している。そして、ヴィアに対向する基板上
部とその下部とのグランドプレーンの内周縁のうちの、
基板上下面の信号線路側に位置する内周縁部分を、それ
ぞれヴィア上部とその下部とに接近させている。
In the second high-frequency signal line, a plurality of ground planes surrounding the via are arranged so that their inner peripheral edges are vertically overlapped with each other when viewed from above. And vias extending obliquely up and down from the substrate to the signal line side on the lower surface of the substrate. The upper end of the via is arranged close to the inner peripheral edge of the ground plane on the upper portion of the substrate located on the inner side of the signal line provided on the upper surface of the substrate. At the same time, the lower end of the via is arranged close to the inner peripheral edge of the ground plane at the lower part of the substrate located on the inner end side of the signal line provided on the lower surface of the substrate. Then, of the inner peripheral edge of the ground plane between the upper portion of the substrate facing the via and the lower portion thereof,
Inner peripheral portions located on the signal line side of the upper and lower surfaces of the substrate are brought closer to the upper portion and the lower portion of the via, respectively.

【0015】そのため、上記第1、第2の高周波用信号
線路においては、ヴィア上端とその下端とに接続した信
号線路の内端と、基板上部とその下部とのグランドプレ
ーンによりマイクロストリップ線路構造とした信号線路
との間を接続する中間信号線路部分を短縮できる。そし
て、その中間信号線路部分を伝わる高速信号の伝送損失
を少なく抑えることができる。
Therefore, in the first and second high-frequency signal lines, the microstrip line structure is formed by the inner end of the signal line connected to the upper end and the lower end of the via, and the ground plane of the upper and lower parts of the substrate. The intermediate signal line portion connecting between the signal line and the established signal line can be shortened. Then, the transmission loss of the high-speed signal transmitted through the intermediate signal line can be reduced.

【0016】また、上記第1、第2の高周波用信号線路
においては、誘電体からなる基板に備えた複数のグラン
ドプレーンのヴィアを囲む内周縁の径を大小に調整した
りその内周縁の形状を変化させたりして、その複数のグ
ランドプレーンにより擬似同軸線路構造としたヴィアの
特性インピーダンスを一定値の50Ω等にマッチングさ
せることができる。
In the first and second high-frequency signal lines, the diameter of the inner periphery surrounding the vias of the plurality of ground planes provided on the substrate made of a dielectric is adjusted to be large or small, or the shape of the inner periphery is adjusted. , The characteristic impedance of a via having a pseudo-coaxial line structure with the plurality of ground planes can be matched to a fixed value of 50Ω or the like.

【0017】[0017]

【実施例】次に、本発明の実施例を図面に従い説明す
る。図1と図2は本発明の第1の高周波用信号線路の好
適な実施例を示し、図1はその正面断面図、図2はその
平面図である。以下に、この第1の高周波用信号線路を
説明する。
Next, an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show a preferred embodiment of a first high-frequency signal line according to the present invention. FIG. 1 is a front sectional view thereof, and FIG. 2 is a plan view thereof. Hereinafter, the first high-frequency signal line will be described.

【0018】図において、12は、誘電体層10を複数
(図では、4層としている)一体に積層して形成した誘
電体からなる基板である。誘電体層10は、Al23
を主成分とする誘電率εが約9.5のセラミック等で形
成している。
In the figure, reference numeral 12 denotes a dielectric substrate formed by integrally laminating a plurality of dielectric layers 10 (four layers in the figure). The dielectric layer 10 is made of Al 2 O 3
And a ceramic having a dielectric constant ε of about 9.5, which is a main component.

【0019】基板12には、メタライズ等の導体ポール
からなるヴィア(以下、ヴィアという)20を、基板1
2を上下に貫通して備えている。
The substrate 12 is provided with a via (hereinafter referred to as a via) 20 made of a conductor pole such as metallization.
2 penetrating vertically.

【0020】基板12を構成している複数の誘電体層1
0間には、図2に破線で示したように、ヴィア20を円
形状又は楕円形状等の間隔をあけて囲むメタライズ等か
らなるグランドプレーン30をそれぞれ備えている。換
言すれば、誘電体からなる基板12に複数のグランドプ
レーン30を上下に所定間隔あけて並べて備えている。
そして、その複数のグランドプレーン30により、ヴィ
ア20からなる信号線路を擬似同軸線路構造としてい
て、その特性インピーダンスを一定値の50Ω等にマッ
チングさせている。
The plurality of dielectric layers 1 constituting the substrate 12
As shown by broken lines in FIG. 2, ground planes 30 are formed between the zeros and are made of metallization or the like surrounding the vias 20 at intervals such as circular or elliptical shapes. In other words, a plurality of ground planes 30 are arranged on the substrate 12 made of a dielectric material at predetermined intervals above and below.
The plurality of ground planes 30 make the signal line composed of the via 20 a pseudo coaxial line structure, and its characteristic impedance is matched to a constant value of 50Ω or the like.

【0021】基板12上面とその下面とには、それぞれ
互いに逆方向(図では、左方向と右方向としている)に
延びるメタライズ等からなる細帯状の信号線路22、2
4を備えている。そして、その信号線路22、24を、
基板12の上部とその下部との誘電体層10間に広く備
えたグランドプレーン30により、マイクロストリップ
線路構造としている。
On the upper surface of the substrate 12 and on the lower surface thereof, there are provided narrow signal lines 22, 2 made of metallization or the like extending in opposite directions (left and right directions in the figure).
4 is provided. Then, the signal lines 22 and 24 are
A microstrip line structure is provided by a ground plane 30 widely provided between the dielectric layer 10 above and below the substrate 12.

【0022】基板12上面とその下面とに備えた信号線
路22、24の内端は、それぞれヴィア20上端とその
下端とに接続している。詳しくは、ヴィア20上端とそ
の下端とを基板12上面とその下面の信号線路22、2
4の内端で覆っている。
The inner ends of the signal lines 22 and 24 provided on the upper surface and the lower surface of the substrate 12 are connected to the upper end and the lower end of the via 20, respectively. Specifically, the upper end and the lower end of the via 20 are connected to the signal lines 22 and 2 on the upper surface of the substrate 12 and the lower surface thereof.
4 with the inner end.

【0023】以上の構成は、従来の高周波用信号線路と
同様であるが、図の第1の高周波用信号線路では、グラ
ンドプレーン30を、そのヴィア20に対向する内周縁
32を、基板12上部からその下部に行くに従い、基板
12上面の信号線路22の逆側から基板12下面の信号
線路24の逆側へとヴィア20に対して階段状に順に偏
心させて、基板12の複数の誘電体層10間に配置して
いる。言い換えれば、ヴィア20に対向するグランドプ
レーンの内周縁32が基板12中に筒状体を斜め上下に
断続的に形成するように、複数のグランドプレーン30
を基板12の複数の誘電体層10間に配置している。
The above configuration is the same as that of the conventional high-frequency signal line. However, in the first high-frequency signal line shown in the figure, the ground plane 30 is formed by connecting the inner peripheral edge 32 facing the via 20 to the upper part of the substrate 12. From the opposite side of the signal line 22 on the upper surface of the substrate 12 to the opposite side of the signal line 24 on the lower surface of the substrate 12, the eccentricity with respect to the via 20 is increased in a stepwise manner. It is located between layers 10. In other words, the plurality of ground planes 30 are formed such that the inner peripheral edge 32 of the ground plane facing the via 20 intermittently forms a cylindrical body in the substrate 12 obliquely up and down.
Are arranged between the plurality of dielectric layers 10 of the substrate 12.

【0024】そして、基板12上部の誘電体層10間に
備えたグランドプレーン30のヴィア20に対向する内
周縁32のうちの、基板12上面の信号線路22側に位
置する内周縁32部分を、ヴィア20上部に接近させて
いる。それと共に、基板12下部の誘電体層10間に備
えたグランドプレーン30のヴィア20に対向する内周
縁32のうちの、基板12下面の信号線路24側に位置
する内周縁32部分を、ヴィア20下部に接近させてい
る。そして、ヴィア20上端に接続した信号線路22内
端と、基板12上部のグランドプレーン30によりマイ
クロストリップ線路構造とした信号線路22との間を接
続する中間信号線路部分22aを短縮している。それと
共に、ヴィア20下端に接続した信号線路24内端と、
基板12下部のグランドプレーン30によりマイクロス
トリップ線路構造とした信号線路24との間を接続する
中間信号線路部分24aを短縮している。
Then, of the inner peripheral edge 32 of the ground plane 30 provided between the dielectric layers 10 above the substrate 12 and facing the via 20, the inner peripheral edge 32 located on the signal line 22 side on the upper surface of the substrate 12 is Close to the top of via 20. At the same time, of the inner peripheral edge 32 of the ground plane 30 provided between the dielectric layers 10 below the substrate 12 and facing the via 20, the inner peripheral edge 32 located on the signal line 24 side of the lower surface of the substrate 12 is connected to the via 20. Close to the bottom. The intermediate signal line portion 22a connecting the inner end of the signal line 22 connected to the upper end of the via 20 and the signal line 22 having the microstrip line structure by the ground plane 30 on the substrate 12 is shortened. At the same time, the inner end of the signal line 24 connected to the lower end of the via 20 and
The intermediate signal line portion 24a connecting the signal line 24 having the microstrip line structure with the ground plane 30 under the substrate 12 is shortened.

【0025】ヴィア20は、その周囲の複数の誘電体層
10間の複数のグランドプレーン30のヴィア20に対
向する内周縁32の径を大小に調整したりその内周縁3
2の形状を変化させたりして、その特性インピーダンス
を一定値の50Ω等にマッチングさせている。
The diameter of the inner peripheral edge 32 of the plurality of ground planes 30 facing the via 20 between the plurality of dielectric layers 10 around the via 20 can be adjusted to be large or small.
2, the characteristic impedance is matched to a fixed value of 50Ω or the like.

【0026】図1と図2に示した第1の高周波用信号線
路は、以上のように構成していて、この第1の高周波用
信号線路では、基板12上下面のマイクロストリップ線
路構造としていない中間信号線路部分22a、24aを
短縮して、その中間信号線路部分22a、24aを伝わ
る高速信号の伝送損失を少なく抑えることができる。
The first high-frequency signal line shown in FIGS. 1 and 2 is configured as described above, and the first high-frequency signal line does not have a microstrip line structure on the upper and lower surfaces of the substrate 12. The intermediate signal line portions 22a and 24a can be shortened, and transmission loss of a high-speed signal transmitted through the intermediate signal line portions 22a and 24a can be reduced.

【0027】図3と図4は本発明の第2の高周波用信号
線路の好適な実施例を示し、図3はその正面断面図、図
4はその平面図である。以下に、この第2の高周波用信
号線路を説明する。
FIGS. 3 and 4 show a preferred embodiment of the second high-frequency signal line according to the present invention. FIG. 3 is a front sectional view and FIG. 4 is a plan view thereof. Hereinafter, the second high-frequency signal line will be described.

【0028】図の第2の高周波用信号線路では、ヴィア
200周囲を囲む複数のグランドプレーン30を、その
ヴィア200に対向する内周縁32が上方から見て互い
に上下に重なり合うように、基板12の複数の誘電体層
10間に配置している。言い換えれば、ヴィア200に
対向するグランドプレーンの内周縁32が基板12中に
筒状体を上下に断続的に形成するように、複数のグラン
ドプレーン30を基板12の複数の誘電体層10間に配
置している。
In the second high-frequency signal line shown in the figure, a plurality of ground planes 30 surrounding the via 200 are laid on the substrate 12 such that the inner peripheral edges 32 facing the via 200 overlap each other vertically when viewed from above. It is arranged between the plurality of dielectric layers 10. In other words, the plurality of ground planes 30 are interposed between the plurality of dielectric layers 10 of the substrate 12 such that the inner peripheral edge 32 of the ground plane facing the via 200 intermittently forms a tubular body in the substrate 12 vertically. Have been placed.

【0029】基板12の上下方向に備えたメタライズ等
の導体ポールからなるヴィア(以下、ヴィアという)2
00は、図3に示したように、基板12上面の信号線路
22側から基板12下面の信号線路24側にかけて、基
板12を斜め上下に貫いて備えている。そして、ヴィア
200の上端を、基板12上面に備えた信号線路22の
内端側に位置する基板12上部のグランドプレーンの内
周縁32部分に接近させて配置している。それと共に、
ヴィア200の下端を、基板12の下面に備えた信号線
路24の内端側に位置する基板12下部のグランドプレ
ーンの内周縁32部分に接近させて配置している。
Vias (hereinafter referred to as vias) 2 formed of conductor poles such as metallization provided in the vertical direction of the substrate 12.
3, the substrate 12 extends obliquely up and down from the signal line 22 on the upper surface of the substrate 12 to the signal line 24 on the lower surface of the substrate 12, as shown in FIG. The upper end of the via 200 is arranged close to the inner peripheral edge 32 of the ground plane above the substrate 12 located on the inner end side of the signal line 22 provided on the upper surface of the substrate 12. With it
The lower end of the via 200 is arranged close to the inner peripheral edge 32 of the ground plane below the substrate 12 located on the inner end side of the signal line 24 provided on the lower surface of the substrate 12.

【0030】そして、基板12上部の誘電体層10間に
備えたグランドプレーン30のヴィア200に対向する
内周縁32のうちの、基板12上面の信号線路22側に
位置する内周縁32部分を、ヴィア200上部に接近さ
せている。それと共に、基板12下部の誘電体層10間
に備えたグランドプレーン30のヴィア200に対向す
る内周縁32のうちの、基板12下面の信号線路24側
に位置する内周縁32部分を、ヴィア200下部に接近
させている。そして、ヴィア200上端に接続した基板
12上面の信号線路22の内端と、基板12上部のグラ
ンドプレーン30によりマイクロストリップ線路構造と
した信号線路22との間を接続する中間信号線路部分2
2aを短縮している。それと共に、ヴィア200下端に
接続した基板12下面の信号線路24の内端と、基板1
2下部のグランドプレーン30によりマイクロストリッ
プ線路構造とした信号線路24との間を接続する中間信
号線路部分24aを短縮している。
Then, of the inner peripheral edge 32 of the ground plane 30 provided between the dielectric layers 10 above the substrate 12 and facing the via 200, the inner peripheral edge 32 located on the signal line 22 side of the upper surface of the substrate 12 is Close to the top of Via 200. At the same time, of the inner peripheral edge 32 of the ground plane 30 provided between the dielectric layers 10 below the substrate 12 and facing the via 200, the inner peripheral edge 32 of the lower surface of the substrate 12 located on the signal line 24 side is connected to the via 200. Close to the bottom. An intermediate signal line portion 2 connecting between the inner end of the signal line 22 on the upper surface of the substrate 12 connected to the upper end of the via 200 and the signal line 22 having a microstrip line structure by the ground plane 30 on the upper surface of the substrate 12.
2a has been shortened. At the same time, the inner end of the signal line 24 on the lower surface of the substrate 12 connected to the lower end of the via 200 and the substrate 1
The intermediate signal line portion 24a connecting the signal line 24 with the microstrip line structure is shortened by the ground plane 30 below the second ground plane 30.

【0031】ヴィア200は、その周囲の複数の誘電体
層10間の複数のグランドプレーン30のヴィア200
に対向する内周縁32の径を大小に調整したりその内周
縁32の形状を変化させたりして、その特性インピーダ
ンスを一定値の50Ω等にマッチングさせている。
The via 200 has a plurality of vias 200 of the plurality of ground planes 30 between the plurality of dielectric layers 10 around the via 200.
The characteristic impedance of the inner peripheral edge 32 is adjusted to a fixed value of 50Ω or the like by adjusting the diameter of the inner peripheral edge 32 opposing to the size or changing the shape of the inner peripheral edge 32.

【0032】この第2の高周波用信号線路では、複数の
グランドプレーン30を、多大な手数と時間をかけて、
基板12上部からその下部に行くに従い基板12上面の
信号線路22の逆側から基板12下面の信号線路24の
逆側へとヴィア200に対して階段状に順に偏心させ
て、基板12の複数の誘電体層10間に配置することを
不要とすることができる。
In the second high-frequency signal line, a plurality of ground planes 30 are formed with great effort and time.
From the upper side of the substrate 12 to the lower side thereof, the eccentricity of the via 200 in a stepwise manner from the opposite side of the signal line 22 on the upper surface of the substrate 12 to the opposite side of the signal line 24 on the lower surface of the substrate 12 is sequentially increased. The arrangement between the dielectric layers 10 can be eliminated.

【0033】その他は、図1と図2に示した前述の第1
の高周波用信号線路と同様に構成していて、その作用も
図1と図2に示した前述の第1の高周波用信号線路と同
様であり、その同一部材には同一符号を付し、その説明
を省略する。
Others are the same as those of the first embodiment shown in FIGS.
And the operation thereof is the same as that of the above-described first high-frequency signal line shown in FIGS. 1 and 2, and the same members are denoted by the same reference numerals. Description is omitted.

【0034】[0034]

【発明の効果】以上説明したように、本発明の第1、第
2の高周波用信号線路によれば、ヴィアの上下端に接続
した信号線路の内端と、マイクロストリップ線路構造と
した基板の上下面の信号線路との間を接続する中間信号
線路部分であって、マイクロストリップ線路構造として
いない中間信号線路部分を短縮して、その中間信号線路
部分を伝わる高速信号の伝送損失を少なく抑えることが
できる。
As described above, according to the first and second high-frequency signal lines of the present invention, the inner end of the signal line connected to the upper and lower ends of the via and the substrate having the microstrip line structure are formed. An intermediate signal line portion that connects between the upper and lower signal lines, which is not a microstrip line structure, is shortened to reduce transmission loss of a high-speed signal transmitted through the intermediate signal line portion. Can be.

【0035】それと共に、基板の複数の誘電体層間に備
えた複数のグランドプレーンのヴィアに対向する内周縁
の径を大小に調整したりその内周縁の形状を変化させた
りして、そのグランドプレーンにより擬似同軸線路構造
としたヴィアの特性インピーダンスを一定値の50Ω等
に的確にマッチングさせることができる。
At the same time, the diameter of the inner peripheral edge facing the via of the plurality of ground planes provided between the plurality of dielectric layers of the substrate is adjusted to be large or small, or the shape of the inner peripheral edge is changed to change the shape of the inner peripheral edge. Thus, the characteristic impedance of the via having the quasi-coaxial line structure can be accurately matched to a constant value of 50Ω or the like.

【0036】そして、その擬似同軸線路構造としたヴィ
アとそのヴィアの上下端に短い中間信号線路部分を介し
て接続したマイクロストリップ線路構造とした基板の上
下面の信号線路とを連ねてなる高周波用信号線路を、1
0GHz以上等の超高速信号を含む高速信号を伝送損失
少なく効率良く伝えることが可能となる。
A high-frequency circuit in which the via having the pseudo coaxial line structure and the signal lines on the upper and lower surfaces of the substrate having a microstrip line structure connected to upper and lower ends of the via via short intermediate signal line portions are connected. Signal line
High-speed signals including ultra-high-speed signals of 0 GHz or more can be transmitted efficiently with little transmission loss.

【0037】また、本発明の第2の高周波用信号線路に
あっては、グランドプレーンを、多大な手数と時間をか
けて、基板上部からその下部に行くに従い基板上面の信
号線路の逆側から基板下面の信号線路の逆側へとヴィア
に対して階段状に順に偏心させて、基板の複数の誘電体
層間に配置することを不要として、基板の形成作業の容
易化が図れる。
In the second high-frequency signal line according to the present invention, the ground plane is extended from the upper side of the substrate to the lower side of the substrate with a great deal of trouble and time, from the opposite side of the signal line on the upper surface of the substrate. The eccentricity of the via on the lower surface of the substrate to the opposite side of the signal line in a stepwise manner is eliminated, and it is not necessary to dispose the via between a plurality of dielectric layers of the substrate, thereby facilitating the operation of forming the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の高周波用信号線路の正面断面図
である。
FIG. 1 is a front sectional view of a first high-frequency signal line of the present invention.

【図2】本発明の第1の高周波用信号線路の平面図であ
る。
FIG. 2 is a plan view of a first high-frequency signal line according to the present invention.

【図3】本発明の第2の高周波用信号線路の正面断面図
である。
FIG. 3 is a front sectional view of a second high-frequency signal line according to the present invention.

【図4】本発明の第2の高周波用信号線路の平面図であ
る。
FIG. 4 is a plan view of a second high-frequency signal line according to the present invention.

【図5】従来の高周波用信号線路の正面断面図である。FIG. 5 is a front sectional view of a conventional high-frequency signal line.

【図6】従来の高周波用信号線路の平面図である。FIG. 6 is a plan view of a conventional high-frequency signal line.

【符号の説明】[Explanation of symbols]

10 誘電体層 12 基板 20、200 ヴィア 22、24 信号線路 22a、24a 中間信号線路部分 30 グランドプレーン 32 グランドプレーンの内周縁 DESCRIPTION OF SYMBOLS 10 Dielectric layer 12 Substrate 20, 200 Via 22, 24 Signal line 22a, 24a Intermediate signal line part 30 Ground plane 32 Inner periphery of ground plane

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−288446(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 301 H05K 3/46 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-288446 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/12 301 H05K 3/46

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 誘電体からなる基板に該基板を上下に貫
ヴィアを備えると共に、そのヴィア周囲の誘電体から
なる基板にヴィアを円形状又はそれに近い形状の間隔を
あけて囲む複数のグランドプレーンを上下に所定間隔あ
けて並べて備えて、前記ヴィアを擬似同軸線路構造
し、かつ、前記基板上面とその下面とに備えた互いに逆
方向に延びる信号線路をそれぞれ基板上部とその下部と
に備えた前記グランドプレーンによりマイクロストリッ
プ線路構造すると共に、その基板上下面の信号線路
の内端をそれぞれ前記ヴィア上端とその下端とに接続し
てなる高周波用電子部品の信号線路において、 前記複数のグランドプレーンを、そのヴィアに対向する
内周縁を基板上部からその下部に行くに従い前記基板上
面の信号線路の逆側から基板下面の信号線路の逆側へと
ヴィアに対して階段状に順に偏心させて配置したことを
特徴とする高周波用電子部品の信号線路。
1. DielectricConsists ofOn the boardPenetrate the substrate up and down
KuViaBe preparedAlong withFrom the dielectric around the via
Circular vias on a substrate
Open multipleGround planeUp and downPredetermined interval
KakeLine upThe via is provided with a pseudo coaxial line structure.When
And between the upper surface of the substrate and the lower surface thereof.EquippedOpposite to each other
In the directionExtendSignal lineRespectivelyThe upper part of the substrate and its lower part
Prepared forThe ground planeByMicro strip
Line structureWhenAlong withThatsubstrateofUpper and lower signal lines
WithinThe endRespectivelyThe upper end of the via and its lower endContactContinued
In the signal line of the high frequency electronic component comprising:pluralGround plane facing the via
As the inner edge goes from the top of the substrate to the bottom,
From the opposite side of the signal line on the surface to the opposite side of the signal line on the lower surface of the board
Against viaStepwiseIn orderEccentricPlaceWhat you did
Characteristic signal line for high-frequency electronic components.
【請求項2】 誘電体からなる基板に該基板を上下方向
に貫くヴィアを備えると共に、そのヴィア周囲の誘電体
からなる基板にヴィアを円形状又はそれに近い形状の間
隔をあけて囲む複数のグランドプレーンを上下に所定間
隔あけて並べて備えて、前記ヴィアを擬似同軸線路構造
し、かつ、前記基板上面とその下面とに備えた互いに
逆方向に延びる信号線路をそれぞれ基板上部とその下部
に備えた前記グランドプレーンによりマイクロストリ
ップ線路構造すると共に、その基板上下面の信号線
の内端をそれぞれ前記ヴィア上端とその下端とに接
してなる高周波用電子部品の信号線路において、前記ヴィア周囲を囲む複数のグランドプレーンを、その
内周縁が上方から見て互いに上下に重なり合うように配
置し、前記ヴィアの上端が、基板上面に備えた信号線路
の内端側に位置する基板上部のグランドプレーンの内周
縁部分に接近して配置されると共に、前記ヴィアの下端
が、基板下面に備えた信号線路の内端側に位置する基板
下部のグランドプレーンの内周縁部分に接近して配置さ
れるように、前記基板上面の信号線路側から基板下面の
信号線路側にかけて、前記ヴィアを基板を斜め上下に貫
いて備えた ことを特徴とする高周波用電子部品の信号線
路。
Wherein the substrate vertically to the substrate made of a dielectric
With obtaining Bei vias penetrating the dielectric surrounding the via
A via on a substrate made of
A plurality of ground plane surrounding spaced intervals side by side spaced a predetermined distance in the vertical direction, the via pseudo coaxial line structure
And, and, together with the microstrip line structure by the substrate top surface and the ground plane lower surface thereof and a signal line extending in opposite directions with the a provided above the substrate, respectively and its lower, upper and lower surfaces of the substrate in the inner end of the signal line respectively the via upper and high-frequency use electronic parts of the signal line formed by connecting to the lower end thereof, a plurality of ground plane surrounding the via surrounding the
Arranged so that the inner peripheral edges overlap each other when viewed from above.
And the upper end of the via is a signal line provided on the upper surface of the substrate.
Inner perimeter of the ground plane above the board located on the inner side of the
The lower end of the via is located close to the edge and
Is a substrate located on the inner end side of the signal line provided on the lower surface of the substrate
It is located close to the inner periphery of the lower ground plane.
From the signal line side of the upper surface of the substrate to the lower surface of the substrate
Pass the via up and down diagonally through the board over the signal line side
High-frequency use electronic parts of the signal line, characterized in that it comprises in are.
JP04196273A 1992-06-29 1992-06-29 Signal lines for high-frequency electronic components Expired - Fee Related JP3100232B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04196273A JP3100232B2 (en) 1992-06-29 1992-06-29 Signal lines for high-frequency electronic components
KR1019930009944A KR0125100B1 (en) 1992-06-29 1993-06-03 Signal line of high frequency eletron parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04196273A JP3100232B2 (en) 1992-06-29 1992-06-29 Signal lines for high-frequency electronic components

Publications (2)

Publication Number Publication Date
JPH0621253A JPH0621253A (en) 1994-01-28
JP3100232B2 true JP3100232B2 (en) 2000-10-16

Family

ID=16355065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04196273A Expired - Fee Related JP3100232B2 (en) 1992-06-29 1992-06-29 Signal lines for high-frequency electronic components

Country Status (2)

Country Link
JP (1) JP3100232B2 (en)
KR (1) KR0125100B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
JP4004048B2 (en) 2003-04-11 2007-11-07 Tdk株式会社 High frequency transmission line
KR100601715B1 (en) * 2004-12-22 2006-07-18 삼성전자주식회사 Printed circuit board
US7999192B2 (en) 2007-03-14 2011-08-16 Amphenol Corporation Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
US9462709B2 (en) 2012-10-29 2016-10-04 Kyocera Corporation Element housing package and mounting structure body
JP6734750B2 (en) * 2016-10-11 2020-08-05 日本特殊陶業株式会社 High frequency package
JP7134803B2 (en) * 2018-09-19 2022-09-12 株式会社東芝 Printed board

Also Published As

Publication number Publication date
KR940001771A (en) 1994-01-11
JPH0621253A (en) 1994-01-28
KR0125100B1 (en) 1997-12-04

Similar Documents

Publication Publication Date Title
US5757252A (en) Wide frequency band transition between via RF transmission lines and planar transmission lines
US6294965B1 (en) Stripline balun
US4477813A (en) Microstrip antenna system having nonconductively coupled feedline
JP2895005B2 (en) Doppler radar module
JP3241139B2 (en) Film carrier signal transmission line
EP0997973B1 (en) Antenna with filter and radio apparatus using this antenna
US6181279B1 (en) Patch antenna with an electrically small ground plate using peripheral parasitic stubs
US5444452A (en) Dual frequency antenna
JPH11284430A (en) Short-circuit antenna manufactured by microstrip technology and device containing the same
EP0660433B1 (en) High-frequency choke circuit
JPS6093817A (en) Variable delay line unit
JPH07221512A (en) High frequency connection line
US6377141B1 (en) Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module
JP3100232B2 (en) Signal lines for high-frequency electronic components
JPH07235826A (en) Feeding circuit for slot antenna and electronic circuit integrated antenna
US10325850B1 (en) Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
US7098531B2 (en) Jumper chip component and mounting structure therefor
US6853334B2 (en) Multi-layer-substrate and satellite broadcast reception apparatus
JP3194445B2 (en) Signal circuit of high frequency circuit board
JP2004096259A (en) Multi-frequency microstrip antenna
JP2001060809A (en) Circuit element and printed circuit board
JP3006399B2 (en) Dual band antenna
JP3091020B2 (en) High frequency wiring board
JPH10145112A (en) Wiring board
JPH04115604A (en) Microwave circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees