JP3075680B2 - Semiconductor device and method of manufacturing semiconductor device - Google Patents
Semiconductor device and method of manufacturing semiconductor deviceInfo
- Publication number
- JP3075680B2 JP3075680B2 JP07071252A JP7125295A JP3075680B2 JP 3075680 B2 JP3075680 B2 JP 3075680B2 JP 07071252 A JP07071252 A JP 07071252A JP 7125295 A JP7125295 A JP 7125295A JP 3075680 B2 JP3075680 B2 JP 3075680B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- inner lead
- bonding
- eutectic alloy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、テープキャリアパッ
ケージのアセンブリ工程でのインナーリードボンディン
グ後におけるインナーリードへのダメージを軽減する半
導体装置、および、その半導体装置の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device for reducing damage to inner leads after inner lead bonding in a tape carrier package assembly process, and a method of manufacturing the semiconductor device.
【0002】[0002]
【従来の技術】従来、テープキャリアパッケージのイン
ナーリードボンディングプロセスにおいて、半導体チッ
プとテープキャリアとを接合する際には次のようにして
いる。すなわち、半導体チップのパッド上にAuまたは
Pb/Sn等でバンプを形成しておき,このバンプにSn,
Pb/SnまたはAu等のメッキが施されたインナーリード
を接触させる。そして、熱と荷重とを加えることによっ
て合金を析出させて、バンプとインナーリードとを接合
するのである。2. Description of the Related Art Conventionally, in the inner lead bonding process of a tape carrier package, a semiconductor chip and a tape carrier are joined as follows. That is, a bump is formed on a pad of a semiconductor chip with Au or Pb / Sn, and Sn,
An inner lead plated with Pb / Sn or Au or the like is brought into contact. Then, an alloy is precipitated by applying heat and a load, and the bump and the inner lead are joined.
【0003】上記接触されたバンプとインナーリードと
に熱と荷重を加える方法としては、コンスタントヒート
ツールあるいはパルスヒートツールを用いて全バンプと
全インナーリードとを一括してボンディングする一括イ
ンナーボンディング(ギャングボンディング)、若しく
は、バンプとインナーリードとを1対ずつボンディング
するシングルポイントボンディング等がある。As a method of applying heat and load to the contacted bumps and inner leads, there is a method of collective inner bonding (gang) in which all bumps and all inner leads are collectively bonded using a constant heat tool or a pulse heat tool. Bonding) or single point bonding for bonding a pair of bumps and inner leads.
【0004】図5は、コンスタントヒートツールによる
一括インナーリードボンディング方法を示す。図5にお
いて、1はボンディングツール、2はテープキャリア・
インナーリード(以下、単にインナーリードと言う)、3
は半導体チップ4のパッド(図示せず)上に形成されたバ
ンプ、6はテープキャリア基材、7はテープガイド、8
はベンドプレート、9はボンディングステージである。FIG. 5 shows a batch inner lead bonding method using a constant heat tool. In FIG. 5, 1 is a bonding tool and 2 is a tape carrier.
Inner lead (hereinafter simply referred to as inner lead), 3
Is a bump formed on a pad (not shown) of the semiconductor chip 4, 6 is a tape carrier substrate, 7 is a tape guide, 8
Is a bend plate and 9 is a bonding stage.
【0005】ボンディングステージ9上にセットされた
半導体チップ4のバンプ3にインナーリード2をアライ
メントした後、加熱されたボンディングツール1を下降
させてインナーリード2とバンプ3との接触点に温度と
荷重を加えて、バンプ3とインナーリード2との接合を
行う。その際に、インナーリード2とバンプ3とのオフ
セット量rに応じた角度で、インナーリード2がベンド
される。After aligning the inner leads 2 with the bumps 3 of the semiconductor chip 4 set on the bonding stage 9, the heated bonding tool 1 is lowered to apply a temperature and a load to the contact point between the inner leads 2 and the bumps 3. Then, the bump 3 and the inner lead 2 are joined. At this time, the inner lead 2 is bent at an angle corresponding to the offset amount r between the inner lead 2 and the bump 3.
【0006】図2に、従来の一括インナーリードボンデ
ィング法によるボンディングツール1のツールエッジ1
aの輪郭を示す。従来のボンディングツールエッジ輪郭
10は、バンプ33(図5におけるバンプ3に相当)に外
接する長方形のラインに一致するように、あるいは、上
記ラインの外側に位置するようになっている。FIG. 2 shows a tool edge 1 of a bonding tool 1 by a conventional batch inner lead bonding method.
The outline of a is shown. The conventional bonding tool edge contour 10 is designed to coincide with a rectangular line circumscribing the bump 33 (corresponding to the bump 3 in FIG. 5), or to be positioned outside the above-mentioned line.
【0007】特開平4−372144号公報や特開平5
−82596号公報には、熱圧着されたインナーリード
におけるボンディングツールによって押圧された部分に
断差が生じ、この断差によってインナーリードの強度が
低下することが記載されている。そこで、特開平5−8
2596号公報においてはインナーリード先端部を折り
返して厚くしている。[0007] Japanese Patent Application Laid-Open No. 4-372144 and Japanese Patent Application Laid-Open
Japanese Patent Application Laid-Open No. 82596 describes that a difference occurs in a portion of a thermocompression-bonded inner lead pressed by a bonding tool, and the difference reduces the strength of the inner lead. Therefore, Japanese Patent Laid-Open No. 5-8
In Japanese Patent No. 2596, the tip of the inner lead is folded back to make it thicker.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記従
来のインナーリードボンディング法においては、例えば
AuバンプにAuメッキしたインナーリードをボンディン
グする場合のように共晶合金が析出されない場合には問
題はないのであるが、共晶合金が析出される場合には以
下のような問題がある。先ず、図2におけるボンディン
グツールエッジ輪郭10を呈するように設計されたボン
ディングツール1を用いて上記一括インナーリードボン
ディングを行った場合には、次のような問題がある。However, in the above-described conventional inner lead bonding method, there is no problem when the eutectic alloy is not deposited, for example, when bonding Au plated inner leads to Au bumps. However, when the eutectic alloy is deposited, there are the following problems. First, when the above-mentioned batch inner lead bonding is performed using the bonding tool 1 designed to exhibit the bonding tool edge contour 10 in FIG. 2, there are the following problems.
【0009】上記従来のボンディングツール1を用いて
一括インナーリードボンディングを行った場合のボンデ
ィング後の状態を図3(b)に示す。上記ボンディングツ
ール1のツールエッジ1aがバンプ3に外接する長方形
のライン上に在る場合には、インナーリード2における
バンプ3から比較的離れた箇所も加熱されてしまう。そ
の結果、析出する共晶合金5はバンプ3側からインナー
リード2の下面に沿って上方に這い上がり、また、バン
プ3の側面に沿って上方から下方へ流れて、図3(b)に
示すようなミニスカスが形成される。一方では、インナ
ーリードボンディング後のポッティング工程までの間に
インナーリード2に外力が掛かって、インナーリード2
が多少なりとも変位することが考えられる。その際に
は、通常、インナーリード2はバンプ外際(インナーリ
ードネック部)11から変位する。FIG. 3 (b) shows a state after bonding when the package inner lead bonding is performed using the above-mentioned conventional bonding tool 1. If the tool edge 1a of the bonding tool 1 is on a rectangular line circumscribing the bump 3, a portion of the inner lead 2 which is relatively far from the bump 3 will also be heated. As a result, the deposited eutectic alloy 5 creeps upward along the lower surface of the inner lead 2 from the bump 3 side, and flows downward from above along the side surface of the bump 3 as shown in FIG. Such a mini scath is formed. On the other hand, an external force is applied to the inner lead 2 until the potting step after the inner lead bonding, and the inner lead 2
Can be somewhat displaced. At that time, the inner lead 2 is normally displaced from the outer edge of the bump (the inner lead neck portion) 11.
【0010】従来の一括インナーリードボンディング法
でボンディングを行った場合には、この変位箇所11に
は脆い共晶合金5が存在しており、クラックが発生しや
すい状態になっている。そして、共晶合金5に一度クラ
ック12が発生すると切り欠き効果でクラック12が大
きく成長し、最悪の場合にはインナーリード断線につな
がると言う問題がある。When bonding is performed by the conventional batch inner lead bonding method, a brittle eutectic alloy 5 exists at the displaced portion 11 and cracks are easily generated. Then, once the cracks 12 occur in the eutectic alloy 5, the cracks 12 grow large due to the notch effect, and in the worst case, there is a problem that the inner leads are disconnected.
【0011】また、上記特開平4−372144号公報
や特開平5−82596号公報の場合には、メッキ層の
記載がなく、共晶合金の析出についての記載もない。し
かしながら、インナーリードにメッキがなされていたと
すると、図6に示すように、熱圧着時にボンディングツ
ールの押圧部周辺にも熱が加わって共晶合金25が析出
することになる。ところが、インナーリード22は半導
体チップ24に対し水平に熱圧着されており、バンプ2
3上でインナーリード22がベンドされていないので共
晶合金25はバンプ23の側面からインナーリード22
の下面に渡って析出することになる。そうすると、上述
と同様に、インナーリード22に外力が掛かった際に共
晶合金25にクラックが入りやすくなると言う問題があ
る。[0011] Further, in the above-mentioned JP-A-4-372144 and JP-A-5-82596, there is no description of a plating layer and no description of precipitation of a eutectic alloy. However, if the inner leads are plated, as shown in FIG. 6, heat is also applied to the periphery of the pressing portion of the bonding tool during thermocompression bonding, so that the eutectic alloy 25 precipitates. However, the inner leads 22 are thermocompression-bonded horizontally to the semiconductor chip 24, and the bumps 2
Since the inner lead 22 is not bent on the top 3, the eutectic alloy 25 is applied to the inner lead 22 from the side surface of the bump 23.
Will be deposited over the lower surface of the substrate. Then, similarly to the above, there is a problem that cracks easily occur in the eutectic alloy 25 when an external force is applied to the inner leads 22.
【0012】そこで、この発明の目的は、インナーリー
ドボンディング時に析出する脆い共晶合金をバンプの上
面のみに存在させてインナーリード断線の原因となる初
期クラックの発生を防止できる半導体装置、および、そ
の半導体装置の製造方法を提供することにある。Accordingly, an object of the present invention is to provide a semiconductor device capable of preventing the generation of an initial crack which causes disconnection of an inner lead by allowing a brittle eutectic alloy deposited at the time of inner lead bonding to exist only on the upper surface of a bump. An object of the present invention is to provide a method for manufacturing a semiconductor device.
【0013】[0013]
【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る発明は、半導体チップ上に形成され
たバンプに,フィルム基材上に形成された金属パターン
から成るインナーリードを熱圧着して形成された半導体
装置であって、上記バンプ上に接合された上記インナー
リードの部分は,金属メッキが施されていると共に,上記
バンプ上における上記バンプの外端から内側へ所定距離
だけ入り込んだ位置で屈曲しており、上記所定距離は,
上記インナーリードとバンプとを熱圧着した際に析出し
たバンプ材とインナーリード材との共晶合金が,上記イ
ンナーリードの屈曲によって上記バンプ上に形成された
インナーリードとバンプ上面との間の空間内に収まって
保持されるような距離に設定されていることを特徴とし
ている。In order to achieve the above object, the invention according to claim 1 is to provide an inner lead made of a metal pattern formed on a film substrate on a bump formed on a semiconductor chip. A semiconductor device formed by thermocompression bonding, wherein a portion of the inner lead bonded on the bump is metal-plated and a predetermined distance inward from an outer end of the bump on the bump. And the predetermined distance is
The space between the eutectic alloy between the inner lead and the bump material and bump deposited upon thermocompression bonding the inner lead material, the inner lead and the bump upper surface formed on the bump by bending of the inner leads it is characterized in that is set to so that distances are <br/> held fall within the limits.
【0014】また、請求項2に係る発明は、請求項1に
係る発明の半導体装置において、上記インナーリードに
施された金属メッキは、SnあるいはPb/Snの何れか一
方のメッキであることを特徴としている。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the metal plating applied to the inner lead is one of Sn and Pb / Sn. Features.
【0015】また、請求項3に係る発明は、半導体チッ
プ上に形成されたバンプに対してフィルム基材上に形成
された金属パターンから成るインナーリードを所定のオ
フセット量で位置合わせした後,上記インナーリードと
バンプとを熱圧着する半導体装置の製造方法において、
上記インナーリードとバンプとの熱圧着に際しては,上
記半導体チップ上におけるバンプの外端から内側へ所定
距離だけ入り込んだ箇所にツールエッジが位置するボン
ディングツールを用いて、上記バンプに接合されたイン
ナーリードを上記バンプ上における上記バンプの外端か
ら内側へ上記所定距離だけ入り込んだ位置で屈曲させ
て、上記熱圧着の際に析出する共晶合金を上記インナー
リードの屈曲によって上記バンプ上に形成されたインナ
ーリードとバンプ上面との間の空間内に保持させるよう
にしており、その際における上記所定距離を,上記イン
ナーリードとバンプ上面との間の空間内に保持される共
晶合金が上記空間内に収まるような距離に設定すること
を特徴としている。[0015] The invention according to claim 3 is that, after the inner leads made of the metal pattern formed on the film substrate are aligned with the bumps formed on the semiconductor chip by a predetermined offset amount, In a method for manufacturing a semiconductor device for thermocompression bonding inner leads and bumps,
At the time of thermocompression bonding between the inner leads and the bumps, the bonding of the inner leads to the bumps is performed by using a bonding tool in which a tool edge is located at a position on the semiconductor chip that enters a predetermined distance inward from the outer end of the bumps. Was bent at a position where the predetermined distance was inserted inward from the outer end of the bump on the bump, and a eutectic alloy deposited during the thermocompression bonding was formed on the bump by bending the inner lead. So that it is held in the space between the inner lead and the top of the bump.
The predetermined distance at that time is
The joint held in the space between the
The distance is set so that the crystal alloy can be accommodated in the space .
【0016】[0016]
【作用】請求項1および請求項2に係る発明では、半導
体チップのバンプ上に熱圧着されたインナーリードは、
上記バンプ上における上記バンプの外端から内側へ所定
距離だけ入り込んだ位置で屈曲している。そして、上記
熱圧着の際に析出したバンプ材とインナーリード材との
共晶合金は、上記インナーリードの屈曲によって上記バ
ンプ上に形成されたインナーリードとバンプ上面との間
の空間内に保持されている。その際に、上記所定距離
は、上記共晶合金が上記屈曲したインナーリードとバン
プ上面との間の空間内に収まって保持されるような距離
に設定されているため、析出した上記共晶合金がバンプ
の側面まで垂れることはない。したがって、上記熱圧着
後に、インナーリードに外力が掛かって上記バンプ外際
から変位する際には、上記インナーリードは、上記バン
プ上面内に収まって保持されている共晶合金の外側から
変位することになり、脆い共晶合金には応力が掛からず
クラックが発生しない。According to the first and second aspects of the present invention, the inner leads thermocompression-bonded on the bumps of the semiconductor chip are:
It is bent at a position on the bump that enters a predetermined distance inward from the outer end of the bump. The eutectic alloy of the bump material and the inner lead material precipitated during the thermocompression bonding is held in the space between the inner lead formed on the bump and the upper surface of the bump by bending the inner lead. ing. At that time, the predetermined distance
The above-mentioned eutectic alloy is
Distance within the space between the
Eutectic alloy deposited on the bump
Do not hang down to the side. Therefore, after the thermocompression bonding, it takes an external force to the inner lead upon displacement from the time outside the bumps, the inner lead, the van
As a result, the eutectic alloy is displaced from the outside of the eutectic alloy held and held in the upper surface of the metal alloy, so that no stress is applied to the brittle eutectic alloy and no crack occurs.
【0017】また、請求項3に係る発明では、半導体チ
ップに形成されたバンプに対して、フィルム基材上に形
成された金属パターンから成るインナーリードが所定の
オフセット量で位置合わせされる。そうした後、上記半
導体チップ上における上記バンプの外端から内側へ所定
距離だけ入り込んだ箇所にツールエッジが位置するボン
ディングツールが用いられて、上記バンプとインナーリ
ードとの熱圧着が行われる。その結果、上記バンプに接
合されたインナーリードは、上記バンプ上における上記
バンプの外端から内側へ所定距離だけ入り込んだ位置で
屈曲することになる。そして、上記熱圧着の際に析出す
る共晶合金は、上記インナーリードの屈曲によって上記
バンプ上に形成されたインナーリードとバンプ上面との
間の空間内に保持される。その際に、上記所定距離は、
上記共晶合金が上記屈曲したインナーリードとバンプ上
面との間の空間内に収まって保持されるような距離に設
定されているため、析出した上記共晶合金がバンプの側
面まで垂れることはない。こうして、上記熱圧着後にイ
ンナーリードに外力が掛かってバンプ外際から変位する
際には上記インナーリードが共晶合金の外側から変位す
るような半導体装置が形成される。In the invention according to claim 3, the inner lead made of the metal pattern formed on the film base is aligned with the bump formed on the semiconductor chip by a predetermined offset amount. After that, a thermocompression bonding between the bumps and the inner leads is performed by using a bonding tool having a tool edge located at a position on the semiconductor chip that enters a predetermined distance inward from the outer end of the bumps. As a result, the inner lead bonded to the bump bends at a position on the bump at a predetermined distance from the outer end of the bump to the inside. The eutectic alloy deposited during the thermocompression bonding is held in the space between the inner lead formed on the bump and the upper surface of the bump by bending the inner lead. At that time, the predetermined distance is:
The eutectic alloy is on the bent inner leads and bumps
The distance must be such that it fits within the space between
Eutectic alloy deposited on the bump side
It does not hang down to the surface. Thus, a semiconductor device is formed in which the inner lead is displaced from the outside of the eutectic alloy when the inner lead is displaced from the outside of the bump due to an external force applied after the thermocompression bonding.
【0018】[0018]
【実施例】以下、この発明を図示の実施例により詳細に
説明する。図1は本実施例の半導体装置の部分拡大図で
あって、適正化されたボンディングツールエッジ輪郭を
呈するボンディングツールによってインナーリードボン
ディングを行う状態を示している。図1中において、3
1はボンディングツール、32はテープキャリア・イン
ナーリード(以下、単にインナーリードと言う)、33は
半導体チップ34上に形成されたバンプである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 is a partially enlarged view of the semiconductor device of the present embodiment, and shows a state in which inner lead bonding is performed by a bonding tool having an optimized bonding tool edge contour. In FIG. 1, 3
Reference numeral 1 denotes a bonding tool, 32 denotes a tape carrier inner lead (hereinafter, simply referred to as an inner lead), and 33 denotes a bump formed on a semiconductor chip 34.
【0019】上記半導体チップ34の周辺部には半導体
チップ34の外周端から100μm程度内側にパッド(図
示せず)が配置され、パッド上に100μm×50μmの
大きさのバンプ33がAuで形成されている。そして、
このバンプ33に対して、ポリイミドから成るフィルム
基材36に厚さ約15μmで幅約35μmのCu箔で形成
されたインナーリード32が、オフセット量r=50μ
m〜100μmで位置合わせされる。その際に、半導体チ
ップ34の端部とフィルム基板36との間隔lを100
μm程度とする。尚、上記インナーリード32には0.2
μm〜0.4μm厚のSnメッキが施されている。A pad (not shown) is arranged around the periphery of the semiconductor chip 34 by about 100 μm from the outer peripheral end of the semiconductor chip 34, and a bump 33 having a size of 100 μm × 50 μm is formed of Au on the pad. ing. And
An inner lead 32 formed of a Cu foil having a thickness of about 15 μm and a width of about 35 μm on a film base 36 made of polyimide is offset from the bump 33 by an offset amount r = 50 μm.
The alignment is between m and 100 μm. At this time, the distance l between the end of the semiconductor chip 34 and the film substrate 36 is set to 100
It is about μm. The inner lead 32 has a thickness of 0.2.
Sn plating with a thickness of μm to 0.4 μm is applied.
【0020】本実施例において使用されるボンディング
ツール31は、図2に示すように、ツールエッジ31a
の輪郭37がバンプ33に外接する長方形のラインより
片側20μmずつ内側になるように設計されている。そ
して、上記構成のボンディングツール31によって、1
つのバンプ33当たりの圧力が20gf〜40gfであって
500℃前後の温度で一括ボンディングされる。As shown in FIG. 2, the bonding tool 31 used in the present embodiment has a tool edge 31a.
Is designed such that the outline 37 of each of them is 20 μm inside each side of a rectangular line circumscribing the bump 33. Then, by the bonding tool 31 having the above configuration, 1
The pressure per bump 33 is 20 gf to 40 gf, and the bonding is performed at a temperature of about 500 ° C.
【0021】このように、上記バンプ33に外接する長
方形のラインより片側20μmずつ内側にボンディング
ツールエッジ輪郭37が位置するように設計されたボン
ディングツール31を用いて、バンプ33に対するイン
ナーリード32のオフセット量rを50μm〜100μm
として上述の一括インナーボンディングを行った場合に
は、図3(a)に示すように、インナーリード32は、ボ
ンディングツールエッジ輪郭37が位置する箇所(バン
プ33の外端から内側へ20μmの箇所)39で反半導体
チップ側に屈曲して、バンプ33上における上記屈曲箇
所39より外側にインナーリード32との間の空間が生
ずる。As described above, the offset of the inner lead 32 with respect to the bump 33 is performed by using the bonding tool 31 designed such that the bonding tool edge contour 37 is located inside the rectangular line circumscribing the bump 33 by 20 μm on each side. The amount r is 50 μm to 100 μm
In the case where the above-described batch inner bonding is performed, as shown in FIG. 3A, the inner lead 32 is located at a position where the bonding tool edge contour 37 is located (a position 20 μm inward from the outer end of the bump 33). It bends toward the anti-semiconductor chip side at 39, and a space between the inner lead 32 and the bent portion 39 on the bump 33 is formed outside.
【0022】そのために、上記一括インナーリードボン
ディング時に析出する共晶合金35は、バンプ33上に
おける上記空間内に略収まるのである。尚、共晶合金3
5が析出する量は、インナーボンディング時の温度,圧
力および荷重時間等によって変化する。従って、ボンデ
ィングツールエッジ輪郭37のバンプ33外端からのず
らし量やメッキ厚をボンディング条件に応じて制御する
ことによって、共晶合金35の析出量を上記空間内に収
めるようにするのである。For this reason, the eutectic alloy 35 deposited during the above-described collective inner lead bonding is substantially contained in the space above the bump 33. In addition, eutectic alloy 3
The amount of precipitate 5 varies depending on the temperature, pressure, load time and the like during the inner bonding. Therefore, the amount of the eutectic alloy 35 deposited is controlled in the space by controlling the amount of displacement of the bonding tool edge contour 37 from the outer end of the bump 33 and the plating thickness according to the bonding conditions.
【0023】このように、本実施例において製造された
半導体装置では、インナーボンディングによって半導体
チップ34のAuバンプ33にインナーリード32を接
合する際に析出する脆い共晶合金35はバンプ33の上
面のみに存在している。したがって、図3(a)に示すよ
うに、インナーリードボンディング後のポッティング工
程までの間に、インナーリード32に外力が掛かってバ
ンプ外際(インナーリードネック部)38から変位する際
には、共晶合金35の外側から変位することになる。し
たがって、脆い共晶合金35には応力が掛からず、共晶
合金35にはクラックが発生しないのである。As described above, in the semiconductor device manufactured in this embodiment, the brittle eutectic alloy 35 that precipitates when the inner leads 32 are bonded to the Au bumps 33 of the semiconductor chip 34 by the inner bonding is formed only on the upper surfaces of the bumps 33. Exists. Therefore, as shown in FIG. 3A, when an external force is applied to the inner lead 32 and the outer lead 32 is displaced from the outer edge of the bump (the inner lead neck portion) 38 until the potting step after the inner lead bonding, Will be displaced from the outside of the crystal alloy 35. Therefore, no stress is applied to the brittle eutectic alloy 35, and no crack is generated in the eutectic alloy 35.
【0024】また、本実施例においては、上記バンプ3
3とインナーリード32とのボンディング面積(接着面
積)が従来の一括インナーボンディングの場合と同等に
なるように、バンプ33のバンプサイズを従来のバンプ
サイズよりも内側に20μm拡大している。つまり、従
来、特性上80μm×35μmの接着面積が必要であった
とすると、本実施例におけるバンプ33の大きさを従来
のバンプの大きさを80μm×50μmから100μm×
50μmに変更するのである。In this embodiment, the bump 3
The bump size of the bump 33 is increased by 20 μm inward from the conventional bump size so that the bonding area (bonding area) between the inner lead 3 and the inner lead 32 becomes equal to that of the conventional batch inner bonding. That is, assuming that a bonding area of 80 μm × 35 μm is conventionally required in terms of characteristics, the size of the bump 33 in this embodiment is changed from 80 μm × 50 μm to 100 μm ×
Change to 50 μm.
【0025】図4は、ボンディングツールエッジ輪郭位
置とインナーリードボンディング後のインナーリード引
張強度(インナーリードボンディング条件は上記実施例
における条件と同じであり、上記ボンディングツールエ
ッジ輪郭の位置のみを3通り変える)との関係を示す。
図4より、ボンディングツールエッジ輪郭位置をバンプ
33に対して内側にずらして、共晶合金35の析出場所
をバンプ33の上面に確保することによって、インナー
リード引張強度が向上することを確認できた。尚、実際
の機種に本実施例を適用した場合にも、約1gf/リード
のインナーリード引張強度の向上が見られた。FIG. 4 shows the bonding tool edge contour position and the inner lead tensile strength after inner lead bonding (the inner lead bonding conditions are the same as those in the above embodiment, and only the bonding tool edge contour position is changed in three ways. ).
From FIG. 4, it was confirmed that the inner lead tensile strength was improved by shifting the bonding tool edge contour position inward with respect to the bump 33 and securing the deposition location of the eutectic alloy 35 on the upper surface of the bump 33. . When this embodiment was applied to an actual model, an improvement in inner lead tensile strength of about 1 gf / lead was observed.
【0026】また、上記インナーリード引張強度試験に
おいては、通常、ボンディングツール1の押圧でできる
段差のためにダメージを最も受け易いインナーリードネ
ック部(バンプ外際の変位箇所)11での破断が多いので
あるが、本実施例を適用した場合には、殆どがインナー
リード32の中央部での破断であった。このことは、本
実施例の適用によって、段差が生ずるインナーリードネ
ック部39が共晶合金35による接着によって補強され
てダメージが少なくなったことを示している。In the above-described inner lead tensile strength test, the inner lead neck (displaced portion outside the bump) 11, which is most susceptible to damage due to a step formed by pressing the bonding tool 1, usually has a large number of breaks. However, when this embodiment was applied, most of the breakage occurred at the center of the inner lead 32. This indicates that by applying the present embodiment, the inner lead neck portion 39 where the step is generated is reinforced by the adhesion with the eutectic alloy 35, and the damage is reduced.
【0027】上述のように、本実施例においては、一括
インナーボンディング時におけるツールエッジ31aの
位置をバンプ33に外接する長方形のラインよりも片側
20μmずつ内側になるようにし、バンプ33に対する
インナーリード32のオフセット量rを50μm〜10
0μmとしている。したがって、インナーリードボンデ
ィングによって、上記バンプ33上における外端部から
内側へ20μmの位置でインナーリード32が反半導体
チップ側に屈曲し、この屈曲箇所よって外側のバンプ3
3上面には空間が生じる。そして、インナーリードボン
ディングによって析出する共晶合金35は、バンプ33
の上面における上記空間内に収まる。したがって、イン
ナーリードボンディング後にインナーリード32に外力
が掛かってもインナーリード32は共晶合金35の外側
から変位し、脆い共晶合金35には応力が掛からないの
で共晶合金35にはクラックが発生しない。As described above, in the present embodiment, the position of the tool edge 31a at the time of the batch inner bonding is set so that the position of the tool edge 31a is on the inner side of the rectangular line circumscribing the bump 33 by 20 μm on each side. Offset amount r of 50 μm to 10
It is 0 μm. Therefore, the inner lead 32 is bent toward the anti-semiconductor chip side at a position of 20 μm inward from the outer end on the bump 33 by the inner lead bonding.
3 A space is created on the upper surface. Then, the eutectic alloy 35 deposited by inner lead bonding becomes bump 33
Fits in the space on the upper surface of. Therefore, even if an external force is applied to the inner lead 32 after the inner lead bonding, the inner lead 32 is displaced from the outside of the eutectic alloy 35, and no stress is applied to the brittle eutectic alloy 35, so that cracks occur in the eutectic alloy 35. do not do.
【0028】また、その際に、上記バンプ33とインナ
ーリード32との間のボンディング面積(接着面積)が従
来と同等になるように、バンプ33のバンプサイズを従
来のバンプサイズよりも内側に20μm拡大している。
したがって、充分な接着面積を確保してインナーリード
引張強度を向上できる。At this time, the bump size of the bump 33 is set to 20 μm inside the conventional bump size so that the bonding area (bonding area) between the bump 33 and the inner lead 32 becomes equal to the conventional one. It is expanding.
Therefore, a sufficient bonding area can be secured and the inner lead tensile strength can be improved.
【0029】尚、上記実施例においては、一括インナー
ボンディングによる場合に付いて説明しているが、シン
グルポイントボンディングであっても、図1に示すよう
なボンディングツールエッジ輪郭とバンプの外端との位
置関係が得られるようにボンディングツールの押圧位置
を制御すれば、同様の効果が得られる。また、この発明
におけるインナーリード32,バンプ33およびフィル
ム基材36等の材質や寸法は、上記実施例に限定される
ものではないことは言うまでもない。In the above embodiment, the description has been given of the case of the batch inner bonding. However, even in the case of the single point bonding, the outline of the bonding tool edge and the outer end of the bump as shown in FIG. The same effect can be obtained by controlling the pressing position of the bonding tool so that the positional relationship is obtained. Further, it goes without saying that the materials and dimensions of the inner leads 32, the bumps 33, the film base material 36, and the like in the present invention are not limited to the above-described embodiment.
【0030】[0030]
【発明の効果】以上より明らかなように、請求項1及び
請求項2に係る発明の半導体装置は、半導体チップのバ
ンプ上に熱圧着されたインナーリードは、上記バンプ上
におけるバンプの外端から内側へ所定距離だけ入り込ん
だ位置で屈曲しており、上記所定距離は、上記熱圧着の
際に析出した共晶合金が、上記インナーリードの屈曲に
よって上記バンプ上に形成されたインナーリードとバン
プ上面との間の空間内に収まって保持されるような距離
に設定されているので、析出した上記共晶合金がバンプ
の側面まで垂れることはない。したがって、上記熱圧着
の後に、インナーリードに外力が掛かってバンプ外際か
ら変位するに際して、インナーリードは、上記バンプ上
面内に収まって保持されている上記共晶合金の外側から
変位する。すなわち、この発明によれば、脆い共晶合金
に応力が掛からず、共晶合金に対する微小クラックの発
生を防止でき、引いては上記微小クラックが成長してイ
ンナーリード断線に至ることを防止できる。As is apparent from the above description, in the semiconductor device according to the first and second aspects of the present invention, the inner leads thermocompression-bonded on the bumps of the semiconductor chip are formed from the outer ends of the bumps on the bumps. is bent by intruding position a predetermined distance inward, the predetermined distance is eutectic alloy deposited during the thermocompression bonding is, the inner lead and the bump upper surface formed on the bump by bending of the inner leads so that distances are maintained falls within the space between the
Because it is set in, it precipitated the eutectic alloy bump
Do not hang down to the side. Therefore, the above thermocompression bonding
After, when displaced from the time the outside bump applied external force to the inner lead, inner lead, on the bump
Displaced from the outside of the eutectic alloy held and held in the plane . That is, according to the present invention, no stress is applied to the brittle eutectic alloy, and it is possible to prevent the generation of micro cracks in the eutectic alloy, thereby preventing the micro cracks from growing and leading to disconnection of the inner lead.
【0031】また、請求項3に係る発明の半導体装置の
製造方法は、半導体チップ上におけるバンプの外端から
内側へ所定距離だけ入り込んだ箇所にツールエッジが位
置するボンディングツールを用いて、所定のオフセット
量で位置合わせが行われている上記バンプとインナーリ
ードとに対して熱圧着を行うので、上記バンプに接合さ
れたインナーリードは上記バンプ上における上記バンプ
の外端から内側へ所定距離だけ入り込んだ位置で屈曲し
て、上記熱圧着の際に析出する共晶合金は上記インナー
リードの屈曲によって上記バンプ上に形成されたインナ
ーリードとバンプ上面との間の空間内に保持される。そ
の際に、上記所定距離は、上記共晶合金が上記屈曲した
インナーリードとバンプ上面との間の空間内に収まって
保持されるような距離に設定されているため、析出した
上記共晶合金がバンプの側面まで垂れることはない。し
たがって、この発明によって製造される半導体装置は、
熱圧着後に上記インナーリードに外力が加わってバンプ
外際から変位しても、脆い共晶合金は上記バンプの上面
のみに析出しているのでインナーリードは上記共晶合金
の外側から変位することになる。その結果、上記共晶合
金には応力が掛かることがなく微小クラックは発生せ
ず、上記微小クラックが成長して断線に至ることを防止
できる。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: using a bonding tool having a tool edge positioned at a predetermined distance inward from an outer end of a bump on a semiconductor chip; Since the thermocompression bonding is performed on the bumps and the inner leads that have been aligned with the offset amount, the inner leads bonded to the bumps enter the inside of the outer ends of the bumps by a predetermined distance on the bumps. The eutectic alloy that bends at an elliptical position and precipitates during the thermocompression bonding is held in the space between the inner lead formed on the bump and the upper surface of the bump by the bending of the inner lead. So
At the time, the predetermined distance, the eutectic alloy is bent
Fit in the space between the inner lead and the top of the bump
Because the distance is set to be maintained,
The eutectic alloy does not hang down to the side of the bump. Therefore, the semiconductor device manufactured by the present invention is:
Even if external force is applied to the inner lead after thermocompression bonding and the outer lead is displaced from the outside of the bump, the inner lead is displaced from the outside of the eutectic alloy because the brittle eutectic alloy is precipitated only on the upper surface of the bump. Become. As a result, no stress is applied to the eutectic alloy, and no microcracks are generated, and the microcracks can be prevented from growing and leading to disconnection.
【図1】この発明の半導体装置の部分拡大図であって、
この発明の半導体装置の製造方法におけるインナーリー
ドボンディング時におけるボンディングツールのツール
エッジとバンプとの位置関係の一例を示す図である。FIG. 1 is a partially enlarged view of a semiconductor device of the present invention,
FIG. 4 is a diagram showing an example of a positional relationship between a tool edge of a bonding tool and a bump at the time of inner lead bonding in the method of manufacturing a semiconductor device according to the present invention.
【図2】図1におけるボンディングツールエッジ輪郭と
従来のボンディングツールエッジ輪郭との比較図であ
る。FIG. 2 is a comparison diagram of a bonding tool edge profile in FIG. 1 and a conventional bonding tool edge profile.
【図3】ツールエッジおよびバンプの位置関係とインナ
ーリードボンディングによる共晶合金の発生状態および
インナーリード変位時の共晶合金の状態との関係を示す
図である。FIG. 3 is a diagram showing a relationship between a positional relationship between a tool edge and a bump, a state of generation of a eutectic alloy by inner lead bonding, and a state of a eutectic alloy when the inner lead is displaced.
【図4】ボンディングツールエッジ輪郭位置と一括イン
ナーリードボンディング後のインナーリード引張強度と
の関係を示す図である。FIG. 4 is a diagram showing a relationship between a bonding tool edge contour position and an inner lead tensile strength after collective inner lead bonding.
【図5】従来の一括インナーリードホンディングにおけ
るボンディングツールおよび半導体チップの側面図であ
る。FIG. 5 is a side view of a bonding tool and a semiconductor chip in a conventional batch inner lead bonding.
【図6】図5とは異なる従来のインナーリードホンディ
ング法によって接合されたインナーリードおよびバンプ
の拡大図である。FIG. 6 is an enlarged view of an inner lead and a bump joined by a conventional inner lead bonding method different from that of FIG. 5;
31…ボンディングツール、 32…インナーリ
ード、33…バンプ、 34…半導
体チップ、35…共晶合金、 36…
フィルム基材、37…ボンディングツールエッジ輪郭。31 bonding tool, 32 inner lead, 33 bump, 34 semiconductor chip, 35 eutectic alloy, 36
Film substrate, 37: bonding tool edge contour.
Claims (3)
フィルム基材上に形成された金属パターンから成るイン
ナーリードを熱圧着して形成された半導体装置であっ
て、 上記バンプ上に接合された上記インナーリードの部分
は、金属メッキが施されていると共に、上記バンプ上に
おける上記バンプの外端から内側へ所定距離だけ入り込
んだ位置で屈曲しており、上記所定距離は、 上記インナーリードとバンプとを熱圧
着した際に析出したバンプ材とインナーリード材との共
晶合金が、上記インナーリードの屈曲によって上記バン
プ上に形成されたインナーリードとバンプ上面との間の
空間内に収まって保持されるような距離に設定されてい
ることを特徴とする半導体装置。1. A bump formed on a semiconductor chip,
A semiconductor device formed by thermocompression bonding of an inner lead made of a metal pattern formed on a film substrate, wherein the portion of the inner lead joined on the bump is metal-plated. The bump is bent at a position inside the outer end of the bump by a predetermined distance on the bump, and the predetermined distance is a distance between the bump material and the inner lead material deposited when the inner lead and the bump are thermocompressed. eutectic alloy, Ru space <br/> is set to so that distances are maintained falls within between the inner lead and the bump upper surface formed on the bump by bending of the inner leads with A semiconductor device characterized by the above-mentioned.
いはPb/Snの何れか一方のメッキであることを特徴と
する半導体装置。2. The semiconductor device according to claim 1, wherein the metal plating applied to the inner lead is one of Sn and Pb / Sn.
してフィルム基材上に形成された金属パターンから成る
インナーリードを所定のオフセット量で位置合わせした
後、上記インナーリードとバンプとを熱圧着する半導体
装置の製造方法において、 上記インナーリードとバンプとの熱圧着に際しては、上
記半導体チップ上におけるバンプの外端から内側へ所定
距離だけ入り込んだ箇所にツールエッジが位置するボン
ディングツールを用いて、上記バンプに接合されたイン
ナーリードを上記バンプ上における上記バンプの外端か
ら内側へ上記所定距離だけ入り込んだ位置で屈曲させ
て、上記熱圧着の際に析出する共晶合金を上記インナー
リードの屈曲によって上記バンプ上に形成されたインナ
ーリードとバンプ上面との間の空間内に保持させるよう
にしており、 その際における上記所定距離を、上記インナーリードと
バンプ上面との間の空間内に保持される共晶合金が上記
空間内に収まるような距離に設定する ことを特徴とする
半導体装置の製造方法。3. After positioning an inner lead made of a metal pattern formed on a film base material with a predetermined offset amount with respect to a bump formed on a semiconductor chip, the inner lead and the bump are thermocompression-bonded. In the method of manufacturing a semiconductor device, the thermocompression bonding between the inner leads and the bumps is performed by using a bonding tool in which a tool edge is positioned at a predetermined distance from the outer end of the bump to the inside on the semiconductor chip. The inner lead bonded to the bump is bent at a position on the bump from the outer end of the bump to the inside from the outer end of the bump by the predetermined distance, and the eutectic alloy deposited during the thermocompression bonding is bent at the inner lead. by and held in the space between the inner lead and the bump upper surface formed on the bump Yo
In that case, the predetermined distance at that time, the inner lead and the
The eutectic alloy held in the space between the bump
A method of manufacturing a semiconductor device, wherein the distance is set so as to fit in a space .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07071252A JP3075680B2 (en) | 1995-03-29 | 1995-03-29 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07071252A JP3075680B2 (en) | 1995-03-29 | 1995-03-29 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08274232A JPH08274232A (en) | 1996-10-18 |
JP3075680B2 true JP3075680B2 (en) | 2000-08-14 |
Family
ID=13455338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07071252A Expired - Lifetime JP3075680B2 (en) | 1995-03-29 | 1995-03-29 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3075680B2 (en) |
-
1995
- 1995-03-29 JP JP07071252A patent/JP3075680B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08274232A (en) | 1996-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4842662A (en) | Process for bonding integrated circuit components | |
US5014111A (en) | Electrical contact bump and a package provided with the same | |
US6797544B2 (en) | Semiconductor device, method of manufacturing the device and method of mounting the device | |
US20070108627A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH11219420A (en) | Ic card module, ic card and their manufacture | |
JP2735022B2 (en) | Bump manufacturing method | |
US10405419B2 (en) | Wiring substrate and method for manufacturing said wiring substrate | |
EP0458469A1 (en) | Composite lead frame and semiconductor device using the same | |
JP3075680B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
EP0844656A1 (en) | Electronic component structure | |
JP3184014B2 (en) | Semiconductor device | |
KR100379823B1 (en) | Manufacturing method of semiconductor integrated circuit device | |
JPH07106334A (en) | Method for bonding optical semiconductor device to optical substrate | |
EP1494319B1 (en) | Flexible substrate and a connection method thereof that can achieve reliable connection | |
US20200176365A1 (en) | Integrated circuit package with lead lock | |
JPH08148623A (en) | Semiconductor device | |
JPH06252334A (en) | Semiconductor device | |
JP2714335B2 (en) | Semiconductor device | |
EP0711104A1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
JP3877648B2 (en) | Tape carrier and tape carrier package manufacturing method using the same | |
JP2887940B2 (en) | Lead for semiconductor device and processing method thereof | |
JPS6086853A (en) | Manufacture of semiconductor device | |
JP3013483B2 (en) | Chip mounting method | |
JPH06350009A (en) | Manufacture of semiconductor device and lead frame | |
JPH036035A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |