JP3074754B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3074754B2
JP3074754B2 JP03052990A JP5299091A JP3074754B2 JP 3074754 B2 JP3074754 B2 JP 3074754B2 JP 03052990 A JP03052990 A JP 03052990A JP 5299091 A JP5299091 A JP 5299091A JP 3074754 B2 JP3074754 B2 JP 3074754B2
Authority
JP
Japan
Prior art keywords
film
groove
forming
semiconductor device
sbd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03052990A
Other languages
Japanese (ja)
Other versions
JPH04290266A (en
Inventor
修司 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03052990A priority Critical patent/JP3074754B2/en
Publication of JPH04290266A publication Critical patent/JPH04290266A/en
Application granted granted Critical
Publication of JP3074754B2 publication Critical patent/JP3074754B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にショットキーバリアダイオードの製造方法に
関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a Schottky barrier diode.

【0002】[0002]

【従来の技術】従来のショットキーバリアダイオード
(以下SBDと記す)の製造方法について図2を用いて
説明する。まずN型のシリコン基板1上にシリコン酸化
膜2を形成したのち、所要部分に開口部3Aを設ける。
次でシリコン基板1の露出部分に白金(Rt)膜を被着
させたのち熱処理を施してシリサイド反応を起こさせ、
白金シリサイド膜5Aを形成してSBDを実現してい
た。
2. Description of the Related Art A conventional method for manufacturing a Schottky barrier diode (hereinafter referred to as SBD) will be described with reference to FIG. First, after a silicon oxide film 2 is formed on an N-type silicon substrate 1, an opening 3A is provided in a required portion.
Next, a platinum (Rt) film is applied to the exposed portion of the silicon substrate 1 and then subjected to a heat treatment to cause a silicide reaction.
The SBD was realized by forming the platinum silicide film 5A.

【0003】このSBDは通常のPN接合ダイオードに
比し、オン・オフのスイッチング速度が速いこと、オン
電圧が低いことなどの特徴を生かし、トランジスタ・ト
ランジスタロジック回路(以下TTL回路と記す)の飽
和防止を目的としたクランプ素子として、あるいは高速
動作を要求されるエミッタカップルドロジック型ランダ
ムアクセスメモリ(以下ECLRAMと記す)の単位メ
モリセルを構成するフリップフロップ回路の負荷素子の
一部として用いられる。特にECLRAMにおけるSB
Dの役割は、第1に動作速度を向上させるスピードアッ
プコンデンサとして働くこと、第2にα線ソフトエラー
耐性を向上させるコンデンサとして働くことの2点の役
割りを持っている。つまりSBDの面積で決定されるコ
ンデンサ容量が大きければ大きいほどECLRAMの性
能は向上するわけである。
[0003] This SBD utilizes characteristics such as a high on / off switching speed and a low on-voltage as compared with a normal PN junction diode, and saturates a transistor / transistor logic circuit (hereinafter referred to as a TTL circuit). It is used as a clamp element for the purpose of prevention, or as a part of a load element of a flip-flop circuit constituting a unit memory cell of an emitter-coupled logic type random access memory (hereinafter, referred to as an ECLRAM) requiring a high-speed operation. Especially SB in ECLRAM
D has two roles: first, it functions as a speed-up capacitor for improving the operation speed, and second, it functions as a capacitor for improving the α-ray soft error resistance. In other words, the larger the capacitor capacity determined by the area of the SBD, the higher the performance of the ECLRAM.

【0004】[0004]

【発明が解決しようとする課題】近年の大量情報処理時
代においては、大型コンピュータのキャッシュメモリー
として用いられるECLRAMにも大容量化が求められ
ているが、大容量化を進めるに当り最も問題となるのが
SBDである。当然の事ながら大容量化に伴い、メモリ
セルを構成する単位メモリセルの占有面積を縮小しなげ
ればならないことになり、単位メモリセル構成素子の1
つであるSBDの占有面積も縮小しなければならない。
In the era of mass information processing in recent years, large-capacity ECLRAMs, which are used as cache memories of large-sized computers, are also required to have a large capacity. Is the SBD. Naturally, with the increase in capacity, the area occupied by the unit memory cells constituting the memory cells must be reduced.
The area occupied by the SBD must also be reduced.

【0005】しかしながら従来のSBDでは、シリコン
基板の平面上にSBDを形成しているため占有面積の縮
小は、コンデンサ容量の減少に直結し、動作速度の低下
及びα線ソフトエラー耐性の低下を引き起こすという欠
点があった。このため、性能を損なわずにECLRAM
の大容量化を進めるのは極めて困難な状況におかれてい
た。本発明の目的は、占有面積の小さいSBDを有する
半導体装置の製造方法を提供することにある。
However, in the conventional SBD, since the SBD is formed on the plane of the silicon substrate, the reduction of the occupied area is directly linked to the reduction of the capacitance of the capacitor, which causes a reduction in operation speed and a reduction in α-ray soft error resistance. There was a disadvantage. For this reason, the ECLRAM
It was extremely difficult to increase the capacity. An object of the present invention is to provide a method for manufacturing a semiconductor device having an SBD with a small occupied area.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板上に第1の絶縁膜を形成したの
ちパターニングし開口部を形成する工程と、開口部が形
成された前記第1の絶縁膜をマスクとし前記シリコン基
板をエッチングして溝を形成する工程と、この溝内壁に
白金硅化物層を形成する工程と、白金硅化物層が形成さ
れた前記溝の側壁部のみに第2の絶縁膜を形成する工程
と、第2の絶縁膜が形成された前記溝内にタングステン
膜を選択的に成長させる工程とを含んで構成される。
According to a method of manufacturing a semiconductor device of the present invention, a step of forming a first insulating film on a silicon substrate and then patterning the same to form an opening; Forming a groove by etching the silicon substrate using the insulating film as a mask, forming a platinum silicide layer on the inner wall of the groove, and forming only a side wall of the groove on which the platinum silicide layer is formed. Forming a second insulating film; and selectively growing a tungsten film in the trench in which the second insulating film is formed.

【0007】[0007]

【実施例】以下図面を用いて本発明の実施例を説明す
る。図1(a)〜(c)は本発明の一実施例を説明する
ための半導体チップの断面図である。
Embodiments of the present invention will be described below with reference to the drawings. 1A to 1C are cross-sectional views of a semiconductor chip for explaining an embodiment of the present invention.

【0008】まず図1(a)に示すように、シリコン基
板1上に厚さ約300nmのシリコン酸化膜2を形成し
たのち、通常のフォトリソグラフィー技術とRIE法に
より開口部3を設ける。開口部3の形成は、例えば10
Pa,800Wの条件でCF4 を主成分とするガスプラ
ズマを用いればよい。次いでこのシリコン酸化膜2をマ
スクとし、10Pa,200Wの条件でSiCl4を主
成分とするガスプラズマを用いて1.0〜2.0μmの
深さを有する溝4をシリコン基板1に形成する。次に図
1(b)に示すように、全面に白金膜を約50nmの厚
さにスパッタ法にて被着し、500〜600℃の温度の
窒素雰囲気中で約20分の熱処理を施こす。この処理に
よりシリサイド反応を起こさせ溝4の内壁面をすべて白
金シリサイド膜5に変換したのち、シリコン酸化膜2表
面の未反応白金膜を王水にて除去する。
First, as shown in FIG. 1A, after a silicon oxide film 2 having a thickness of about 300 nm is formed on a silicon substrate 1, an opening 3 is provided by ordinary photolithography and RIE. The opening 3 is formed, for example, by 10
A gas plasma containing CF 4 as a main component may be used under the conditions of Pa and 800 W. Next, using the silicon oxide film 2 as a mask, a groove 4 having a depth of 1.0 to 2.0 μm is formed in the silicon substrate 1 using a gas plasma mainly composed of SiCl 4 under the conditions of 10 Pa and 200 W. Next, as shown in FIG. 1B, a platinum film is deposited on the entire surface to a thickness of about 50 nm by a sputtering method, and is subjected to a heat treatment for about 20 minutes in a nitrogen atmosphere at a temperature of 500 to 600 ° C. . After the silicide reaction is caused by this treatment to convert the entire inner wall surface of the groove 4 into the platinum silicide film 5, the unreacted platinum film on the surface of the silicon oxide film 2 is removed with aqua regia.

【0009】次に図1(c)に示すように、全面にシリ
コン窒化膜を約100nmの厚さにスパッタ法にて被着
したのち、RIE法を用いてエッチバックし、溝4の側
壁のみにシリコン窒化膜6を残す。エッチングには例え
ば、12Pa,800Wの条件でCF3 を主成分とする
ガスプラズマを用いる。次いでWF6 のSiH4 還元法
を用いて、例えば2Pa 250〜300℃の条件にて
溝4の底部の白金シリサイド面からタングステン膜7を
選択成長させ溝4を埋設する。
Next, as shown in FIG. 1C, a silicon nitride film is deposited on the entire surface to a thickness of about 100 nm by a sputtering method, and then etched back by an RIE method, and only the side wall of the groove 4 is formed. The silicon nitride film 6 is left. For the etching, for example, gas plasma containing CF 3 as a main component under the conditions of 12 Pa and 800 W is used. Next, the tungsten film 7 is selectively grown from the platinum silicide surface at the bottom of the groove 4 under the condition of, for example, 2 Pa at 250 to 300 ° C. using the SiH 4 reduction method of WF 6 , and the groove 4 is buried.

【0010】ここで溝4の側壁にシリコン窒化膜6を設
けるのは、タングステン膜の埋設・平坦化のためであ
り、これを設けないと溝4の側壁の白金シリサイド膜か
らもタングステン膜の成長が起こるため、溝の周囲でタ
ングステン膜が盛り上がった形状となり、平坦化は出来
ない。尚シリコン窒化膜の代りにシリコン酸化膜でも差
し支えない。
The reason why the silicon nitride film 6 is provided on the side wall of the groove 4 is to bury and flatten the tungsten film. If the silicon nitride film 6 is not provided, the tungsten film is grown from the platinum silicide film on the side wall of the groove 4. Therefore, the tungsten film has a raised shape around the groove, and flattening cannot be performed. Note that a silicon oxide film may be used instead of the silicon nitride film.

【0011】次に実際の寸法を用いて実施例の効果を説
明する。例えば16KビットのECLRAMでは4×5
=20μm2 のSBD面積を用いていたが、64Kビッ
トのECLRAMではSBDの占有面積を40%以下に
縮小することが要求され、つまり80μm2 以下が与え
られた占有面積である。本実施例を用いて1.5μmの
深さの溝を形成した場合、容量を減少させることのない
占有面積は約2.4×2.4=5.76μm2 で済む。
従って、要求値を充分満足させることが出来る。
Next, the effect of the embodiment will be described using actual dimensions. For example, 4 × 5 in 16Kbit ECLRAM
Although the SBD area of = 20 μm 2 was used, the occupation area of the SBD is required to be reduced to 40% or less in the 64-Kbit ECLRAM, that is, 80 μm 2 or less is the given occupation area. When a groove having a depth of 1.5 μm is formed by using this embodiment, an occupied area without reducing the capacity is only about 2.4 × 2.4 = 5.76 μm 2 .
Therefore, the required value can be sufficiently satisfied.

【0012】[0012]

【発明の効果】以上説明したように本発明によれば、シ
ョットキーバリアダイオードの容量を減少させることな
くその占有面積を大幅に縮小した半導体装置を製造する
ことが出来る。従って性能を損なわずにECLRAMの
大容量化を図ることが出来るという効果を有する。
As described above, according to the present invention, it is possible to manufacture a semiconductor device in which the occupied area of the Schottky barrier diode is significantly reduced without reducing the capacitance. Therefore, there is an effect that the capacity of the ECLRAM can be increased without deteriorating the performance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を説明するための半導体チッ
プの断面図。
FIG. 1 is a sectional view of a semiconductor chip for explaining one embodiment of the present invention.

【図2】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
FIG. 2 is a cross-sectional view of a semiconductor chip for describing a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 シリコン酸化膜 3,3A 開口部 4 溝 5,5A 白金シリサイド膜 6 シリコン窒化膜 7 タングステン膜 Reference Signs List 1 silicon substrate 2 silicon oxide film 3, 3A opening 4 groove 5, 5A platinum silicide film 6 silicon nitride film 7 tungsten film

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板上に第1の絶縁膜を形成し
たのちパターニングし開口部を形成する工程と、開口部
が形成された前記第1の絶縁膜をマスクとし前記シリコ
ン基板をエッチングして溝を形成する工程と、この溝内
壁に白金硅化物層を形成する工程と、白金硅化物層が形
成された前記溝の側壁部のみに第2の絶縁膜を形成する
工程と、第2の絶縁膜が形成された前記溝内にタングス
テン膜を選択的に成長させる工程とを含むことを特徴と
する半導体装置の製造方法。
A step of forming a first insulating film on a silicon substrate and then patterning the opening to form an opening; and etching the silicon substrate using the first insulating film having the opening formed as a mask. Forming a groove, forming a platinum silicide layer on the inner wall of the groove, forming a second insulating film only on the side wall of the groove where the platinum silicide layer is formed, Selectively growing a tungsten film in the trench in which an insulating film is formed.
JP03052990A 1991-03-19 1991-03-19 Method for manufacturing semiconductor device Expired - Lifetime JP3074754B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03052990A JP3074754B2 (en) 1991-03-19 1991-03-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03052990A JP3074754B2 (en) 1991-03-19 1991-03-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04290266A JPH04290266A (en) 1992-10-14
JP3074754B2 true JP3074754B2 (en) 2000-08-07

Family

ID=12930363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03052990A Expired - Lifetime JP3074754B2 (en) 1991-03-19 1991-03-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3074754B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492255B2 (en) * 2011-01-06 2013-07-23 National Semiconductor Corporation Trenched Schottky diode and method of forming a trenched Schottky diode

Also Published As

Publication number Publication date
JPH04290266A (en) 1992-10-14

Similar Documents

Publication Publication Date Title
US6297090B1 (en) Method for fabricating a high-density semiconductor memory device
JP2806286B2 (en) Semiconductor device
US5391520A (en) Method for forming local interconnect for integrated circuits
JP3195679B2 (en) Manufacturing method of partial internal wiring conductor of integrated circuit
KR19990023196A (en) Trench insulating structure forming method and semiconductor device and manufacturing method thereof
US4536947A (en) CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
JP3150496B2 (en) Semiconductor storage device
EP0078501B1 (en) Transistor-like semiconductor device and method of producing the same
US6326691B1 (en) Semiconductor device and method for manufacturing the same
KR970077674A (en) Manufacturing method of semiconductor integrated circuit device
JPH0648719B2 (en) Semiconductor memory device
JP2976842B2 (en) Method for manufacturing semiconductor memory device
JPH0436466B2 (en)
JP3074754B2 (en) Method for manufacturing semiconductor device
US6127706A (en) Trench-free buried contact for SRAM devices
JP2888877B2 (en) Semiconductor storage device
JPS58140151A (en) Semiconductor integrated circuit device
JP2926887B2 (en) Semiconductor storage device
JPS6157709B2 (en)
JP2637463B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2593911B2 (en) Semiconductor integrated circuit device
TW202008504A (en) Semiconductor substrate and semiconductor device
JPH04122064A (en) Semiconductor device
JPH0786418A (en) Manufacture of semiconductor device and semiconductor device
JPS62140455A (en) Semiconductor storage

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509