JP3070875B2 - センサアレイ - Google Patents
センサアレイInfo
- Publication number
- JP3070875B2 JP3070875B2 JP3332074A JP33207491A JP3070875B2 JP 3070875 B2 JP3070875 B2 JP 3070875B2 JP 3332074 A JP3332074 A JP 3332074A JP 33207491 A JP33207491 A JP 33207491A JP 3070875 B2 JP3070875 B2 JP 3070875B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- transistor
- sensor
- bias
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
り詳しくはトランジスタの閾値不整合およびクロックエ
ッジによるセンサチップのセル同志間の性能の差異を打
ち消し合わせることによってセンサアレイの均一性を改
善するシステムに関する。
イトのリニアアレイから成り、このアレイが文書を担っ
ているイメージをラスタ走査し、各フォトサイトによっ
て観測された微視的イメージ域をイメージ信号電荷に変
換する。積分期間に続いて、イメージ信号電荷は増幅さ
れ、連続して動作されている多重化トランジスタを介し
て共通出力線またはバスに転送される。
ト電荷が各走査サイクル中、所定の時間シーケンスで印
加される。アレイには、フォトサイトからのイメージ信
号電荷を転送するための2段転送回路が用いられてお
り、バイアス電荷が2段転送回路中の電荷注入トランジ
スタおよび第1トランジスタを介して各フォトサイトに
印加される。リセット電荷が2段転送回路のリセット電
荷注入トランジスタおよび第2トランジスタを介して印
加される。しかし、これらのトランジスタ対の閾値の差
異がアレイ長さに亘る不均一性をもたらす結果となる。
加うるに、クロックエッジ結合が、バイアスの立上りエ
ッジおよびリセット電荷を発生し、これもアレイの性能
の不均一性をもたらすことになる。
ション(Xerox Corporation) 社に譲渡されたタンドン(T
andon)他の米国特許第4,737,854号は、二つの
トランジスタを直列に使用した2段転送回路を備えたイ
メージセンサアレイを開示している。このイメージセン
サアレイはアレイフォトダイオード上に発生されたイメ
ージ信号電圧をソースフォロワに転送し、後ほど多重化
トランジスタによって共通出力線に転送する。「閾値電
圧に対して感度を低くした低雑音CCD入力」と題する
イーモン(Emmons)他による文献(国際電子デバイス会議
録、233−235頁、1974年12月)には、CC
D入力構造が示されており、この構造において、注入さ
れた電荷は、同じFET構造を用いて閾値の差を相殺す
るように両方のレベルが設定された容量性接続点での二
つの電圧レベル間の差から得られる。M.J.ハウズ(H
owes) 編、ジョン・ワイリ・アンド・サンズ(John Wile
y& Son)出版による「電荷結合素子および装置」(70
−72頁)には、前述のイーモン他の文献(ワイリ・ア
ンド・サンズ出版の引用番号#46に相当)がさらに掲
載されている。
タ閾値不整合およびクロックエッジ結合に起因するイメ
ージセンサチップのセル同士間の差異を相殺する方法で
あって、そのセンサチップが、センサのアレイと;積分
期間中センサによって蓄積されたイメージ電荷が転送さ
れる共通出力バスと;互いに直列に配置された第1およ
び第2トランジスタを有しチップ上のセンサの各々を出
力バスに接続する2段トランジスタ回路と;センサによ
るイメージ電荷出力を増幅するためにトランジスタ回路
と出力バス間に配置された増幅器とを有しており、前記
方法が、バイアス電荷のセンサへの設定に用いるために
第1および第2トランジスタ間の第1接続点にプリセッ
トバイアス電荷を印加する工程と;分割クロック動作パ
ルスを第1トランジスタに印加してバイアス電荷をセン
サに充填・漏洩させ、バイアス電荷の立上りエッジの第
1トランジスタとの不要な結合を阻止し、第1トランジ
スタがバイアス電荷をセンサに転送させるように第1ト
ランジスタによるバイアス電荷のセンサへの転送を時間
調整する工程と;第1接続点へ印加するためのプリセッ
トリセット電荷を与える工程と;第2分割クロック作動
パルスを第2トランジスタに印加して、リセット電荷を
第1接続点に充填・漏洩させ、リセット電荷の立上りエ
ッジの第2トランジスタの高レベルでの不要な結合を阻
止し、一方、第2トランジスタはリセット電荷を第1接
続点へ設定する工程と;リセット電荷の供給を続行し、
一方、第2トランジスタを不動作として、リセット電荷
を第2トランジスタと増幅器間の第2接続点に印加する
工程と;第1および第2トランジスタを動作させ、セン
サ上のイメージ電荷を第1および第2接続点を介して増
幅器に転送し、バスに出力する工程とから成る方法を提
供する。
間中前記センサによって蓄積されたイメージ電荷が転送
される共通出力バスと;互いに直列に配置された第1お
よび第2トランジスタを有しており、チップ上の前記セ
ンサの各々を前記出力バスに接続する2段トランジスタ
回路と;前記センサによるイメージ電荷出力を増幅する
ために前記トランジスタ回路と前記出力バスとの間に設
けられた増幅器手段と;前記センサへのバイアス電荷の
設定に用いる印加のためのプリセットバイアス電荷を与
える手段と;前記増幅器手段への入力をリセットするた
めにプリセットリセット電荷を与える手段と;バイアス
電荷転送分割クロックパルスを前記第1トランジスタに
印加し、前記第1トランジスタを繰返し作動させ、か
つ、前記バイアス電荷手段からの前記バイアス電荷を前
記センサに充填・漏洩させるタイミング制御手段と;リ
セット電荷転送分割クロックパルスを第2トランジスタ
に印加し、第2トランジスタを繰返し作動させ、かつ、
リセット電荷手段からのリセット電荷を第1接続点に充
填・漏洩させ、リセット電荷転送分割クロックパルスに
よって、リセット電荷の立上りエッジの第2トランジス
タとの高レベルでの不要な結合を阻止し、一方、第2ト
ランジスタがリセット電荷を第1接続点に設定するタイ
ミング制御手段と;リセット電荷を第1接続点に転送
し、第2トランジスタを不動作にし、一方、リセット電
荷を第2トランジスタと増幅器間の第2接続点に印加
し、センサに蓄積されたイメージ電荷の増幅器手段への
転送の準備をするタイミング手段とから成るトランジス
タの閾値不整合およびクロックエッジ結合に起因するセ
ル同志間の差異を減じた不均一性を改善したセンサアレ
イを提供する。
るイメージスキャニングアレイの概略図であり、各セル
はフォトダイオードを有しており、このフォトダイオー
ドから共通出力バスにイメージ信号電荷を転送し、か
つ、本発明の均一性を高める特徴を組み込んだ2段転送
回路を備えている。
クロックエッジ結合に起因するアレイ中のセル同志間の
差異を相殺して均一性が改善されるようになした本発明
の改善された転送回路の要部を概略的に示す回路図であ
る。
アレイの動作クロック信号波形を示すタイミング図であ
る。
路を備えたイメージセンサアレイ10を示す。イメージ
センサアレイ10は、シリコンのベースまたはチップ1
2とこのベース上に載置されたフォトダイオード14の
形をなす複数のフォトサイトを含んでいる。フォトダイ
オード14は互いに近接してチップ12上に載置されて
リニアアレイまたはリニア列16を形成している。アレ
イ10のような数個の小さいアレイが、その端と端が互
いに当接されてより長いアレイ、すなわち、完全な幅の
またはコンタクトアレイが形成される。当接端における
フォトダイオード間の間隔が、チップ内のフォトダイオ
ード間の間隔と等しくなるように形成され、これによっ
て、複合アレイの全幅にわたるフォトダイオードピッチ
が維持される。
アモルファスシリコンまたは透明電極MOS型フォトサ
イト等の他のフォトサイト型も考慮できる。さらに、フ
ォトダイオード14の単一列16を有する一次元センサ
アレイを示し説明したが、複数列のフォトダイオードを
有する2次元センサアレイも考慮できる。
0を有しており、その関連するフォトダイオードと増幅
器33とが協同してアレイの前縁でフォトサイトセル1
5を形成している。各フォトサイトセル15において、
フォトダイオードからのイメージ電荷信号が回路20に
よって増幅器33に転送され、電荷が共通ビデオ出力線
またはバス22に転送される前に、フォトダイオード1
4からのイメージ信号電荷が増幅器33で増幅されてイ
メージ電荷信号を所望の電位レベルに至らしめる。適当
なシフトレジスタおよびロジック回路24が、適当な時
間シーケンスで各画素セル15をバス22に接続するた
めのタイミング制御信号ФPIXEL を提供する。
原稿をラスタ走査するのに使用されてきた。そして、こ
の適用例において文書原稿およびセンサアレイ10は、
このアレイ10のリニア軸と通常直交する方向(すなわ
ち、低速走査方向)に互いに相対的に移動または歩進さ
れる。これと同時に、アレイはそのリニア軸と平行する
方向(すなわち、高速走査方向)に行毎に文書原稿を走
査する。走査されたイメージ行は照明され、フォトダイ
オード14上に焦点合わせされる。積分期間中、各フォ
トダイオードによって観測されたイメージ域の反射に比
例して、電荷が各フォトダイオードに生成される。その
後、イメージ信号電荷が2段転送回路20によって増幅
器33を介して所定のステップバイステップ時間シーケ
ンスで出力バス22に転送される。
ンジスタの閾値間のクロック結合および不整合に起因し
て発生する。均一性を高めるために、本発明は、「充填
・漏洩(fill and spill)」技術を利用して、同じトラン
ジスタを信号電荷の転送に用いて、トランジスタの閾値
不整合に起因するセンサアレイチップのセル同志間の性
能の差異を相殺させる。加うるに、分割タイミングパル
スが、もしそうでないと不均一性が生じることになるク
ロックエッジ結合を有効的に除去するのに用いられる。
トランジスタはN−チャネルタイプである。しかし、P
−チャネルトランジスタも適切な電圧レベルに変えて用
いることができる。
送回路20は、イメージ信号電荷をフォトダイオード1
4から増幅器33へ転送する第1および第2段転送トラ
ンジスタ26および28を有している。トランジスタ2
6、28は、フォトダイオード14の一方の電極と増幅
器33の入力ゲートとを接続している線25によって直
列に接続されている。フォトダイオード14の他方の電
極は接地されている。
リセットバイアス電荷、例えば電気的にファットゼロ(f
at zero)電位VFZを中央接続点37で線25に提供す
る。リセット電荷注入トランジスタ38は、増幅器33
への入力である接続点39において、所定のリセット信
号源VR から線25へのリセット信号の注入を制御す
る。
バイアス電荷VFZの線25への注入の時間調整をするた
めにクロック信号ФT1およびФFZを供給し、リセット信
号VR の線25への注入の時間調整のためにクロック信
号ФT2、およびФR を接続点39へ供給する。増幅器3
3で増幅された電荷出力を共通ビデオ出力バス22で多
重化するためのФPIXEL 信号がシフトレジスタおよびロ
ジック回路24によって提供される。
明する。積分期間に続き、全てのフォトダイオード14
に対する横方向電荷転送サイクルが、フォトダイオード
14に蓄積された電荷のバス22への転送を開始する。
時間Aの間、クロック信号ФT1およびФFZが第1段トラ
ンジスタ26およびバイアス電荷注入トランジスタ36
を動作させ、ファットゼロバイアス電荷VFZを中央接続
点37から線25に注入させる。図3に示すように、ク
ロックパルスФT1が二つのФT1パルスとなるように分割
され、これが「充填・漏洩」電荷注入プロセスになる。
この結果、「充填」期間中の第2ФT1パルスのレベルに
応じたバイアス電荷が得られる。分割クロックパルスФ
T1が、フォトダイオードにバイアス電荷を設定するバイ
アス電荷VFZの立上がりエッジで発生するアレイ中の異
なるトランジスタ間の電気的動作の結合を防ぐ。バイア
ス電荷の転送に続き、第1トランジスタ26および電荷
注入トランジスタ36が不動作にされる。
R が、第2段トランジスタ28およびリセット電荷注入
トランジスタ38をそれぞれ動作させ、電荷VR を中央
接続点37に注入する。クロックパルスФT2が分割さ
れ、第2ФT2パルスの高レベルに基づいて接続点37に
リセット電荷を充填・漏洩させる。この工程は、アレイ
長さに亘るトランジスタ28、36の閾値不整合に起因
する接続点37から転送された電荷量の差異を除去す
る。ФT2パルスを分割させる目的は、電荷を中央接続点
37に設定するリセット電界VR の立上りエッジに生じ
るアレイ中の異なるトランジスタ間の電気的動作の結合
を防ぐことにある。
「オン」状態(第2段トランジスタ28が不動作)に維
持されており、増幅器33の入力における接続点39が
リセット電荷VR の高レベルにリセットされる。ФR が
完全にターンオンされているので、接続点39はトラン
ジスタ閾値とは無関係である。リセット電荷の接続点3
9への転送に続いて、リセットトランジスタ38が不動
作にされる。
タ26、28がそれぞれパルスФT1、ФT2によって動作
され、フォトダイオード14の電荷が増幅器33に転送
される。これによって、フォトサイト14および中央接
続点37の両者へバイアス電圧を設定するための同じト
ランジスタ26、28を介しての電荷の転送が許容され
る。この結果、アレイ両端のトランジスタ閾値の差異が
相殺される。
た電荷がФPIXEL 信号によって共通ビデオバス22上で
多重化されて増幅器33に入力される。
されたが、上述の詳細構造に限定されるものではなく、
特許請求の範囲に含まれる修正や変形を含むことを意図
するものである。
スキャニングアレイの概略図であり、各セルはフォトダ
イオードを有しており、このフォトダイオードから共通
出力バスにイメージ信号電荷を転送し、かつ、本発明の
均一性を高める特徴を組み込んだ2段転送回路を備えて
いる。
ッジ結合に起因するアレイ中のセル同志間の差異を相殺
して均一性が改善されるようになした本発明の改善され
た転送回路の要部を概略的に示す回路図である。
作クロック信号波形を示すタイミング図である。
ォトダイオード、15フォトサイトセル、16 リニア
列、20 2段転送回路、22 共通ビデオ出力線、2
4 シフトレジスタおよびロジック回路、25 線、2
6,28 転送トランジスタ、33 増幅器、36 バ
イアス電荷注入トランジスタ、37中央接続点、38
リセット電荷注入トランジスタ、39 接続点、45
クロック発生器
Claims (1)
- 【請求項1】 トランジスタの閾値不整合とクロックエ
ッジ結合に起因するセル同志間の性能の差異を減じた均
一性を有するセンサアレイであって、 a)複数のセンサのアレイと、 b)積分期間中、前記センサによって蓄積されたイメー
ジ電荷が転送される共通出力バスと、 c)互いに直列に配置された第1および第2トランジス
タを一つのチップ上に有し、前記第1トランジスタの入
力側が前記センサの出力線に接続された2段トランジス
タ回路と、 d)前記センサによるイメージ電荷出力を増幅するため
に、前記2段トランジスタ回路の第2トランジスタの出
力側と、前記共通出力バスとの間に接続された増幅器手
段と、 e)前記センサへバイアス電荷をセットするためにプリ
セットバイアス電荷を与える手段と、 f)前記増幅器手段への入力をリセットするためにプリ
セットリセット電荷を与える手段と、 g)二つの短い時間のバイアスパルスからなるバイアス
電荷転送分割クロックパルスを前記第1トランジスタに
与え、 次いで、二つの短い時間のバイアスパルスからなるバイ
アス電荷転送分割クロックパルスを前記第2トランジス
タに与え、 次いで、前記プリセットリセット電荷を与える手段によ
って前記増幅器手段への入力をリセットし、 次いで、前記第1トランジスタと第2トランジスタを同
時にオンにすることにより前記アレイの蓄積電荷を前記
増幅器手段に転送し、 次いで、前記増幅器手段の出力を前記共通出力バスに転
送するという制御を繰り返し行う 制御手段とを備えたセ
ンサアレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US632802 | 1990-12-24 | ||
US07/632,802 US5105277A (en) | 1990-12-24 | 1990-12-24 | Process for canceling cell-to-cell performance variations in a sensor array |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04304062A JPH04304062A (ja) | 1992-10-27 |
JP3070875B2 true JP3070875B2 (ja) | 2000-07-31 |
Family
ID=24537004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3332074A Expired - Fee Related JP3070875B2 (ja) | 1990-12-24 | 1991-12-16 | センサアレイ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5105277A (ja) |
JP (1) | JP3070875B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0646195A (ja) * | 1992-07-27 | 1994-02-18 | Nikon Corp | リニアイメージセンサの残像低減装置 |
US5774180A (en) * | 1992-12-04 | 1998-06-30 | Fuji Xerox Co., Ltd. | Image sensor capable of producing an image signal free from an afterimage |
US5543838A (en) * | 1993-08-31 | 1996-08-06 | Xerox Corporation | Signal multiplexing system for an image sensor array |
US5523570A (en) * | 1994-07-15 | 1996-06-04 | Loral Infrared & Imaging Systems, Inc. | Double direct injection dual band sensor readout input circuit |
FR2726143B1 (fr) * | 1994-10-25 | 1996-12-13 | Suisse Electronique Microtech | Microcircuit comprenant des moyens pour repartir un courant de reference |
FR2728418B1 (fr) * | 1994-12-15 | 1997-01-31 | Telecommunications Sa | Procede de lecture de photodetecteur associe a un circuit integrateur, circuit pour la mise en oeuvre du procede et ensemble de detection comportant le circuit |
US6683646B2 (en) | 1997-11-24 | 2004-01-27 | Xerox Corporation | CMOS image sensor array having charge spillover protection for photodiodes |
US6667768B1 (en) * | 1998-02-17 | 2003-12-23 | Micron Technology, Inc. | Photodiode-type pixel for global electronic shutter and reduced lag |
EP0999698B1 (en) | 1998-11-02 | 2013-06-19 | Canon Kabushiki Kaisha | Solid-state image pickup device and method of resetting the same |
US6545712B1 (en) | 1998-12-17 | 2003-04-08 | Xerox Corporation | Photogate image sensor with fat zero injection on a middle node of an associated transfer circuit |
US6563540B2 (en) | 1999-02-26 | 2003-05-13 | Intel Corporation | Light sensor with increased dynamic range |
US6670598B1 (en) | 2000-09-06 | 2003-12-30 | Xerox Corporation | Low power autozero of pixel amplifier |
US6316284B1 (en) | 2000-09-07 | 2001-11-13 | Xerox Corporation | Infrared correction in color scanners |
US6768565B1 (en) | 2000-09-07 | 2004-07-27 | Xerox Corporation | Infrared correction in color scanners |
US6853402B2 (en) * | 2001-01-30 | 2005-02-08 | Xerox Corporation | Combined multiplexing and offset correction for an image sensor array |
US6847400B2 (en) * | 2001-03-22 | 2005-01-25 | Xerox Corporation | Photosensitive apparatus wherein an initial charge on a photodiode is sampled and substracted during readout |
US6646247B2 (en) | 2001-03-22 | 2003-11-11 | Xerox Corporation | Photosensitive apparatus in which an initial charge on a photodiode is sampled and the retransferred to the photodiode |
US6982758B2 (en) * | 2001-07-23 | 2006-01-03 | Micron Technology, Inc. | Flexy-power amplifier: a new amplifier with built-in power management |
US7218351B2 (en) * | 2002-04-05 | 2007-05-15 | Victor Company Of Japan, Limited | Image-sensing apparatus for compensating video signal of a plurality of channels |
US7518759B2 (en) * | 2003-04-22 | 2009-04-14 | Xerox Corporation | Readout system for a CMOS-based image sensor array |
US7446907B2 (en) * | 2003-04-22 | 2008-11-04 | Xerox Corporation | Photosensor architecture for a color raster input scanner |
US7542171B2 (en) * | 2004-06-21 | 2009-06-02 | Xerox Corporation | System and method for compensating for streaks in images using intensity variation of raster output scanner |
US7755418B2 (en) * | 2005-04-29 | 2010-07-13 | Xerox Corporation | Current source generator utilizing a portion of a targeted analog circuit |
US8300286B2 (en) * | 2009-07-01 | 2012-10-30 | Xerox Corporation | Photosensitive chip with shifted rows of photosensors and methods thereof |
US20150070588A1 (en) * | 2013-09-12 | 2015-03-12 | Himax Imaging, Inc. | Imaging processing circuit for generating and storing updated pixel signal in storage capacitor before next operating cycle |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55105480A (en) * | 1979-02-07 | 1980-08-13 | Hitachi Ltd | Solid state pickup device |
DE3164025D1 (en) * | 1980-01-25 | 1984-07-19 | Tokyo Shibaura Electric Co | Charge transfer apparatus |
CA1270058A (en) * | 1984-12-28 | 1990-06-05 | Seiji Hashimoto | Image sensing apparatus |
US4644572A (en) * | 1985-11-12 | 1987-02-17 | Eastman Kodak Company | Fill and spill for charge input to a CCD |
US4737854A (en) * | 1986-07-18 | 1988-04-12 | Xerox Corporation | Image sensor array with two stage transfer |
US4835404A (en) * | 1986-09-19 | 1989-05-30 | Canon Kabushiki Kaisha | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors |
-
1990
- 1990-12-24 US US07/632,802 patent/US5105277A/en not_active Expired - Lifetime
-
1991
- 1991-12-16 JP JP3332074A patent/JP3070875B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04304062A (ja) | 1992-10-27 |
US5105277A (en) | 1992-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3070875B2 (ja) | センサアレイ | |
JP3070876B2 (ja) | イメージセンサアレイ | |
US5493423A (en) | Resettable pixel amplifier for an image sensor array | |
US5541402A (en) | Imaging active pixel device having a non-destructive read-out gate | |
US4737854A (en) | Image sensor array with two stage transfer | |
JP3072936B2 (ja) | カラーセンサーアレイ | |
US6727946B1 (en) | APS soft reset circuit for reducing image lag | |
US5317407A (en) | Fixed-pattern noise correction circuitry for solid-state imager | |
JP3042617B2 (ja) | 広い作業範囲を有するcmosフォトディテクタ | |
US4145721A (en) | Photosensitive self scan array with noise reduction | |
US4967067A (en) | Signal read-out circuit which lowers diffusion capacitance by limiting emitting current with resistive elements | |
CA1278079C (en) | Photoelectric conversion device | |
US4392158A (en) | Interlaced solid-state imaging device | |
US20090295961A1 (en) | Solid-state imaging device driving method | |
JPH05236197A (ja) | センサアレイ | |
US4045817A (en) | Semiconductor optical image sensing device | |
US7317214B2 (en) | Amplifying solid-state image pickup device | |
JPS583630B2 (ja) | 固体光像検出装置 | |
US5633679A (en) | Photosensitive chip having transfer circuits which compensate for shielded test photosensors | |
US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
KR20010082165A (ko) | 고체촬상장치 및 촬상장치의 구동방법 | |
US6950132B1 (en) | Image sensor and method for driving an image sensor for reducing fixed pattern noise | |
US5867045A (en) | Signal processor comprising means for holding output signals of image sensors and means for mixing the held signals | |
JP2897106B2 (ja) | 固体撮像装置 | |
US7355760B2 (en) | Solid-state image sensing device, driving method thereof, and image scanner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000414 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |