JP3070375B2 - Electronic component manufacturing method - Google Patents

Electronic component manufacturing method

Info

Publication number
JP3070375B2
JP3070375B2 JP392694A JP392694A JP3070375B2 JP 3070375 B2 JP3070375 B2 JP 3070375B2 JP 392694 A JP392694 A JP 392694A JP 392694 A JP392694 A JP 392694A JP 3070375 B2 JP3070375 B2 JP 3070375B2
Authority
JP
Japan
Prior art keywords
groove
electronic component
adhesive layer
manufacturing
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP392694A
Other languages
Japanese (ja)
Other versions
JPH06333766A (en
Inventor
雅之 水野
正 東條
昇 毛利
恵一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP392694A priority Critical patent/JP3070375B2/en
Publication of JPH06333766A publication Critical patent/JPH06333766A/en
Application granted granted Critical
Publication of JP3070375B2 publication Critical patent/JP3070375B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は各種電子機器に利用され
る電子部品の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing electronic components used in various electronic devices.

【0002】[0002]

【従来の技術】特開平3−225904号公報に示すも
のは、積層体から分離される個々の積層チップに導電ペ
ーストを塗布する方法において、前記積層体を個々の積
層チップに分離するための切断溝を形成し、次いでこの
切断溝に導電ペーストを充填し、この導電ペーストの中
央部を切断することにより、積層チップへ導電ペースト
を塗布するものであった。
2. Description of the Related Art Japanese Unexamined Patent Publication (Kokai) No. 3-225904 discloses a method of applying a conductive paste to individual laminated chips separated from a laminated body by cutting the laminated body into individual laminated chips. A groove is formed, and then the cut groove is filled with a conductive paste, and the conductive paste is applied to the laminated chip by cutting the center of the conductive paste.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のものにおいては、個々の積層チップに分離するため
に乾燥した後導電ペーストの中央部を切断しなければな
らず、その分手間がかかり生産性が悪く、また個々の積
層チップの角が鋭利なため割れや欠けの原因となってい
た。
However, in the above-mentioned conventional device, the center portion of the conductive paste must be cut after being dried in order to separate it into individual laminated chips. However, the sharpness of the corners of the individual laminated chips caused cracks and chipping.

【0004】そこで本発明は、生産性を高め割れや欠け
のない信頼性の高い電子部品を製造することを目的とす
るものである。
[0004] Therefore, an object of the present invention is to produce a highly reliable electronic component without cracking or chipping by increasing the productivity.

【0005】[0005]

【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、基板上に接着層を形成する工程と、
前記接着層の上面に複数個の部品が整列配置されてなる
積層体を形成する工程と、前記積層体の前記部品間を分
離するとともにその下方の前記接着層に達する溝を形成
する工程と、前記溝内に電極用ペーストを流し込み乾燥
する工程とを有し、前記乾燥による前記電極用ペースト
の収縮によって前記溝内に空間部が形成されるとともに
前記溝の両側に電極層が形成されることを特徴とする
のである。
In order to achieve the above object, the present invention provides a method for forming an adhesive layer on a substrate,
A plurality of components are arranged and arranged on the upper surface of the adhesive layer
Forming a laminate and separating the components of the laminate from each other.
Release and form a groove to reach the adhesive layer below
And pouring the electrode paste into the grooves and drying.
The electrode paste obtained by the drying.
A space is formed in the groove by the contraction of
An electrode layer is formed on both sides of the groove .

【0006】[0006]

【作用】これにより、電極用ペーストは溝の両側壁に隙
間をもって形成されることとなる。従って、この溝内の
ペーストを切断して左右の電子部品を分離する必要がな
く、生産性が極めて高くなり、信頼性の高い電子部品を
製造することができるのである。
As a result, the electrode paste is formed with a gap on both side walls of the groove. Therefore, there is no need to cut the paste in the groove to separate the left and right electronic components, and the productivity is extremely high, and a highly reliable electronic component can be manufactured.

【0007】[0007]

【実施例】【Example】

(実施例1)図1において1はアルミナで形成された基
板で、その上面は、鏡面仕上げされている。この基板1
の上面には、図2に示すように接着層2が形成される。
この接着層は、ボロンナイトライド、PVB(ポリビニ
ルブチラール)、キシレンからなっており、基板1の上
面に厚さ100μmとなるように設けられている。この
接着層2の表面も水平面となっており、この上面に図3
のように厚さ500μmのフェライト層3がメタルマス
クを用いた印刷により設けられている。次に、このフェ
ライト層3の上面には、図4のように銀とパラジウムよ
りなるコイル導体4が所定間隔離して、縦方向・横方向
に複数個印刷により配置される。次に、この図4のよう
にその上面に厚さ50μmのフェライト層5が印刷さ
れ、その上にコイル導体4が印刷され、このようにして
フェライト層5を介してコイル導体4を積層する。
(Embodiment 1) In FIG. 1, reference numeral 1 denotes a substrate made of alumina, the upper surface of which is mirror-finished. This substrate 1
The adhesive layer 2 is formed on the upper surface of the substrate as shown in FIG.
This adhesive layer is made of boron nitride, PVB (polyvinyl butyral), and xylene, and is provided on the upper surface of the substrate 1 so as to have a thickness of 100 μm. The surface of the adhesive layer 2 is also a horizontal surface, and the upper surface of FIG.
The ferrite layer 3 having a thickness of 500 μm is provided by printing using a metal mask. Next, as shown in FIG. 4, a plurality of coil conductors 4 made of silver and palladium are arranged on the upper surface of the ferrite layer 3 by printing at a predetermined interval in the vertical and horizontal directions. Next, as shown in FIG. 4, the ferrite layer 5 having a thickness of 50 μm is printed on the upper surface thereof, and the coil conductor 4 is printed thereon. Thus, the coil conductor 4 is laminated via the ferrite layer 5.

【0008】これらの積層されたコイル導体4は、下層
のコイル導体4の他端とその上のコイル導体4の一端と
をスルーホールにより電気的に接続することにより、螺
旋状となり、コイルが形成される。次に、図5に示すよ
うにその上面に厚さ500μmのフェライト層6が、メ
タルマスクによる印刷により形成される。
The stacked coil conductors 4 are helically formed by electrically connecting the other end of the lower coil conductor 4 and one end of the coil conductor 4 thereabove by through holes. Is done. Next, as shown in FIG. 5, a 500 μm thick ferrite layer 6 is formed on the upper surface by printing using a metal mask.

【0009】次に、図6に示すように縦方向のコイル導
体4を分離するように、接着層2にまで達する溝7が、
ダイシングにより形成される。この溝7の幅は150μ
mとなっており、次に、図11に示すようにディスペン
サ8を固定した状態で、その針9を溝7内に挿入した状
態で、基板を針9の挿入側から斜め上方に傾斜させた状
態で移動させる。これにより、溝7内には電極ペースト
が充填されるのであるが、溝7が斜め上方に傾斜された
状態で充填されるので、余分な電極ペーストは、順次排
出される。そして、その後図7に示すように基板1を平
面状態に保った状態で自然乾燥で30分間乾燥させ、1
50℃で10分間乾燥させると、図12に示すように溝
7の両側壁に外部電極用の電極層10が形成される。こ
の電極層10は、図12に示すように溝7の接着層2に
達するまで、左右に分離された状態になっている。
Next, as shown in FIG. 6, grooves 7 reaching the adhesive layer 2 are formed so as to separate the coil conductors 4 in the vertical direction.
It is formed by dicing. The width of the groove 7 is 150 μ
Then, the substrate was inclined obliquely upward from the insertion side of the needle 9 with the needle 9 inserted into the groove 7 with the dispenser 8 fixed as shown in FIG. Move in state. As a result, the groove 7 is filled with the electrode paste. However, since the groove 7 is filled in a state where the groove 7 is inclined obliquely upward, excess electrode paste is sequentially discharged. Then, as shown in FIG. 7, while the substrate 1 is kept in a flat state, the substrate 1 is dried by natural drying for 30 minutes.
After drying at 50 ° C. for 10 minutes, electrode layers 10 for external electrodes are formed on both side walls of the groove 7 as shown in FIG. This electrode layer 10 is left and right separated until it reaches the adhesive layer 2 of the groove 7 as shown in FIG.

【0010】次に、図8に示すように横方向のコイル導
体間を分離する接着層2にまで達する溝11を設け、こ
の状態で図9に示すように基板1を水平状態に保って、
150℃で10分間乾燥させたのちに焼成すると、接着
層2の主成分が蒸発することにより、基板1上には、図
9のように個々に分離された複数個のコイル部品12が
縦方向と横方向に複数個整列した状態で配置されること
になる。
Next, as shown in FIG. 8, a groove 11 reaching the adhesive layer 2 for separating the coil conductors in the horizontal direction is provided. In this state, the substrate 1 is kept horizontal as shown in FIG.
When dried at 150 ° C. for 10 minutes and baked, the main components of the adhesive layer 2 evaporate, so that a plurality of coil components 12 individually separated as shown in FIG. And a plurality of them are arranged in the horizontal direction.

【0011】この個々のコイル部品は、図10に示すよ
うにその内部に螺旋状態のコイル導体4があり、その両
端に電極層10が設けられたものとなっている。つま
り、螺旋状コイル導体の最下層の一端が電極層10に接
続され、最上層の他端が電極層10に接続されたものと
なっているのである。
As shown in FIG. 10, each of the coil components has a coil conductor 4 in a spiral state, and electrode layers 10 are provided at both ends thereof. That is, one end of the lowermost layer of the spiral coil conductor is connected to the electrode layer 10, and the other end of the uppermost layer is connected to the electrode layer 10.

【0012】(実施例2)図13において1はアルミナ
で形成された基板で、その上面は鏡面仕上げされてい
る。この基板1の上面には、図14に示すように接着層
2が形成される。この接着層2はボロンナイトライド、
PVB(ポリビニルブチラール)、キシレンからなって
おり、基板1の上面に厚さ100μmとなるように設け
られている。この接着層2の表面も水平面となってい
る。この上面に図14に示すように個々の部品の外形に
沿った面取用の突起16を印刷またはコーティングによ
り設ける。
Embodiment 2 In FIG. 13, reference numeral 1 denotes a substrate formed of alumina, the upper surface of which is mirror-finished. On the upper surface of the substrate 1, an adhesive layer 2 is formed as shown in FIG. This adhesive layer 2 is made of boron nitride,
It is made of PVB (polyvinyl butyral) and xylene, and is provided on the upper surface of the substrate 1 so as to have a thickness of 100 μm. The surface of the adhesive layer 2 is also a horizontal plane. On this upper surface, as shown in FIG. 14, projections 16 for chamfering along the outer shape of each component are provided by printing or coating.

【0013】この上面に図15のように厚さ500μm
のフェライト層3がメタルマスクを用いた印刷により設
けられている。次に、このフェライト層3の上面には図
16のように銀とパラジウムよりなるコイル導体4が所
定間隔離して、縦方向・横方向に複数個印刷により配置
される。次に、この図16のようにその上面に厚さ50
μmのフェライト層5が印刷され、その上にコイル導体
4が印刷され、このようにしてフェライト層5を介して
コイル導体4を積層する。
The upper surface is 500 μm thick as shown in FIG.
Is provided by printing using a metal mask. Next, as shown in FIG. 16, a plurality of coil conductors 4 made of silver and palladium are arranged on the upper surface of the ferrite layer 3 by printing at a predetermined interval in the vertical and horizontal directions. Next, as shown in FIG.
The μm ferrite layer 5 is printed, and the coil conductor 4 is printed thereon. Thus, the coil conductor 4 is laminated via the ferrite layer 5.

【0014】これらの積層されたコイル導体4は、下層
のコイル導体4の他端とその上のコイル導体4の一端と
をスルーホールにより電気的に接続することにより、螺
旋状となりコイルが形成される。次に、図17に示すよ
うにその上面に厚さ500μmのフェライト層6がメタ
ルマスクによる印刷により形成される。
These laminated coil conductors 4 are spirally formed by electrically connecting the other end of the coil conductor 4 in the lower layer and one end of the coil conductor 4 thereabove by through holes, thereby forming a coil. You. Next, as shown in FIG. 17, a 500 μm thick ferrite layer 6 is formed on the upper surface by printing using a metal mask.

【0015】次に、図18に示すように縦方向のコイル
導体4を分離するように、接着層2にまで達する溝7が
ダイシングにより形成される。この溝7の幅は150μ
mとなっている。次に図25に示すように金型13にて
フェライト層6の上面角部に面取15を形成する。次
に、図23に示すようにディスペンサ8を固定した状態
で、その針9を溝7内に挿入した状態で、基板1を針9
の挿入側から斜め上方に傾斜させた状態で移動させる。
これにより、溝7内には電極ペーストが充填されるので
あるが、溝7が斜め上方に傾斜された状態で充填される
ので、余分な電極ペーストは、順次排出される。
Next, as shown in FIG. 18, a groove 7 reaching the adhesive layer 2 is formed by dicing so as to separate the coil conductors 4 in the vertical direction. The width of the groove 7 is 150 μ
m. Next, as shown in FIG. 25, a chamfer 15 is formed at a corner of the upper surface of the ferrite layer 6 by a mold 13. Next, as shown in FIG. 23, with the dispenser 8 fixed and the needle 9 inserted in the groove 7, the substrate 1 is
Is moved obliquely upward from the insertion side.
As a result, the groove 7 is filled with the electrode paste. However, since the groove 7 is filled in a state where the groove 7 is inclined obliquely upward, excess electrode paste is sequentially discharged.

【0016】そして、その後図19に示すように基板1
を平面状態に保った状態で自然乾燥で30分間乾燥さ
せ、150℃で10分間乾燥させると、図24に示すよ
うに溝7の両側壁に外部電極用の電極層10が形成され
る。これは、電極ペーストの内部から溶媒が蒸発するこ
とにより、電極層10は体積収縮を起し、左右に分離さ
れるためである。したがって、電極ペーストの中央部を
切断することなく、この電極層10は、図24に示すよ
うに溝7の接着層2に達するまで、左右に分離された状
態になっている。
Then, as shown in FIG.
24 is dried for 30 minutes by natural drying while keeping the flat surface, and then dried at 150 ° C. for 10 minutes, the electrode layers 10 for external electrodes are formed on both side walls of the groove 7 as shown in FIG. This is because the evaporation of the solvent from the inside of the electrode paste causes the electrode layer 10 to contract in volume and to be separated into right and left. Therefore, this electrode layer 10 is left and right separated until it reaches the adhesive layer 2 of the groove 7 as shown in FIG. 24 without cutting the center of the electrode paste.

【0017】次に、図20に示すように横方向のコイル
導体間を分離する接着層2にまで達する溝11を設け、
さらに図26に示すように金型14にてコイル部品12
の上面、側面の角部に面取21を形成する。この状態で
図20に示すように基板1を水平状態に保って150℃
で10分間乾燥させたのちに焼成すると、接着層2の主
成分が蒸発することにより、基板1上には図21のよう
に個々に分離された複数個のコイル部品12が縦方向と
横方向に複数個整列した状態で配置されることになる。
Next, as shown in FIG. 20, a groove 11 reaching the adhesive layer 2 for separating the coil conductors in the horizontal direction is provided.
Further, as shown in FIG.
Chamfers 21 are formed at the corners of the top and side surfaces of the. In this state, as shown in FIG.
After drying for 10 minutes, the main component of the adhesive layer 2 evaporates, so that a plurality of coil components 12 individually separated on the substrate 1 as shown in FIG. Are arranged in a state in which a plurality are arranged.

【0018】この個々のコイル部品は、図22に示すよ
うにその内部に螺旋状態のコイル導体4があり、その両
端に電極層10が設けられたものとなっている。つま
り、螺旋状コイル導体の最下層の一端が電極層10に接
続され、最上層の他端が電極層10に接続されたものと
なっているのである。
As shown in FIG. 22, each of the coil components has a coil conductor 4 in a spiral state, and electrode layers 10 are provided at both ends thereof. That is, one end of the lowermost layer of the spiral coil conductor is connected to the electrode layer 10, and the other end of the uppermost layer is connected to the electrode layer 10.

【0019】(実施例3)以下本発明の第3の実施例に
ついて図面を参照しながら説明する。図27において1
7はアルミナで形成された基板で、その上面には、部品
の外形に沿った溝18が溝幅300μm、溝深さ500
μmで形成されている。この基板17の溝18には、図
28に示すように接着層19が面取用突起と同時に形成
される。この上面に実施例2と同様に図29に示すよう
にコイルが形成される。次に、図30に示すように縦方
向のコイル導体4を分離するように、基板17の溝18
内の接着層19にまで達するダイシング溝20がダイシ
ングにより形成される。このダイシング溝20の幅は1
50μm、基板17からの深さは300μmとなってい
る。
Embodiment 3 Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. In FIG. 27, 1
Reference numeral 7 denotes a substrate formed of alumina. On its upper surface, a groove 18 along the outer shape of the component has a groove width of 300 μm and a groove depth of 500 μm.
μm. In the groove 18 of the substrate 17, as shown in FIG. 28, an adhesive layer 19 is formed simultaneously with the projection for chamfering. A coil is formed on this upper surface as shown in FIG. Next, as shown in FIG. 30, the grooves 18 of the substrate 17 are separated so as to separate the coil conductors 4 in the vertical direction.
A dicing groove 20 reaching the adhesive layer 19 is formed by dicing. The width of the dicing groove 20 is 1
50 μm and the depth from the substrate 17 is 300 μm.

【0020】次に実施例2と同様に、図31に示すよう
に金型にてフェライト層6の上面角部に面取15を形成
する。次に、実施例2と同様に、ダイシング溝20内に
電極ペーストが充填される。そして、その後図31に示
すように基板17を平面状態に保った状態で自然乾燥で
30分間乾燥させ、150℃で10分間乾燥させると、
図32に示すようにダイシング溝20の両側壁に外部電
極用の電極層23が実施例2と同様に形成される。これ
も実施例2と同様に、電極ペーストの内部から溶媒が蒸
発することにより、電極層23が体積収縮を起し、左右
に分離されるためである。したがって、電極ペーストの
中央部を切断することなく、この電極層23は、図32
に示すようにダイシング溝20の接着層19に達するま
で左右に分離された状態になっている。
Next, similarly to the second embodiment, a chamfer 15 is formed at a corner of the upper surface of the ferrite layer 6 using a mold as shown in FIG. Next, as in the second embodiment, the dicing groove 20 is filled with an electrode paste. Then, as shown in FIG. 31, the substrate 17 is dried for 30 minutes by natural drying in a state where the substrate 17 is kept in a flat state, and dried at 150 ° C. for 10 minutes.
As shown in FIG. 32, electrode layers 23 for external electrodes are formed on both side walls of the dicing groove 20 in the same manner as in the second embodiment. This is because, similarly to the second embodiment, the solvent evaporates from the inside of the electrode paste, causing the electrode layer 23 to contract in volume and to be separated into right and left. Therefore, without cutting the center of the electrode paste, this electrode layer 23
As shown in FIG. 6, the dicing groove 20 is separated left and right until it reaches the adhesive layer 19.

【0021】次に、図33に示すように横方向のコイル
導体間を分離する接着層19にまで達するダイシング溝
22を設け、さらに実施例2と同様に上面、側面角部に
面取21を形成する。この状態で図33に示すように基
板17を水平状態に保って150℃で10分間乾燥させ
たのちに焼成すると、接着層19の主成分が蒸発するこ
とにより、基板17上には図34のように個々に分離さ
れた複数個のコイル部品12が縦方向と横方向に複数個
整列した状態で配置されることになる。外部電極用電極
層23を厚く形成したい場合、電極ペーストを多くダイ
シング溝20に充填しなければならない。このため、電
極ペーストの沈殿は多くなる。したがって電極層23を
左右に分離された状態で保つためには、接着層の深さを
大きく取ることが必要である。しかしながら、実施例2
においては、コスト、作業性において接着層を厚くする
ことはきわめて困難である。実施例2は、基板17の溝
18を深く取ることによりこの課題を解決し、より厚い
電極層を形成するものである。
Next, as shown in FIG. 33, dicing grooves 22 are formed to reach the adhesive layer 19 for separating the coil conductors in the horizontal direction, and chamfers 21 are formed on the upper and side corners as in the second embodiment. Form. In this state, as shown in FIG. 33, when the substrate 17 is kept horizontal and dried at 150 ° C. for 10 minutes and then baked, the main component of the adhesive layer 19 evaporates. As described above, the plurality of individually separated coil components 12 are arranged in a state where the plurality of coil components 12 are aligned in the vertical direction and the horizontal direction. If it is desired to form the external electrode layer 23 thick, the dicing groove 20 must be filled with a large amount of electrode paste. Therefore, precipitation of the electrode paste increases. Therefore, in order to keep the electrode layer 23 separated left and right, it is necessary to increase the depth of the adhesive layer. However, Example 2
However, it is extremely difficult to increase the thickness of the adhesive layer in terms of cost and workability. In the second embodiment, this problem is solved by forming the groove 18 of the substrate 17 deep, and a thicker electrode layer is formed.

【0022】[0022]

【発明の効果】以上のように本発明によれば、乾燥によ
る電極用ペーストの収縮によって溝内に空間部が形成さ
れるとともに溝の両側に電極層が形成されるため、電極
用ペーストは溝の両側壁に隙間をもって形成されること
となる。従って、従来のようにこの溝内のペーストを切
断して左右の電子部品を分離する必要がなく、生産性が
極めて高くなり、さらに割れや欠けのない信頼性の高い
電子部品を製造することができるのである。
As described above , according to the present invention , the drying
Space is formed in the groove due to shrinkage of the electrode paste
Since the electrode layer is formed on both sides of the groove , the electrode paste is formed with a gap on both side walls of the groove. Therefore, there is no need to cut the paste in the groove to separate the left and right electronic components as in the conventional case, and the productivity is extremely increased. Further, it is possible to manufacture a highly reliable electronic component without cracks or chips. You can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子部品の製造方法の第1の実施例の
製造工程を示す斜視図
FIG. 1 is a perspective view showing a manufacturing process of a first embodiment of a method for manufacturing an electronic component according to the present invention.

【図2】同実施例の製造工程を示す斜視図FIG. 2 is a perspective view showing a manufacturing process of the embodiment.

【図3】同実施例の製造工程を示す斜視図FIG. 3 is a perspective view showing a manufacturing process of the embodiment.

【図4】同実施例の製造工程を示す斜視図FIG. 4 is a perspective view showing a manufacturing process of the embodiment.

【図5】同実施例の製造工程を示す斜視図FIG. 5 is a perspective view showing a manufacturing process of the embodiment.

【図6】同実施例の製造工程を示す斜視図FIG. 6 is a perspective view showing a manufacturing process of the embodiment.

【図7】同実施例の製造工程を示す斜視図FIG. 7 is a perspective view showing a manufacturing process of the embodiment.

【図8】同実施例の製造工程を示す斜視図FIG. 8 is a perspective view showing a manufacturing process of the embodiment.

【図9】同実施例の製造工程を示す斜視図FIG. 9 is a perspective view showing a manufacturing process of the embodiment.

【図10】同実施例の製造工程により形成された電子部
品の斜視図
FIG. 10 is a perspective view of an electronic component formed by the manufacturing process of the embodiment.

【図11】同実施例の製造工程を示す斜視図FIG. 11 is a perspective view showing a manufacturing process of the embodiment.

【図12】同実施例品の拡大断面図FIG. 12 is an enlarged sectional view of the product of the embodiment.

【図13】本発明の電子部品の製造方法の第2の実施例
の製造工程を示す斜視図
FIG. 13 is a perspective view showing a manufacturing process of a second embodiment of the method for manufacturing an electronic component according to the present invention.

【図14】同第2の実施例の製造工程を示す斜視図FIG. 14 is a perspective view showing a manufacturing process of the second embodiment.

【図15】同第2の実施例の製造工程を示す斜視図FIG. 15 is a perspective view showing a manufacturing process of the second embodiment.

【図16】同第2の実施例の製造工程を示す斜視図FIG. 16 is a perspective view showing a manufacturing process of the second embodiment.

【図17】同第2の実施例の製造工程を示す斜視図FIG. 17 is a perspective view showing a manufacturing process of the second embodiment.

【図18】同第2の実施例の製造工程を示す斜視図FIG. 18 is a perspective view showing a manufacturing process of the second embodiment.

【図19】同第2の実施例の製造工程を示す斜視図FIG. 19 is a perspective view showing a manufacturing process of the second embodiment.

【図20】同第2の実施例の製造工程を示す斜視図FIG. 20 is a perspective view showing a manufacturing process of the second embodiment.

【図21】同第2の実施例の製造工程を示す斜視図FIG. 21 is a perspective view showing a manufacturing process of the second embodiment.

【図22】同第2の実施例の製造工程により形成された
電子部品の斜視図
FIG. 22 is a perspective view of an electronic component formed by the manufacturing process of the second embodiment.

【図23】同第2の実施例の製造工程を示す斜視図FIG. 23 is a perspective view showing a manufacturing process of the second embodiment.

【図24】同第2の実施例品の拡大断面図FIG. 24 is an enlarged sectional view of the product of the second embodiment.

【図25】同第2の実施例の製造工程を示す拡大断面図FIG. 25 is an enlarged sectional view showing the manufacturing process of the second embodiment.

【図26】同第2の実施例の製造工程を示す拡大断面図FIG. 26 is an enlarged sectional view showing the manufacturing process of the second embodiment.

【図27】本発明の電子部品の製造方法の第3の実施例
の製造工程を示す斜視図
FIG. 27 is a perspective view illustrating a manufacturing process of a third embodiment of the method of manufacturing an electronic component according to the present invention.

【図28】同第3の実施例の製造工程を示す斜視図FIG. 28 is a perspective view showing a manufacturing process of the third embodiment.

【図29】同第3の実施例の製造工程を示す斜視図FIG. 29 is a perspective view showing a manufacturing process of the third embodiment.

【図30】同第3の実施例の製造工程を示す斜視図FIG. 30 is a perspective view showing the manufacturing process of the third embodiment.

【図31】同第3の実施例の製造工程を示す斜視図FIG. 31 is a perspective view showing a manufacturing process of the third embodiment.

【図32】同第3の実施例品の拡大断面図FIG. 32 is an enlarged sectional view of the product of the third embodiment.

【図33】同第3の実施例の製造工程を示す斜視図FIG. 33 is a perspective view showing a manufacturing process of the third embodiment.

【図34】同第3の実施例の製造工程を示す斜視図FIG. 34 is a perspective view showing a manufacturing step of the third embodiment.

【符号の説明】[Explanation of symbols]

1 基板 2 接着層 3 フェライト層 4 コイル導体 5 フェライト層 6 フェライト層 7 溝 8 ディスペンサ 9 針 10 電極層 11 溝 12 コイル部品 13 金型 14 金型 15 面取 16 面取用突起 17 基板 18 溝 19 接着層 20 ダイシング溝 21 面取 22 ダイシング溝 23 電極層 DESCRIPTION OF SYMBOLS 1 Substrate 2 Adhesive layer 3 Ferrite layer 4 Coil conductor 5 Ferrite layer 6 Ferrite layer 7 Groove 8 Dispenser 9 Needle 10 Electrode layer 11 Groove 12 Coil component 13 Mold 14 Mold 15 Chamfer 16 Chamfer projection 17 Substrate 18 Groove 19 Adhesive layer 20 Dicing groove 21 Chamfer 22 Dicing groove 23 Electrode layer

フロントページの続き (72)発明者 中尾 恵一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平5−101996(JP,A) 特開 昭58−168214(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 13/00 H01C 17/28 H01F 17/00,41/04 H05K 3/46 Continuation of the front page (72) Inventor Keiichi Nakao 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-5-101996 (JP, A) JP-A-58-168214 (JP) , A) (58) Fields investigated (Int. Cl. 7 , DB name) H01G 13/00 H01C 17/28 H01F 17/00, 41/04 H05K 3/46

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に接着層を形成する工程と、前記
接着層の上面に複数個の部品が整列配置されてなる積層
体を形成する工程と、前記積層体の前記部品間を分離す
るとともにその下方の前記接着層に達する溝を形成する
工程と、前記溝内に電極用ペーストを流し込み乾燥する
工程とを有し、前記乾燥による前記電極用ペーストの収
縮によって前記溝内に空間部が形成されるとともに前記
溝の両側に電極層が形成されることを特徴とする電子部
品の製造方法。
A step of forming an adhesive layer on a substrate;
Lamination of multiple components aligned on the top surface of the adhesive layer
Forming a body and separating the components of the laminate from each other
To form a groove that reaches the adhesive layer below it
And pouring the electrode paste into the grooves and drying.
And collecting the electrode paste by the drying.
A space is formed in the groove by shrinking and
A method for manufacturing an electronic component, wherein electrode layers are formed on both sides of a groove .
【請求項2】 接着層上に積層体を設けた状態でこの
層体を傾斜させ、この傾斜状態において、溝内に電極用
ペーストを流し込む請求項1に記載の電子部品の製造方
法。
2. The product in a state in which a laminate onto the adhesive layer
2. The method for manufacturing an electronic component according to claim 1, wherein the layer body is inclined, and in this inclined state, the electrode paste is poured into the groove.
【請求項3】 溝として、個々の部品を縦方向に分離す
る第1の溝と、個々の部品を横方向に分離する第2の溝
を設けた請求項1に記載の電子部品の製造方法。
3. The electronic component manufacturing method according to claim 1, wherein a first groove for separating the individual components in the vertical direction and a second groove for separating the individual components in the horizontal direction are provided as the grooves. .
【請求項4】 接着層の上面に面取用突起を設け、その
上面に複数個の部品が整列配置されてなる積層体を設け
請求項1に記載の電子部品の製造方法。
4. A projection for chamfering is provided on an upper surface of the adhesive layer.
Provide a laminated body with multiple parts arranged and arranged on the upper surface
The method for manufacturing an electronic component according to claim 1.
【請求項5】 基板に溝を設けてその溝内に接着層を埋
め込み、その上面に複数個の部品が整列配置されてなる
積層体を設けた請求項1に記載の電子部品の製造方法。
5. A groove is formed in a substrate, and an adhesive layer is buried in the groove.
Multiple parts are aligned on the upper surface
The method for manufacturing an electronic component according to claim 1, further comprising a laminated body .
【請求項6】 接着層の上面に面取用突起を設けた請求
項5に記載の電子部品の製造方法。
6. The method according to claim 1 , wherein a projection for chamfering is provided on an upper surface of the adhesive layer.
Item 6. The method for producing an electronic component according to Item 5 .
【請求項7】 面取として、金型、ブレード、サンドブ
ラスト、エッチングのいずれかの方法を用いた請求項4
〜6のいずれかに記載の電子部品の製造方法。
7. A mold, a blade, and a sand tub for chamfering.
5. A method according to claim 4, wherein one of last and etching methods is used.
7. The method for manufacturing an electronic component according to any one of claims 6 to 6 .
【請求項8】 面取用突起として、印刷、コーティン
グ、描画のいずれかの方法にて形成、または接着層形成
と同時に形成する請求項4または6に記載の電子部品の
製造方法。
8. A printing and coating method as a chamfering projection.
Or adhesive layer formation
The method of manufacturing an electronic component according to claim 4 , wherein the electronic component is formed at the same time .
【請求項9】 電極用ペーストの充填方法として、ディ
スペンサー、描画、ブレード、印刷のいずれかの方法を
用いた請求項1に記載の電子部品の製造方法。
9. A method for filling an electrode paste, the method comprising:
Spencer, drawing, blade, printing
The method for manufacturing an electronic component according to claim 1.
JP392694A 1993-03-26 1994-01-19 Electronic component manufacturing method Expired - Fee Related JP3070375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP392694A JP3070375B2 (en) 1993-03-26 1994-01-19 Electronic component manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-67829 1993-03-26
JP6782993 1993-03-26
JP392694A JP3070375B2 (en) 1993-03-26 1994-01-19 Electronic component manufacturing method

Publications (2)

Publication Number Publication Date
JPH06333766A JPH06333766A (en) 1994-12-02
JP3070375B2 true JP3070375B2 (en) 2000-07-31

Family

ID=26337599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP392694A Expired - Fee Related JP3070375B2 (en) 1993-03-26 1994-01-19 Electronic component manufacturing method

Country Status (1)

Country Link
JP (1) JP3070375B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10084495T1 (en) * 1999-04-20 2002-06-06 Seagate Technology Llc Electrode structuring for a differential PZT actuator
JP2006352020A (en) * 2005-06-20 2006-12-28 Tateyama Kagaku Kogyo Kk Manufacturing method of miniaturized electronic part
WO2019107188A1 (en) * 2017-12-01 2019-06-06 パナソニックIpマネジメント株式会社 Metal plate resistor and production method therefor

Also Published As

Publication number Publication date
JPH06333766A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
US4382156A (en) Multilayer bus bar fabrication technique
TW422998B (en) Inductor element and the manufacturing method of the same
JP6769055B2 (en) Manufacturing method of multilayer ceramic capacitors
JP2976262B2 (en) Electronic component manufacturing method
JP3307270B2 (en) Manufacturing method of multilayer electronic component
JP3070375B2 (en) Electronic component manufacturing method
JPS5924535B2 (en) Laminated composite parts
JP3319449B2 (en) Multilayer inductor and manufacturing method thereof
JPS5924534B2 (en) Laminated composite parts
US4420653A (en) High capacitance bus bar and method of manufacture thereof
JP2946261B2 (en) Manufacturing method of laminated electronic components
JP2004095641A (en) Thin film laminate electronic component and method for manufacturing the same
JPS637016B2 (en)
JPS62237714A (en) Laminated ceramic capacitor
JP2909122B2 (en) Laminated composite parts
JP2003077726A (en) Chip type inductor and manufacturing method thereof
JP3248294B2 (en) Chip inductor and manufacturing method thereof
JP7459812B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JPH0737719A (en) Chip inductor and its manufacture
JPH11219837A (en) Manufacture of laminated electronic component
JPH1065341A (en) Manufacturing method of multilayer ceramic board
JPH0878266A (en) Production of multilayer inductor
JPH03263310A (en) Manufacture of laminated inductor
JPH0750462A (en) Electronic circuit board
JP2551064B2 (en) Manufacturing method of ceramic multilayer substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees