JP3058266B2 - Semiconductor integrated circuit device and semiconductor bare chip mounting method - Google Patents

Semiconductor integrated circuit device and semiconductor bare chip mounting method

Info

Publication number
JP3058266B2
JP3058266B2 JP31755997A JP31755997A JP3058266B2 JP 3058266 B2 JP3058266 B2 JP 3058266B2 JP 31755997 A JP31755997 A JP 31755997A JP 31755997 A JP31755997 A JP 31755997A JP 3058266 B2 JP3058266 B2 JP 3058266B2
Authority
JP
Japan
Prior art keywords
case
resin
substrate
bare chip
semiconductor bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31755997A
Other languages
Japanese (ja)
Other versions
JPH11150214A (en
Inventor
靖 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31755997A priority Critical patent/JP3058266B2/en
Publication of JPH11150214A publication Critical patent/JPH11150214A/en
Application granted granted Critical
Publication of JP3058266B2 publication Critical patent/JP3058266B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路装置
及びその半導体ベアチップ実装方法に関し、特にフリッ
プチップ実装の半導体ベアチップの放熱構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device and a method for mounting the same on a semiconductor bare chip, and more particularly to a heat dissipation structure for a flip-chip mounted semiconductor bare chip.

【0002】[0002]

【従来の技術】従来、この種の半導体集積回路装置にお
いては、図7に示すように、基板101に配線パターン
102が形成されている。半導体ベアチップ103は回
路面上の電極に形成したバンプ104を配線パターン1
02に搭載することによって電気的に接続される(フリ
ップチップ実装)。
2. Description of the Related Art Conventionally, in a semiconductor integrated circuit device of this kind, a wiring pattern 102 is formed on a substrate 101 as shown in FIG. The semiconductor bare chip 103 is formed by connecting a bump 104 formed on an electrode on a circuit surface to a wiring pattern 1.
02 for electrical connection (flip chip mounting).

【0003】また、半導体ベアチップ103は回路面の
保護のため、樹脂106によって封止される。その際、
半導体ベアチップ103の裏面に接着剤107を介して
放熱材105を搭載することによって放熱性が向上す
る。
The semiconductor bare chip 103 is sealed with a resin 106 to protect a circuit surface. that time,
By mounting the heat radiating material 105 on the back surface of the semiconductor bare chip 103 via the adhesive 107, the heat radiating property is improved.

【0004】また、リードフレームに半導体ベアチップ
の裏面を搭載し、半導体ベアチップの回路面上の電極か
らワイヤをボンディングする接続方法(ワイヤボンディ
ング法)もある。この接続方法については、特開平5−
267500号公報に開示されている。
There is also a connection method (wire bonding method) in which the back surface of a semiconductor bare chip is mounted on a lead frame and wires are bonded from electrodes on the circuit surface of the semiconductor bare chip. This connection method is described in
267500.

【0005】すなわち、この接続方法では、図8に示す
ように、放熱材111上にセラミック等の絶縁物112
をコーティングし、リードフレーム113を放熱材11
1に固定ピン114によって固定させている。
[0005] That is, in this connection method, as shown in FIG.
, And the lead frame 113 is
1 is fixed by a fixing pin 114.

【0006】絶縁物112上のリードフレーム113に
設けられたアイランド(図示せず)に夫々半導体べアチ
ップ115の裏面を導電性接着剤またははんだ等(図示
せず)で固定し、ワイヤ116によって該リードフレー
ム113にボンディングし、エポキシ樹脂またはモール
ド樹脂117等によって樹脂封止している。半導体ベア
チップ115で発生した熱はリードフレーム113を介
して放熱材111へ導かれる。
The back surfaces of the semiconductor bear chips 115 are fixed to islands (not shown) provided on the lead frame 113 on the insulator 112 with a conductive adhesive or solder (not shown). It is bonded to the lead frame 113, and is sealed with an epoxy resin or a mold resin 117 or the like. The heat generated in the semiconductor bare chip 115 is guided to the heat radiating material 111 via the lead frame 113.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の半導体
集積回路装置では、基板に半導体ベアチップが複数個搭
載され、その上に同一の放熱材を取付ける場合、基板の
ソリやバンプ高さ、半導体ベアチップの厚みの違いによ
って搭載された半導体ベアチップの間に段差が生じ、そ
の結果、放熱材と半導体ベアチップとの間にできる隙間
によって放熱材が傾くので、それらの理由等で放熱性が
損なわれてしまう。
In the above-described conventional semiconductor integrated circuit device, when a plurality of semiconductor bare chips are mounted on a substrate and the same heat dissipating material is mounted thereon, the warp and bump height of the substrate, the semiconductor bare chip, Due to the difference in the thickness of the semiconductor bare chip, a step occurs between the mounted semiconductor bare chips, and as a result, the heat radiating material is inclined by a gap formed between the heat radiating material and the semiconductor bare chip. .

【0008】また、複数の半導体ベアチップに放熱材が
搭載される場合、各々の半導体ベアチップに樹脂及び接
着剤を供給するため、生産工数が増え、生産に時間がか
かってしまう。さらに、上記公報に記載された接続方法
のようにワイヤボンディング法を使用した場合、ワイヤ
によって高周波信号特性が劣化してしまう。
Further, when a heat radiating material is mounted on a plurality of semiconductor bare chips, a resin and an adhesive are supplied to each semiconductor bare chip, so that the number of production steps increases, and the production takes time. Further, when a wire bonding method is used as in the connection method described in the above publication, the high-frequency signal characteristics are deteriorated by the wires.

【0009】そこで、本発明の目的は上記の問題点を解
消し、フリップチップ実装を行った複数の半導体ベアチ
ップの樹脂封止及び放熱材取付けを一括して行うことが
でき、フリップチップ実装において良好な放熱性を得る
ことができる半導体集積回路装置及びその半導体ベアチ
ップ実装方法を提供することにある。
Accordingly, an object of the present invention is to solve the above-mentioned problems, and to perform resin sealing and mounting of a heat radiating material on a plurality of flip-chip mounted semiconductor bare chips at once, which is favorable in flip chip mounting. It is an object of the present invention to provide a semiconductor integrated circuit device capable of obtaining excellent heat dissipation and a method for mounting the semiconductor bare chip.

【0010】[0010]

【課題を解決するための手段】本発明による半導体集積
回路装置は、基板に半導体ベアチップをフリップチップ
実装する半導体集積回路装置であって、前記基板を収容
しかつ良熱伝導性の材料で作られたケースと、前記ケー
ス内に予め供給される樹脂と、前記ケースに配設されか
つ前記基板の前記ケース内への収容時に余分な樹脂を外
部に流出させるための孔とを備え、前記基板の片面に実
装されている前記半導体ベアチップの回路裏面と前記ケ
ースとを前記樹脂で固着するようにしている。
A semiconductor integrated circuit device according to the present invention is a semiconductor integrated circuit device in which a semiconductor bare chip is flip-chip mounted on a substrate. The semiconductor integrated circuit device accommodates the substrate and is made of a material having good thermal conductivity. A case, a resin previously supplied into the case, and a hole provided in the case and through which excess resin flows out to the outside when the substrate is accommodated in the case. A circuit back surface of the semiconductor bare chip mounted on one side and the case are fixed with the resin.

【0011】本発明による他の半導体集積回路装置は、
基板の両面に夫々半導体ベアチップをフリップチップ実
装する半導体集積回路装置であって、前記基板を収容し
かつ良熱伝導性の材料で作られたケースと、前記ケース
内に予め供給される第1の樹脂と、前記ケースに配設さ
れかつ前記基板の前記ケース内への収容時に前記第1の
樹脂のうちの余分な樹脂を外部に流出させるための第1
の孔と、前記ケース内に収容された前記基板の上に供給
される第2の樹脂と、前記第2の樹脂の上から押圧され
る放熱材と、前記放熱材及び前記ケースの少なくとも一
方に配設されかつ前記放熱材の押圧時に前記第2の樹脂
のうちの余分な樹脂を外部に流出させるための第2の孔
とを備え、前記基板の両面に実装されている前記半導体
ベアチップの回路裏面と前記ケース及び前記放熱材とを
前記第1及び第2の樹脂で固着するようにしている。
Another semiconductor integrated circuit device according to the present invention comprises:
A semiconductor integrated circuit device in which a semiconductor bare chip is flip-chip mounted on both sides of a substrate, wherein a case containing the substrate and made of a material having good thermal conductivity, and a first pre-supplied inside the case. A first resin disposed in the case and configured to allow excess resin of the first resin to flow out of the first resin when the substrate is accommodated in the case;
Holes, a second resin supplied on the substrate housed in the case, a radiator pressed from above the second resin, and at least one of the radiator and the case. A second hole provided for allowing excess resin out of the second resin to flow out when the heat dissipating material is pressed, and a circuit of the semiconductor bare chip mounted on both surfaces of the substrate. The back surface, the case, and the heat dissipating material are fixed with the first and second resins.

【0012】本発明による半導体ベアチップ実装方法
は、基板に半導体ベアチップをフリップチップ実装する
半導体集積回路装置の半導体ベアチップ実装方法であっ
て、良熱伝導性の材料で作られたケース内に樹脂を予め
供給するステップと、前記ケース内に供給された前記樹
脂上に前記基板を押し込み治具にて押し込むステップ
と、前記基板の前記ケース内への押し込み時に余分な樹
脂を前記ケースに設けた孔から外部に流出させるステッ
プと、前記孔から外部に流出した樹脂を拭き取るステッ
プとを備え、前記基板の片面に実装されている前記半導
体ベアチップの回路裏面と前記ケースとを前記樹脂で固
着するようにしている。
A semiconductor bare chip mounting method according to the present invention is a semiconductor bare chip mounting method for a semiconductor integrated circuit device in which a semiconductor bare chip is flip-chip mounted on a substrate, wherein a resin is previously placed in a case made of a material having good thermal conductivity. Supplying the resin, pressing the substrate onto the resin supplied into the case with a pressing jig, and removing excess resin from a hole provided in the case when the substrate is pressed into the case. And a step of wiping the resin that has flowed out from the hole to the outside, wherein the circuit back surface of the semiconductor bare chip mounted on one side of the substrate and the case are fixed with the resin. .

【0013】本発明による他の半導体ベアチップ実装方
法は、基板の両面に夫々半導体ベアチップをフリップチ
ップ実装する半導体集積回路装置の半導体ベアチップ実
装方法であって、良熱伝導性の材料で作られたケース内
に第1の樹脂を予め供給するステップと、前記ケース内
に供給された前記第1の樹脂上に前記基板を収納するス
テップと、前記ケース内に収容された前記基板の上に第
2の樹脂を供給するステップと、前記第2の樹脂の上か
ら放熱材を押圧してステップと、前記放熱材の前記第2
の樹脂上への押圧時に余分な樹脂を前記放熱材及び前記
ケースの少なくとも一方に設けた第2の孔から外部に流
出させるステップと、前記第1及び第2の孔から外部に
流出した樹脂を拭き取るステップとを有し、前記基板の
両面に実装されている前記半導体ベアチップの回路裏面
と前記ケース及び前記放熱材とを前記第1及び第2の樹
脂で固着するようにしている。
Another method for mounting a semiconductor bare chip according to the present invention is a method for mounting a semiconductor bare chip on a semiconductor integrated circuit device in which semiconductor bare chips are flip-chip mounted on both sides of a substrate, respectively. First supplying a first resin into the case, storing the substrate on the first resin supplied into the case, and placing a second resin on the substrate housed in the case. Supplying a resin; pressing a heat radiating material from above the second resin; and
Draining excess resin to the outside through a second hole provided in at least one of the heat radiating material and the case when the resin is pressed onto the resin, and removing the resin flowing out from the first and second holes to the outside. Wiping, and the circuit back surface of the semiconductor bare chip mounted on both surfaces of the substrate, the case, and the heat radiating material are fixed with the first and second resins.

【0014】すなわち、本発明の半導体ベアチップ実装
方法は、フリップチップ実装された複数の半導体ベアチ
ップを一括して封止し、かつ半導体ベアチップの回路面
で生じた熱を外部へ放熱するための良熱伝導性の放熱材
で作られたケースを有する。
That is, the method for mounting a semiconductor bare chip of the present invention is a method for sealing a plurality of flip-chip mounted semiconductor bare chips at a time and dissipating heat generated on the circuit surface of the semiconductor bare chip to the outside. It has a case made of conductive heat dissipation material.

【0015】より具体的には、封止用の電気絶縁性樹脂
をケース内部に供給し、基板に搭載された半導体ベアチ
ップを、供給した樹脂により最短の距離で封止すること
によって、半導体ベアチップの回路面で発生した熱の外
部への放熱性を高めるケースを有する。
More specifically, an electrically insulating resin for sealing is supplied to the inside of the case, and the semiconductor bare chip mounted on the substrate is sealed with the supplied resin at the shortest distance, thereby forming a semiconductor bare chip. There is a case in which the heat generated on the circuit surface is improved in radiating heat to the outside.

【0016】本発明の半導体ベアチップ実装方法では、
ケースに樹脂を注入しておき、基板の半導体ベアチップ
を搭載した面をケース内に落とし込み、押し込み治具で
基板を押して余分な樹脂を、ケースに設けた孔より外部
へ流出させることによって、基板に搭載した時に一番背
の高くなった半導体べアチップがケースの底面で封止さ
れる。
According to the semiconductor bare chip mounting method of the present invention,
Inject resin into the case, drop the surface of the board on which the semiconductor bare chip is mounted into the case, push the board with a pushing jig, and allow excess resin to flow out of the hole provided in the case to the board, The tallest semiconductor bear chip when mounted is sealed at the bottom of the case.

【0017】半導体べアチップの回路面で生じた熱は、
半導体べアチップの裏面より直接あるいは樹脂を介して
ケースヘ至って放熱される。このため、良好な放熱性を
得ることができる。
The heat generated on the circuit surface of the semiconductor bear chip is
The heat is radiated from the back surface of the semiconductor bear chip to the case directly or through the resin. For this reason, good heat dissipation can be obtained.

【0018】[0018]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1は本発明の一実施例による
基板の封止工程を示す図である。図1(a)は本発明の
一実施例による基板の封止前の状態を示す図であり、図
1(b)は本発明の一実施例による基板の封止状態を示
す図である。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a view showing a substrate sealing step according to one embodiment of the present invention. FIG. 1A is a diagram illustrating a state before sealing a substrate according to an embodiment of the present invention, and FIG. 1B is a diagram illustrating a sealing state of the substrate according to an embodiment of the present invention.

【0019】図1において、基板1には配線パターン2
が形成されており、半導体ベアチップ3が配線パターン
2に半導体ベアチップ3の回路面上の電極に形成された
バンプ4を介して電気的に接続されている。
In FIG. 1, a substrate 1 has a wiring pattern 2
Are formed, and the semiconductor bare chip 3 is electrically connected to the wiring pattern 2 via bumps 4 formed on the electrodes on the circuit surface of the semiconductor bare chip 3.

【0020】半導体ベアチップ3以外の実装部品7を搭
載する場合には、搭載後の部品の高さが半導体ベアチッ
プ3の実装高さよりも高いものや可変抵抗器のように調
整の必要な部品は基板1の半導体ベアチップ3が搭載さ
れる面と反対側の面に実装するようにしている。半導体
ベアチップ3の実装高さよりも低く、かつ調整を必要と
しない実装部品7はどちらの面に実装してもよい。
When mounting components 7 other than the semiconductor bare chip 3 are mounted, components whose mounting height is higher than the mounting height of the semiconductor bare chip 3 and components that need to be adjusted such as a variable resistor are mounted on a substrate. The semiconductor bare chip 3 is mounted on a surface opposite to the surface on which the semiconductor bare chip 3 is mounted. The mounting component 7 that is lower than the mounting height of the semiconductor bare chip 3 and does not require adjustment may be mounted on either surface.

【0021】ケース5は良熱伝導性の材料で作られてお
り、その内部に電気絶縁性の樹脂8を注入しておく。基
板1上の半導体ベアチップ3を搭載した面はその樹脂8
に浸かるように入れられる。
The case 5 is made of a material having good heat conductivity, and an electrically insulating resin 8 is injected into the case 5. The surface of the substrate 1 on which the semiconductor bare chip 3 is mounted is the resin 8
Put soaked in.

【0022】押し込み治具9は一番背の高い半導体ベア
チップ3aをケース5の底面まで押し込むためのもので
あり、押し込み完了後に取り除かれる。ケース5に設け
られている孔6は基板1が押し込み治具9で押されるこ
とによって、余分な樹脂13を外部に流出させる働きを
有しており、孔6より流出した余分な樹脂13は拭き取
られる。
The pushing jig 9 is for pushing the tallest semiconductor bare chip 3a to the bottom of the case 5, and is removed after the pushing is completed. The hole 6 provided in the case 5 has a function of allowing the excess resin 13 to flow out to the outside when the substrate 1 is pressed by the pressing jig 9. The excess resin 13 flowing out of the hole 6 is wiped. Taken.

【0023】基板1にはガラスエポキシ、ポリイミド、
テフロン等の樹脂系材料、ガラスセラミック、アルミナ
等の一般的に電子回路用基板に使用されている材料全般
を適用することができる。
The substrate 1 has glass epoxy, polyimide,
All materials generally used for electronic circuit boards, such as resin-based materials such as Teflon, glass ceramic, and alumina, can be applied.

【0024】配線パターン2は基板1の種類にあわせて
製造可能となる導電性材料であり、半導体ベアチップ3
上の電極に形成されるバンプ4と接続できるものであれ
ばよい。例えば、ガラスエポキシ基板であれば一般的に
使用されている銅、アルミナ基板であれば銀や銀−パラ
ジウム等の厚膜印刷が可能な材料、あるいはニッケルや
銅等の薄膜蒸着可能な材料であればよい。また、組立性
向上のため、金メッキ等の表面処理が行われたものも含
まれる。
The wiring pattern 2 is a conductive material that can be manufactured according to the type of the substrate 1.
Any material can be used as long as it can be connected to the bump 4 formed on the upper electrode. For example, for a glass epoxy substrate, a commonly used copper, for an alumina substrate, a material capable of printing a thick film such as silver or silver-palladium, or a material capable of depositing a thin film such as nickel or copper. I just need. In addition, those that have been subjected to a surface treatment such as gold plating to improve the assemblability are also included.

【0025】バンプ4には金、アルミニウム、はんだ等
の一般的にフリップチップ実装に使用されている金属、
合金が該当する。ケース5にはアルミニウムや銅、銅−
タングステン等の良熱伝導性の金属やチッ化アルミニウ
ム等の良熱伝導性のセラミック型材料を用いることがで
きる。
The bump 4 is made of a metal generally used for flip chip mounting, such as gold, aluminum, solder, or the like.
Alloys are applicable. Case 5 contains aluminum, copper, or copper.
A good heat conductive metal such as tungsten or a good heat conductive ceramic material such as aluminum nitride can be used.

【0026】図2は本発明の一実施例による基板1の封
止中の状態を示す断面図であり、図3は本発明の一実施
例における放熱経路を示す断面図である。これら図1〜
図3を参照して本発明の一実施例による基板1の封止に
ついて詳述する。
FIG. 2 is a sectional view showing a state during sealing of the substrate 1 according to one embodiment of the present invention, and FIG. 3 is a sectional view showing a heat radiation path in one embodiment of the present invention. These FIGS.
The sealing of the substrate 1 according to one embodiment of the present invention will be described in detail with reference to FIG.

【0027】図2を参照すると、基板1は40mm角、
厚さ1mmで、かつ基板1のソリが300μmのガラス
エポキシ基板で、配線パターン2は表面に金メッキを施
した銅を使用している。半導体ベアチップ3a〜3cの
形状は各々5mm角、厚さ400μmで、半導体ベアチ
ップ3a〜3cの電極に形成されるバンプ4は高さ50
μmの金で、基板1上の該配線パターン2に基板1のソ
リの影響を受けながら接続されている。
Referring to FIG. 2, the substrate 1 is 40 mm square,
A glass epoxy substrate having a thickness of 1 mm and a warp of the substrate 1 of 300 μm is used, and the wiring pattern 2 is made of copper plated with gold on the surface. Each of the semiconductor bare chips 3a to 3c has a shape of 5 mm square and a thickness of 400 μm, and the bumps 4 formed on the electrodes of the semiconductor bare chips 3a to 3c have a height of 50 mm.
The wiring pattern 2 on the substrate 1 is connected to the wiring pattern 2 with gold of μm under the influence of the warpage of the substrate 1.

【0028】半導体ベアチップ3b,3cは基板1のソ
リの影響によって半導体ベアチップ3aよりも各々10
0μm,200μm低い搭載高さとなっている。基板1
の半導体ベアチップ3が搭載される面には高さ0.4m
mの実装部品7であるチップ抵抗等が、半導体ベアチッ
プ3が搭載されていない面には高さ2mmの実装部品7
である可変抵抗が搭載されている。
The semiconductor bare chips 3b and 3c are each 10 times larger than the semiconductor bare chip 3a due to the warp of the substrate 1.
The mounting height is 0 μm and 200 μm lower. Substrate 1
0.4m height on the surface on which the semiconductor bare chip 3 is mounted
The chip resistor or the like, which is a mounting component 7 m, is mounted on the surface on which the semiconductor bare chip 3 is not mounted.
Is mounted.

【0029】ケース5はアルミニウム製で底面より0.
8mm上に直径0.6mmの孔6が形成されている。樹
脂8はエポキシ系で、予めケース5の孔6の位置まで注
入されており、ケース5に入れられた基板1の半導体ベ
アチップ3が搭載された面上の半導体ベアチップ3aが
ケース5の底面に押し付けられた時、余分な樹脂13が
孔6より外部へ流出する。
The case 5 is made of aluminum and is 0.1 mm from the bottom.
A hole 6 having a diameter of 0.6 mm is formed on 8 mm. The resin 8 is an epoxy resin and is injected in advance to the position of the hole 6 of the case 5. The semiconductor bare chip 3 a on the surface of the substrate 1 in which the semiconductor bare chip 3 is mounted is pressed against the bottom surface of the case 5. When this is done, excess resin 13 flows out of the hole 6 to the outside.

【0030】図3を参照すると、半導体ベアチップ3に
電源を供給することによって、半導体ベアチップ3の回
路面で熱が発生する。本実装工法においては、ケース5
に設けた孔6から余分な樹脂を外部へ流出することによ
って、半導体ベアチップ3とケース5との間の樹脂量及
び各々の半導体ベアチップ3の間の段差による放熱材の
傾きを抑えることができる。
Referring to FIG. 3, when power is supplied to the semiconductor bare chip 3, heat is generated on the circuit surface of the semiconductor bare chip 3. In this mounting method, case 5
By flowing excess resin to the outside from the holes 6 provided in the semiconductor device, the amount of resin between the semiconductor bare chip 3 and the case 5 and the inclination of the heat radiating material due to the step between the semiconductor bare chips 3 can be suppressed.

【0031】熱は従来工法と同様の経路である半導体ベ
アチップ3から金バンプ4を介して基板1へ伝わるだけ
でなく(図中の11)、放熱材の役割を果たすケース5
に直接または樹脂8を介して効率よく伝えられるため、
つまり半導体ベアチップ3からエポキシ系の樹脂8を介
してアルミニウム製のケース5に伝わることによって
(図中の12)、半導体ベアチップ3からの放熱性を向
上させることができる。このため、半導体ベアチップ3
を安定的に動作させることができる。
The heat is transferred not only from the semiconductor bare chip 3 to the substrate 1 via the gold bumps 4 through the same route as in the conventional method (11 in the drawing), but also as a case 5 serving as a heat radiating material.
Efficiently or directly through the resin 8,
In other words, the heat is transmitted from the semiconductor bare chip 3 to the aluminum case 5 via the epoxy resin 8 (12 in the drawing), so that the heat radiation from the semiconductor bare chip 3 can be improved. Therefore, the semiconductor bare chip 3
Can be operated stably.

【0032】続いて、本発明の一実施例の他の形態につ
いて図1を参照して説明する。半導体べアチップ3の寸
法は一定ではなく、どのような寸法にも対応することが
できる。半導体ベアチップ3の数も一定ではなく、何個
搭載されていてもよい。
Next, another embodiment of the present invention will be described with reference to FIG. The dimensions of the semiconductor bear chip 3 are not constant, and can correspond to any dimensions. The number of semiconductor bare chips 3 is not fixed, and any number of semiconductor bare chips 3 may be mounted.

【0033】バンプ4にははんだ等、一般的にフリップ
チップ実装に使われている金属や合金を使用してもよ
い。基板1にはポリイミドやテフロン等の樹脂系材料、
ガラスセラミックやアルミナ等の一般的に電子回路用基
板に使用されている材料全般を使用してよい。ケース5
の材質は銅や銅−タングステン等の良熱伝導性の金属、
あるいはチッ化アルミニウム等の良熱伝導性のセラミッ
ク型材料を用いることができる。
The bumps 4 may be made of a metal or alloy generally used for flip chip mounting, such as solder. The substrate 1 is made of a resin material such as polyimide or Teflon,
All materials generally used for electronic circuit boards, such as glass ceramic and alumina, may be used. Case 5
The material is a metal with good thermal conductivity such as copper or copper-tungsten,
Alternatively, a ceramic material having good thermal conductivity such as aluminum nitride can be used.

【0034】また、ケース5に設けられている孔6は複
数個あってもよく、寸法も一定ではない。孔6の設置位
置は基板1がケース5の底面に押し付けられた後の基板
1の半導体ベアチップ3の搭載面の位置より下にあれば
どこでもよく、例えばケース5の底面に設けてもよい。
Further, the case 5 may have a plurality of holes 6 provided therein, and the dimensions are not constant. The installation position of the hole 6 may be any position as long as it is below the position of the mounting surface of the semiconductor bare chip 3 of the substrate 1 after the substrate 1 is pressed against the bottom surface of the case 5. For example, it may be provided on the bottom surface of the case 5.

【0035】図4は本発明の他の実施例による基板1の
封止状態を示す断面図である。図において、本発明の他
の実施例ではケース5にさらに放熱材10を取付けた以
外は図1に示す本発明の一実施例と同様の構成となって
おり、同一構成要素には同一符号を付してある。
FIG. 4 is a sectional view showing a sealed state of the substrate 1 according to another embodiment of the present invention. In the drawing, another embodiment of the present invention has the same configuration as the embodiment of the present invention shown in FIG. 1 except that a heat radiating material 10 is further attached to the case 5, and the same components are denoted by the same reference numerals. It is attached.

【0036】ケース5に取付けられた放熱材10はアル
ミニウム製であり、これによって、より放熱性を向上さ
せることができる。尚、本発明の他の実施例における各
構成要素の置き換えについては本発明の一実施例に対し
て行ったものと同様のことが可能である。また、放熱材
10の材質は銅や銅−タングステン等の良熱伝導性の金
属、あるいはチッ化アルミニウム等の良熱伝導性のセラ
ミック型材料を用いてもよい。
The heat dissipating material 10 attached to the case 5 is made of aluminum, so that the heat dissipating property can be further improved. The replacement of each component in another embodiment of the present invention can be the same as that performed for one embodiment of the present invention. The material of the heat radiating material 10 may be a good heat conductive metal such as copper or copper-tungsten, or a good heat conductive ceramic material such as aluminum nitride.

【0037】図5は本発明の別の実施例による基板1の
封止状態を示す断面図である。図において、本発明の別
の実施例ではケース5上の基板1の半導体ベアチップ3
が搭載される位置に対応する箇所に凸部14を設けた以
外は図1に示す本発明の一実施例と同様の構成となって
おり、同一構成要素には同一符号を付してある。
FIG. 5 is a sectional view showing a sealed state of the substrate 1 according to another embodiment of the present invention. In the figure, in another embodiment of the present invention, the semiconductor bare chip 3 of the substrate 1 on the case 5 is shown.
The configuration is the same as that of the embodiment of the present invention shown in FIG. 1 except that the convex portion 14 is provided at a position corresponding to the position where is mounted, and the same components are denoted by the same reference numerals.

【0038】凸部14はケース5において基板1上の一
番背が高くなっている半導体ベアチップ3a以外の半導
体ベアチップ3b、3cに対応する箇所に設けられてい
る。これによって、本発明の別の実施例でも放熱性を向
上させることができる。
The protruding portions 14 are provided on the case 5 at positions corresponding to the semiconductor bare chips 3b and 3c other than the tallest semiconductor bare chip 3a on the substrate 1. As a result, the heat dissipation can be improved in another embodiment of the present invention.

【0039】尚、本発明の別の実施例における各構成要
素の置き換えについては本発明の一実施例に対して行っ
たものと同様のことが可能である。また、ケース5に設
けた凸部14の代わりに、背の高い半導体ベアチップ3
a,3bに対応する箇所を凹部にすることも可能であ
る。
The replacement of each component in another embodiment of the present invention can be the same as that performed for one embodiment of the present invention. Further, instead of the convex portion 14 provided on the case 5, the tall semiconductor bare chip 3 is used.
The portions corresponding to a and 3b may be recessed.

【0040】図6は本発明のさらに別の実施例による基
板1の封止状態を示す断面図である。図において、基板
1には両面とも半導体ベアチップ3が、すなわち基板1
の一方の面に半導体ベアチップ3a,3b,3cが、も
う一方の面に半導体ベアチップ3dが搭載されている。
FIG. 6 is a sectional view showing a sealed state of a substrate 1 according to still another embodiment of the present invention. In the drawing, a semiconductor bare chip 3 is provided on both sides of a substrate 1, that is, the substrate 1
The semiconductor bare chips 3a, 3b and 3c are mounted on one surface of the substrate, and the semiconductor bare chip 3d is mounted on the other surface.

【0041】ケース5には基板1を押し込んだ後の基板
1の位置の上下に孔6,16が設けられている。基板1
の一方の面を他の実施の形態と同様にケース5の底面に
押し付けて封止した後、さらにもう一方の面に樹脂8を
注入する。基板1の上部よりアルミニウム製の放熱材1
5が基板1上の半導体ベアチップ3dに押し付けられる
ように取付けられる。このとき余分な樹脂13は孔16
より外部に流出し、拭き取られる。
The case 5 is provided with holes 6 and 16 above and below the position of the substrate 1 after the substrate 1 is pushed. Substrate 1
One surface is pressed against the bottom surface of the case 5 and sealed in the same manner as in the other embodiments, and then the resin 8 is injected into the other surface. Aluminum heat dissipation material 1 from the top of substrate 1
5 is attached so as to be pressed against the semiconductor bare chip 3 d on the substrate 1. At this time, the excess resin 13 is
It flows out more and is wiped off.

【0042】これによって、基板1の両面に半導体ベア
チップ3を搭載した場合にも対応することができ、効率
よい放熱性を得ることができる。
Accordingly, it is possible to cope with the case where the semiconductor bare chips 3 are mounted on both surfaces of the substrate 1, and it is possible to obtain efficient heat radiation.

【0043】尚、本発明のさらに別の実施例における各
構成要素の置き換えについては本発明の一実施例に対し
て行ったものと同様のことが可能である。また、放熱材
15の材質は銅や銅−タングステン等の良熱伝導性の金
属、あるいはチッ化アルミニウム等の良熱伝導性のセラ
ミック型材料を用いてもよい。
It should be noted that the replacement of each component in still another embodiment of the present invention can be the same as that performed for one embodiment of the present invention. The material of the heat radiating material 15 may be a good heat conductive metal such as copper or copper-tungsten, or a good heat conductive ceramic type material such as aluminum nitride.

【0044】孔16はケース5上の代わりに、放熱材1
5上に設けてもよい。また、基板1の両面を同時に封止
してもよい。すなわち、樹脂8が注入されているケース
5に基板1の一方の面を落とし込み、基板1を押し込む
前にもう一方の面上に樹脂8を注入し、放熱材15で押
し込むことで両面を同時に封止してもよい。さらに、本
発明の別の実施例と同様に、基板1の半導体べアチップ
3が搭載されている箇所に対応するケース5及び放熱材
15の位置に凸部や凹部を設け、より伝熱経路を短くす
ることも可能である。
The hole 16 is provided on the heat radiating material 1 instead of the case 5.
5 may be provided. Further, both surfaces of the substrate 1 may be simultaneously sealed. That is, one surface of the substrate 1 is dropped into the case 5 into which the resin 8 is injected, and before the substrate 1 is pressed, the resin 8 is injected onto the other surface, and the two surfaces are simultaneously sealed by pressing with the heat radiating material 15. You may stop. Further, similarly to another embodiment of the present invention, a convex portion or a concave portion is provided at the position of the case 5 and the heat radiating material 15 corresponding to the portion of the substrate 1 where the semiconductor bare chip 3 is mounted, so that the heat transfer path can be further improved. Shortening is also possible.

【0045】このように、封止用の電気絶縁性樹脂8を
内部に供給し、基板1に搭載された半導体ベアチップ3
a〜3cを、ケース5内の樹脂8により最短の距離で封
止することによって、半導体ベアチップ3a〜3cの回
路面で発生した熱の外部への放熱性を高めるケース5が
得られる。
As described above, the sealing electric insulating resin 8 is supplied inside, and the semiconductor bare chip 3 mounted on the substrate 1 is supplied.
By sealing a to 3c with the resin 8 in the case 5 at the shortest distance, the case 5 in which the heat generated on the circuit surfaces of the semiconductor bare chips 3a to 3c to the outside is improved.

【0046】すなわち、ケース5に樹脂8を注入してお
き、基板1の半導体ベアチップ3a〜3cを搭載した面
をケース5内に落とし込み、押し込み治具9で基板1を
押して余分な樹脂13をケース5に設けた孔6,16よ
り外部へ流出させることによって、基板1に搭載した時
に一番背の高くなった半導体べアチップ3aがケース5
の底面で封止される。
That is, the resin 8 is injected into the case 5, the surface of the substrate 1 on which the semiconductor bare chips 3 a to 3 c are mounted is dropped into the case 5, and the pushing jig 9 pushes the substrate 1 to remove the excess resin 13. By flowing out through the holes 6 and 16 provided in the substrate 5, the tallest semiconductor bear chip 3 a when mounted on the substrate 1 is
Is sealed at the bottom surface.

【0047】半導体べアチップ3a〜3cの回路面で生
じた熱は、半導体べアチップ3a〜3cの裏面より直接
あるいは樹脂8を介してケース5ヘ至って放熱される。
このため、良好な放熱性を得ることができる。
The heat generated on the circuit surfaces of the semiconductor bear chips 3a to 3c is radiated from the back surfaces of the semiconductor bear chips 3a to 3c directly or through the resin 8 to the case 5.
For this reason, good heat dissipation can be obtained.

【0048】上記のように、ケース5に予め樹脂8を注
入しておき、基板1を落とし込んだ時に余分な樹脂13
がケースに設けられた孔6,16より外部へ流出するよ
うにすることによって、半導体ベアチップ3a〜3dの
封止と放熱材(ケース5及び放熱材15)との取付けを
適量の樹脂で一括して行うことができるようになるの
で、生産性が向上する。
As described above, the resin 8 is injected into the case 5 in advance, and when the substrate 1 is dropped,
Is allowed to flow out of the holes 6 and 16 provided in the case, so that the sealing of the semiconductor bare chips 3a to 3d and the attachment of the heat radiating material (the case 5 and the heat radiating material 15) are collectively performed with an appropriate amount of resin. Productivity can be improved.

【0049】また、放熱材をケース型にし、基板1の半
導体ベアチップ3a〜3cの搭載側をケース5に落とし
込み、押し付けることによって、半導体ベアチップ3a
〜3cと放熱材との隙間を最短にすることができるの
で、良好な放熱性を得ることができる。
Further, the heat dissipating material is made into a case type, and the mounting side of the substrate 1 on which the semiconductor bare chips 3a to 3c are mounted is dropped into the case 5 and pressed, whereby the semiconductor bare chip 3a is pressed.
3c and the heat radiating material can be minimized, so that good heat radiating properties can be obtained.

【0050】[0050]

【発明の効果】以上説明したように本発明によれば、基
板に半導体ベアチップをフリップチップ実装する半導体
集積回路装置において、基板を収容しかつ良熱伝導性の
材料で作られたケース内に予め樹脂を供給しておき、基
板のケース内への収容時に余分な樹脂をケースに配設さ
れた孔から外部に流出させ、基板の片面に実装されてい
る半導体ベアチップの回路裏面とケースとを樹脂で固着
することによって、フリップチップ実装を行った複数の
半導体ベアチップの樹脂封止及び放熱材取付けを一括し
て行うことができ、フリップチップ実装において良好な
放熱性を得ることができるという効果がある。
As described above, according to the present invention, in a semiconductor integrated circuit device in which a semiconductor bare chip is flip-chip mounted on a substrate, the substrate is housed in a case made of a material having good thermal conductivity. Resin is supplied, and excess resin flows out of the holes provided in the case when the board is accommodated in the case, and the circuit and the case of the semiconductor bare chip mounted on one side of the board are separated from the case. In this way, the plurality of semiconductor bare chips on which flip-chip mounting has been performed can be collectively sealed with a resin and a heat radiating material can be attached, and good heat radiation can be obtained in flip-chip mounting. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の一実施例による基板の封止前
の状態を示す図、(b)は本発明の一実施例による基板
の封止状態を示す図である。
FIG. 1A is a diagram illustrating a state before sealing a substrate according to an embodiment of the present invention, and FIG. 1B is a diagram illustrating a sealing state of the substrate according to an embodiment of the present invention.

【図2】本発明の一実施例による基板の封止中の状態を
示す断面図である。
FIG. 2 is a cross-sectional view showing a state during sealing of a substrate according to one embodiment of the present invention.

【図3】本発明の一実施例における放熱経路を示す断面
図である。
FIG. 3 is a cross-sectional view showing a heat radiation path in one embodiment of the present invention.

【図4】本発明の他の実施例による基板の封止状態を示
す断面図である。
FIG. 4 is a cross-sectional view illustrating a sealed state of a substrate according to another embodiment of the present invention.

【図5】本発明の別の実施例による基板の封止状態を示
す断面図である。
FIG. 5 is a cross-sectional view illustrating a sealed state of a substrate according to another embodiment of the present invention.

【図6】本発明のさらに別の実施例による基板の封止状
態を示す断面図である。
FIG. 6 is a sectional view showing a sealed state of a substrate according to still another embodiment of the present invention.

【図7】従来例による基板の封止状態を示す断面図であ
る。
FIG. 7 is a sectional view showing a sealed state of a substrate according to a conventional example.

【図8】(a)は従来例における樹脂を透過した断面
図、(b)は(a)のXX線に沿う矢視方向の断面図、
(c)は(a)のYY線に沿う矢視方向の断面図であ
る。
FIG. 8A is a cross-sectional view of a conventional example through a resin, FIG. 8B is a cross-sectional view of FIG.
FIG. 3C is a cross-sectional view taken along line YY in FIG.

【符号の説明】 1 基板 2 配線パターン 3a〜3d 半導体ベアチップ 4 バンプ 5 ケース 6,16 孔 7 実装部品 8 樹脂 9 押し込み治具 10,15 放熱材 11,12 放熱経路 13 余分な樹脂 14 凸部[Description of Signs] 1 Substrate 2 Wiring pattern 3a-3d Semiconductor bare chip 4 Bump 5 Case 6,16 hole 7 Mounting part 8 Resin 9 Push-in jig 10,15 Heat radiating material 11,12 Heat radiating path 13 Extra resin 14 Convex part

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板に半導体ベアチップをフリップチッ
プ実装する半導体集積回路装置であって、前記基板を収
容しかつ良熱伝導性の材料で作られたケースと、前記ケ
ース内に予め供給される樹脂と、前記ケースに配設され
かつ前記基板の前記ケース内への収容時に余分な樹脂を
外部に流出させるための孔とを有し、前記基板の片面に
実装されている前記半導体ベアチップの回路裏面と前記
ケースとを前記樹脂で固着するようにしたことを特徴と
する半導体集積回路装置。
1. A semiconductor integrated circuit device in which a semiconductor bare chip is flip-chip mounted on a substrate, the case containing the substrate and made of a material having good thermal conductivity, and a resin previously supplied into the case. A circuit back surface of the semiconductor bare chip mounted on one surface of the substrate, the hole being provided in the case and allowing excess resin to flow out when the substrate is accommodated in the case. And the case is fixed with the resin.
【請求項2】 前記ケースは、前記樹脂が供給される底
面に前記半導体ベアチップの搭載高さに応じて予め設け
られた凸部及び凹部のうちの少なくとも一方を含むこと
を特徴とする請求項1記載の半導体集積回路装置。
2. The case according to claim 1, wherein the case includes at least one of a convex portion and a concave portion provided in advance on a bottom surface to which the resin is supplied according to a mounting height of the semiconductor bare chip. 13. The semiconductor integrated circuit device according to claim 1.
【請求項3】 前記半導体ベアチップの回路裏面に対向
するように前記ケースの外周に固着されかつ前記半導体
ベアチップで発生した熱を放熱する放熱材を含むことを
特徴とする請求項1または請求項2記載の半導体集積回
路装置。
3. The semiconductor device according to claim 1, further comprising a heat radiating member fixed to an outer periphery of said case so as to face a circuit back surface of said semiconductor bare chip and radiating heat generated by said semiconductor bare chip. 13. The semiconductor integrated circuit device according to claim 1.
【請求項4】 基板の両面に夫々半導体ベアチップをフ
リップチップ実装する半導体集積回路装置であって、前
記基板を収容しかつ良熱伝導性の材料で作られたケース
と、前記ケース内に予め供給される第1の樹脂と、前記
ケースに配設されかつ前記基板の前記ケース内への収容
時に前記第1の樹脂のうちの余分な樹脂を外部に流出さ
せるための第1の孔と、前記ケース内に収容された前記
基板の上に供給される第2の樹脂と、前記第2の樹脂の
上から押圧される放熱材と、前記放熱材及び前記ケース
の少なくとも一方に配設されかつ前記放熱材の押圧時に
前記第2の樹脂のうちの余分な樹脂を外部に流出させる
ための第2の孔とを有し、前記基板の両面に実装されて
いる前記半導体ベアチップの回路裏面と前記ケース及び
前記放熱材とを前記第1及び第2の樹脂で固着するよう
にしたことを特徴とする半導体集積回路装置。
4. A semiconductor integrated circuit device in which semiconductor bare chips are flip-chip mounted on both sides of a substrate, wherein the case accommodates the substrate and is made of a material having good thermal conductivity, and is supplied in advance to the case. A first resin disposed in the case, and a first hole for allowing excess resin of the first resin to flow out to the outside when the substrate is accommodated in the case, A second resin supplied on the substrate housed in the case, a heat dissipating material pressed from above the second resin, and disposed on at least one of the heat dissipating material and the case; A second hole for letting excess resin out of the second resin flow out when the heat dissipating material is pressed, a circuit back surface of the semiconductor bare chip mounted on both sides of the substrate, and the case; And the heat dissipating material A semiconductor integrated circuit device, which is fixed with first and second resins.
【請求項5】 前記ケースは、前記樹脂が供給される底
面に前記半導体ベアチップの搭載高さに応じて予め設け
られた凸部及び凹部のうちの少なくとも一方を含むこと
を特徴とする請求項4記載の半導体集積回路装置。
5. The case according to claim 4, wherein the case includes at least one of a convex portion and a concave portion provided in advance on a bottom surface to which the resin is supplied according to a mounting height of the semiconductor bare chip. 13. The semiconductor integrated circuit device according to claim 1.
【請求項6】 前記半導体ベアチップの回路裏面に対向
するように前記ケースの外周に固着されかつ前記半導体
ベアチップで発生した熱を放熱する放熱材を含むことを
特徴とする請求項4または請求項5記載の半導体集積回
路装置。
6. A heat radiating material fixed to an outer periphery of the case so as to face a circuit back surface of the semiconductor bare chip and radiating heat generated in the semiconductor bare chip. 13. The semiconductor integrated circuit device according to claim 1.
【請求項7】 基板に半導体ベアチップをフリップチッ
プ実装する半導体集積回路装置の半導体ベアチップ実装
方法であって、良熱伝導性の材料で作られたケース内に
樹脂を予め供給するステップと、前記ケース内に供給さ
れた前記樹脂上に前記基板を押し込み治具にて押し込む
ステップと、前記基板の前記ケース内への押し込み時に
余分な樹脂を前記ケースに設けた孔から外部に流出させ
るステップと、前記孔から外部に流出した樹脂を拭き取
るステップとを有し、前記基板の片面に実装されている
前記半導体ベアチップの回路裏面と前記ケースとを前記
樹脂で固着するようにしたことを特徴とする半導体ベア
チップ実装方法。
7. A semiconductor bare chip mounting method for a semiconductor integrated circuit device in which a semiconductor bare chip is flip-chip mounted on a substrate, wherein a resin is previously supplied into a case made of a material having good thermal conductivity; Pressing the substrate with a pressing jig onto the resin supplied therein, and flowing excess resin to the outside through a hole provided in the case when the substrate is pressed into the case, Wiping the resin flowing out from the hole to the outside, wherein the circuit back surface of the semiconductor bare chip mounted on one side of the substrate and the case are fixed with the resin. Implementation method.
【請求項8】 前記半導体ベアチップで発生した熱を放
熱する放熱材を前記半導体ベアチップの回路裏面に対向
するように前記ケースの外周に固着するステップを含む
ことを特徴とする請求項7記載の半導体ベアチップ実装
方法。
8. The semiconductor according to claim 7, further comprising a step of fixing a heat radiating material for radiating heat generated in the semiconductor bare chip to an outer periphery of the case so as to face a circuit back surface of the semiconductor bare chip. Bare chip mounting method.
【請求項9】 基板の両面に夫々半導体ベアチップをフ
リップチップ実装する半導体集積回路装置の半導体ベア
チップ実装方法であって、良熱伝導性の材料で作られた
ケース内に第1の樹脂を予め供給するステップと、前記
ケース内に供給された前記第1の樹脂上に前記基板を収
納するステップと、前記ケース内に収容された前記基板
の上に第2の樹脂を供給するステップと、前記第2の樹
脂の上から放熱材を押圧してステップと、前記放熱材の
前記第2の樹脂上への押圧時に余分な樹脂を前記放熱材
及び前記ケースの少なくとも一方に設けた第2の孔から
外部に流出させるステップと、前記第1及び第2の孔か
ら外部に流出した樹脂を拭き取るステップとを有し、前
記基板の両面に実装されている前記半導体ベアチップの
回路裏面と前記ケース及び前記放熱材とを前記第1及び
第2の樹脂で固着するようにしたことを特徴とする半導
体ベアチップ実装方法。
9. A method of mounting a semiconductor bare chip in a semiconductor integrated circuit device, wherein semiconductor bare chips are flip-chip mounted on both sides of a substrate, wherein a first resin is supplied in advance to a case made of a material having good thermal conductivity. Performing the step of: accommodating the substrate on the first resin supplied in the case; supplying the second resin on the substrate accommodated in the case; Pressing the heat dissipating material from the top of the second resin, and removing excess resin from the second hole provided in at least one of the heat dissipating material and the case when the heat dissipating material is pressed onto the second resin. A step of wiping out the resin flowing out of the first and second holes, and a step of wiping out the resin flowing out of the first and second holes. A semiconductor bare chip mounting method, wherein the heat sink and the heat dissipating material are fixed with the first and second resins.
【請求項10】 前記半導体ベアチップで発生した熱を
放熱する放熱材を前記半導体ベアチップの回路裏面に対
向するように前記ケースの外周に固着するステップとを
含むことを特徴とする請求項9記載の半導体ベアチップ
実装方法。
10. The method according to claim 9, further comprising the step of: fixing a radiator for radiating heat generated in the semiconductor bare chip to an outer periphery of the case so as to face a circuit back surface of the semiconductor bare chip. Semiconductor bare chip mounting method.
JP31755997A 1997-11-19 1997-11-19 Semiconductor integrated circuit device and semiconductor bare chip mounting method Expired - Lifetime JP3058266B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31755997A JP3058266B2 (en) 1997-11-19 1997-11-19 Semiconductor integrated circuit device and semiconductor bare chip mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31755997A JP3058266B2 (en) 1997-11-19 1997-11-19 Semiconductor integrated circuit device and semiconductor bare chip mounting method

Publications (2)

Publication Number Publication Date
JPH11150214A JPH11150214A (en) 1999-06-02
JP3058266B2 true JP3058266B2 (en) 2000-07-04

Family

ID=18089618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31755997A Expired - Lifetime JP3058266B2 (en) 1997-11-19 1997-11-19 Semiconductor integrated circuit device and semiconductor bare chip mounting method

Country Status (1)

Country Link
JP (1) JP3058266B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010090354A (en) * 1999-03-26 2001-10-18 가나이 쓰토무 Semiconductor module and mounting method for same
US6784541B2 (en) 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
GB2370919A (en) * 2001-01-05 2002-07-10 Aftab Amir Dhanani Inverse seated CPU computer motherboard
JP3660640B2 (en) 2001-07-02 2005-06-15 アルプス電気株式会社 Chip-on-suspension type magnetic head and manufacturing method thereof
KR100924547B1 (en) 2007-11-09 2009-11-02 주식회사 하이닉스반도체 Semiconductor package module
JP6634316B2 (en) 2016-03-04 2020-01-22 日立オートモティブシステムズ株式会社 Resin-sealed in-vehicle controller
JP7257875B2 (en) * 2019-05-14 2023-04-14 三菱電機株式会社 Power conversion device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH11150214A (en) 1999-06-02

Similar Documents

Publication Publication Date Title
US5578525A (en) Semiconductor device and a fabrication process thereof
US6548328B1 (en) Circuit device and manufacturing method of circuit device
EP1439587B1 (en) Mounting of an LED assembly with self-alignment
KR100231589B1 (en) Semiconductor device and mounting structure
US6002168A (en) Microelectronic component with rigid interposer
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP2003068931A (en) Semiconductor package and its manufacturing method
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
JP2003197856A (en) Semiconductor device
EP1744362B1 (en) Semiconductor device and electronic apparatus
US6396155B1 (en) Semiconductor device and method of producing the same
JP3728847B2 (en) Multi-chip module and manufacturing method thereof
JP2000294723A (en) Stacked semiconductor device and its manufacture
JP3058266B2 (en) Semiconductor integrated circuit device and semiconductor bare chip mounting method
JP2006228897A (en) Semiconductor device
US6543676B2 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
JP3912445B2 (en) Semiconductor device
JPH0864635A (en) Semiconductor device
US20040173898A1 (en) Semiconductor apparatus having system-in-package arrangement with improved heat dissipation
US7589402B2 (en) Semiconductor module and manufacturing method thereof
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3652102B2 (en) Electronic circuit module
JP3065288B2 (en) Semiconductor bare chip sealing method, semiconductor integrated circuit device, and method of manufacturing semiconductor integrated circuit device
JP2907187B2 (en) Bare chip mounting method and semiconductor integrated circuit device
JPH09148482A (en) Semiconductor device