JP3058184B2 - 光電センサー装置 - Google Patents
光電センサー装置Info
- Publication number
- JP3058184B2 JP3058184B2 JP2304949A JP30494990A JP3058184B2 JP 3058184 B2 JP3058184 B2 JP 3058184B2 JP 2304949 A JP2304949 A JP 2304949A JP 30494990 A JP30494990 A JP 30494990A JP 3058184 B2 JP3058184 B2 JP 3058184B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- area
- accumulation
- pixel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Automatic Focus Adjustment (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮影画面内の任意の各所において、自動焦点
検出が可能な自動焦点検出装置のための光電変換装置に
関する。
検出が可能な自動焦点検出装置のための光電変換装置に
関する。
従来、撮影画面内の複数の位置、あるいは任意の位置
において、自動焦点検出できる装置の提案がなされてい
る。この種装置は、方式的に見て、いわゆるコントラス
ト検知方式、もしくは２像位相差検知方式どちらを採っ
ても可能である。いずれにしても被写体の光量分布を把
え、演算により焦点状態を検出するいわゆるパツシブな
方式では上記光量分布を把えるための光電センサーアレ
ーを必要とする。
において、自動焦点検出できる装置の提案がなされてい
る。この種装置は、方式的に見て、いわゆるコントラス
ト検知方式、もしくは２像位相差検知方式どちらを採っ
ても可能である。いずれにしても被写体の光量分布を把
え、演算により焦点状態を検出するいわゆるパツシブな
方式では上記光量分布を把えるための光電センサーアレ
ーを必要とする。
パツシブな技術を用いて、多数の撮像位置で焦点検出
を行なう技術は一眼レフカメラにおいて実用されてい
る。そのセンサー配列は、有限個の焦点検出点各々に対
応して、リニアセンサーアレーを各個別に用意し、生産
コス上の要請から、これらリニアセンサーアレーをワン
チツプ上に集積したものである。具体的構成方法は、た
とえば特開昭63−11906号公報、特開昭63−172209号公
報、特開平１−271716号公報等々に詳しく記載されてい
る。
を行なう技術は一眼レフカメラにおいて実用されてい
る。そのセンサー配列は、有限個の焦点検出点各々に対
応して、リニアセンサーアレーを各個別に用意し、生産
コス上の要請から、これらリニアセンサーアレーをワン
チツプ上に集積したものである。具体的構成方法は、た
とえば特開昭63−11906号公報、特開昭63−172209号公
報、特開平１−271716号公報等々に詳しく記載されてい
る。
該従来装置に関して第11図の焦点検出光学系を用いて
簡単に説明する。
簡単に説明する。
フイールドレンズ20、多孔視野マスク21、正レンズを
２枚並設した２次結像レンズ22、そして光電素子列の対
が複数配列されたセンサーデバイス23が配される。多孔
視野マスク21は不図示の撮影用対物レンズの予定結像面
近傍の位置に設けられ、各スリツト21a、21b、21cは夫
々測定視野を決定する。２次結像レンズ22は、たとえば
スリツト21aで画定された被写体像の一部を略光電素子
列の対23aと23b上に再結像する。
２枚並設した２次結像レンズ22、そして光電素子列の対
が複数配列されたセンサーデバイス23が配される。多孔
視野マスク21は不図示の撮影用対物レンズの予定結像面
近傍の位置に設けられ、各スリツト21a、21b、21cは夫
々測定視野を決定する。２次結像レンズ22は、たとえば
スリツト21aで画定された被写体像の一部を略光電素子
列の対23aと23b上に再結像する。
またスリツト21bあるいはスリツト21cで画定された部
分は略光電素子列の対23cと23dまたは23eと23f上に再結
像される。光電素子列の各対の受光情報は電気信号とし
て読み出され、相関演算が施されて、各スリツトで決定
された測距視野内の被写体に対する対物レンズの焦点調
節状態を表わす値が算出される。撮影画面27に対し、３
個のスリツトで画定される測距視野はたとえば29L、29
C、29Rの位置に設定することができる。
分は略光電素子列の対23cと23dまたは23eと23f上に再結
像される。光電素子列の各対の受光情報は電気信号とし
て読み出され、相関演算が施されて、各スリツトで決定
された測距視野内の被写体に対する対物レンズの焦点調
節状態を表わす値が算出される。撮影画面27に対し、３
個のスリツトで画定される測距視野はたとえば29L、29
C、29Rの位置に設定することができる。
焦点検出の位置が上記例の様に高々数個程度である場
合には、センサーデバイス23のように、各検出位置に対
応して、リニアセンサーアレーをワンチツプ上に離散的
に設ける方法が可能である。離散的に配置された各リニ
アセンサーアレーの間の領域には、センサーアレーの機
能をサポートするロジツク回路、アナログ回路を設けら
れるので、集積度の高いデバイスが構成できる。
合には、センサーデバイス23のように、各検出位置に対
応して、リニアセンサーアレーをワンチツプ上に離散的
に設ける方法が可能である。離散的に配置された各リニ
アセンサーアレーの間の領域には、センサーアレーの機
能をサポートするロジツク回路、アナログ回路を設けら
れるので、集積度の高いデバイスが構成できる。
焦点検出すべき位置が高々数個である場合には、この
様なリニアセンサーアレーの配置が可能であるが、もっ
と焦点検出点の配置を稠密にしようとすると、この方法
は不適切である。何故ならリニアセンサーアレーは、各
アレー毎に画像アナログ情報の一時記憶手段（一斉に蓄
積終了した光電荷情報をシリアルに出力するために必
要）、シリアル情報転送系、順次に読み出すためのクロ
ツキングを行なうシフトレジスタ等をセンサー画素以外
に要す。かつ、これらの付加回路の全体の方がセンサー
画素よりもはるかに大面積を必要とするので、ワンチツ
プ内に構成できるセンサーアレーの数は実質的に厳しく
制限されているのである。
様なリニアセンサーアレーの配置が可能であるが、もっ
と焦点検出点の配置を稠密にしようとすると、この方法
は不適切である。何故ならリニアセンサーアレーは、各
アレー毎に画像アナログ情報の一時記憶手段（一斉に蓄
積終了した光電荷情報をシリアルに出力するために必
要）、シリアル情報転送系、順次に読み出すためのクロ
ツキングを行なうシフトレジスタ等をセンサー画素以外
に要す。かつ、これらの付加回路の全体の方がセンサー
画素よりもはるかに大面積を必要とするので、ワンチツ
プ内に構成できるセンサーアレーの数は実質的に厳しく
制限されているのである。
従来以上に焦点検出の位置を密に配置するためには、
縦横２次元的にセンサーセルが規則正しく配列されたい
わゆるエリアセンサーを用いることが望ましい。この場
合、エリアセンサーの受光領域の一部分の画素情報を選
択的に演算処理することにより、特定の被写体位置に於
ける焦点状態の検出が行われる。テレビカメラやVTR一
体型カメラ等、電子的撮像デバイスを内蔵するカメラで
は、撮像用センサーと焦点検出用センサーの兼用ができ
るため、多点検出ではないが、コスト上の理由からエリ
アセンサーを用いた焦点検出が実用化されている。
縦横２次元的にセンサーセルが規則正しく配列されたい
わゆるエリアセンサーを用いることが望ましい。この場
合、エリアセンサーの受光領域の一部分の画素情報を選
択的に演算処理することにより、特定の被写体位置に於
ける焦点状態の検出が行われる。テレビカメラやVTR一
体型カメラ等、電子的撮像デバイスを内蔵するカメラで
は、撮像用センサーと焦点検出用センサーの兼用ができ
るため、多点検出ではないが、コスト上の理由からエリ
アセンサーを用いた焦点検出が実用化されている。
第12図はその一例である。フオーカスレンズ１はフオ
ーカスモータ２によって駆動可能に構成され、バイモル
フ３の中央には、固体撮像素子４が取り付けられてい
る。固体撮像素子４はフオーカスレンズ１により結像さ
れた光学的画像情報を光電変換するもので通例10万〜50
万画素を有し、不図示のビデオ信号処理系に導かれ、画
像信号を出力する。バイモルフ３はバイモルフ駆動回路
８からの交流電圧によって駆動され、固体撮像素子４を
光軸９の方向へ振動させる。固体撮像素子４の出力信号
はボケ検出回路10へ接続されており、ボケ検出回路10は
振動によって前ピン状態（前方にピントが合っている状
態）か後ピン状態（後方にピントが合っている状態）か
を検出し、ボケが少なくなる方向へフオーカスモータ２
を回転させ、フオーカスレンズ１を駆動するようになっ
ている。
ーカスモータ２によって駆動可能に構成され、バイモル
フ３の中央には、固体撮像素子４が取り付けられてい
る。固体撮像素子４はフオーカスレンズ１により結像さ
れた光学的画像情報を光電変換するもので通例10万〜50
万画素を有し、不図示のビデオ信号処理系に導かれ、画
像信号を出力する。バイモルフ３はバイモルフ駆動回路
８からの交流電圧によって駆動され、固体撮像素子４を
光軸９の方向へ振動させる。固体撮像素子４の出力信号
はボケ検出回路10へ接続されており、ボケ検出回路10は
振動によって前ピン状態（前方にピントが合っている状
態）か後ピン状態（後方にピントが合っている状態）か
を検出し、ボケが少なくなる方向へフオーカスモータ２
を回転させ、フオーカスレンズ１を駆動するようになっ
ている。
一般に撮像の全画面内には撮像の対象たる主要被写体
と、その背景とが同時に併存しているので、ボケ検出回
路において演算検出の対象となる画面範囲は何らかの形
で限定されなくてはならない。従来の技術では通例画面
中心部に限定することで制御対象物をあらかじめ制限し
ている。または、画面中心のまわりに一定の大きさの枠
を設け、その範囲内で最もコントラストの高い箇所を対
象に制御するという手法もよく用いられている。
と、その背景とが同時に併存しているので、ボケ検出回
路において演算検出の対象となる画面範囲は何らかの形
で限定されなくてはならない。従来の技術では通例画面
中心部に限定することで制御対象物をあらかじめ制限し
ている。または、画面中心のまわりに一定の大きさの枠
を設け、その範囲内で最もコントラストの高い箇所を対
象に制御するという手法もよく用いられている。
画素が縦横２次元的に配列されたリニアセンサーを用
いた焦点検出装置の場合、従来の技術では以下に述べる
様な多様な問題があり、多数の焦点検出点を配列して比
較評価し制御するという高度な機能は十分実現されるに
至っていない。
いた焦点検出装置の場合、従来の技術では以下に述べる
様な多様な問題があり、多数の焦点検出点を配列して比
較評価し制御するという高度な機能は十分実現されるに
至っていない。
第一に被写体画像の局部的情報をランダムにアクセス
する方法を、一般の撮像用エリアセンサーは有していな
い。一般に多点焦点検出では、各検出点の画像情報を速
やかにデータ演算処理し、比較評価した結果をピント調
節制御に反映させる必要がある。上記演算処理は、マイ
クロプロセツサーをベースとしたハードウエアまたはDS
P等デジタル回路により実行されるので、画像情報をA/D
変換し、デジタルメモリーにストアする手段も必要であ
る。各検出点の情報をランダムアクセスできると、これ
らのデータサンプリングは、システムハードウエアの構
成、メモリー容量、A/D変換器の所要速度等あらゆる面
で著しく容易になる。従来のエリアセンサーは、焦点検
出に必要な指定ブロツクをランダムに読み出す機能が十
分でないため高度な焦点検出機能の構築が困難であっ
た。特に位相差方式の焦点検出装置では、異なる光学経
路を通過してきた２個の対応する光学画像の光電出力を
必要とし、離れた対応する２ブロツクを適切に同期した
タイミングで制御出力するセンサーデバイスを必要とす
る。通常のエリアセンサーでは、一律の高いクロツク速
度で全画面を読出す中で所要のデータをとり出さねらば
ならず、また読出しのタイミングがハード上制約されて
しまう。このため全般に高速デバイスを使用するにも拘
らず、結果を得るまでに時間がかかり、システム能力が
低いという問題がおこる。また焦点検出の位置を撮像レ
ンズの焦点距離や被写体の種類で変えたい場合もあり、
ランダムに検出点を指定、出力できることは重要な要件
である。
する方法を、一般の撮像用エリアセンサーは有していな
い。一般に多点焦点検出では、各検出点の画像情報を速
やかにデータ演算処理し、比較評価した結果をピント調
節制御に反映させる必要がある。上記演算処理は、マイ
クロプロセツサーをベースとしたハードウエアまたはDS
P等デジタル回路により実行されるので、画像情報をA/D
変換し、デジタルメモリーにストアする手段も必要であ
る。各検出点の情報をランダムアクセスできると、これ
らのデータサンプリングは、システムハードウエアの構
成、メモリー容量、A/D変換器の所要速度等あらゆる面
で著しく容易になる。従来のエリアセンサーは、焦点検
出に必要な指定ブロツクをランダムに読み出す機能が十
分でないため高度な焦点検出機能の構築が困難であっ
た。特に位相差方式の焦点検出装置では、異なる光学経
路を通過してきた２個の対応する光学画像の光電出力を
必要とし、離れた対応する２ブロツクを適切に同期した
タイミングで制御出力するセンサーデバイスを必要とす
る。通常のエリアセンサーでは、一律の高いクロツク速
度で全画面を読出す中で所要のデータをとり出さねらば
ならず、また読出しのタイミングがハード上制約されて
しまう。このため全般に高速デバイスを使用するにも拘
らず、結果を得るまでに時間がかかり、システム能力が
低いという問題がおこる。また焦点検出の位置を撮像レ
ンズの焦点距離や被写体の種類で変えたい場合もあり、
ランダムに検出点を指定、出力できることは重要な要件
である。
第２には、各検出点の輝度やコントラストが異なる一
般的なシーンで各検出点ごとに最適な信号蓄積ができな
いという大きな問題がある。写真やビデオ等で通例撮像
の対象となる人物や風景は光量の強弱範囲が広く、必ず
しも主要な被写体が最も明るいとは限らない。たとえば
撮影したい人物の顔よりも背景となる風景の方が10〜10
2倍輝度が高いなどは煩繁に発生する状況である。また
背景に太陽の正反射があり、103倍も主被写体より明る
い点があったりする。従って、多数の焦点検出点を有す
るシステムにエリアセンサーを適用した場合には各別の
検出点に対して、最適の蓄積制御や読み出し時のアンプ
ゲイン指定ができる必要がある。常温で用いる通常のシ
リコン光電素子は102〜103程度のダイナミツクレンジし
かないため、対象となる広範な輝度変動に対し全画面一
律の制御で各検出点の充分なS/N確保は期待しがたい。
従来のエリアセンサーを用いると、結局輝度が高い位置
に対し最適制御されるため撮影者の意志に無関係に高輝
度物体もしくは高コントラスト物体に優先的にピン時合
せするようなシステムが構成されてしまう。
般的なシーンで各検出点ごとに最適な信号蓄積ができな
いという大きな問題がある。写真やビデオ等で通例撮像
の対象となる人物や風景は光量の強弱範囲が広く、必ず
しも主要な被写体が最も明るいとは限らない。たとえば
撮影したい人物の顔よりも背景となる風景の方が10〜10
2倍輝度が高いなどは煩繁に発生する状況である。また
背景に太陽の正反射があり、103倍も主被写体より明る
い点があったりする。従って、多数の焦点検出点を有す
るシステムにエリアセンサーを適用した場合には各別の
検出点に対して、最適の蓄積制御や読み出し時のアンプ
ゲイン指定ができる必要がある。常温で用いる通常のシ
リコン光電素子は102〜103程度のダイナミツクレンジし
かないため、対象となる広範な輝度変動に対し全画面一
律の制御で各検出点の充分なS/N確保は期待しがたい。
従来のエリアセンサーを用いると、結局輝度が高い位置
に対し最適制御されるため撮影者の意志に無関係に高輝
度物体もしくは高コントラスト物体に優先的にピン時合
せするようなシステムが構成されてしまう。
さらに焦点検出点の配置を稠密にすると、光電センサ
ーの画素サイズが小さくなってくるので、各検出点ごと
に配分される光量が減少し、システムの低輝度側の性能
が悪くなる。従来のエリアセンサーをそのまま多点焦点
検出系に用いると、低輝度限界性能の劣化、補助光投光
時の補助光有効距離の劣化が避けられない。
ーの画素サイズが小さくなってくるので、各検出点ごと
に配分される光量が減少し、システムの低輝度側の性能
が悪くなる。従来のエリアセンサーをそのまま多点焦点
検出系に用いると、低輝度限界性能の劣化、補助光投光
時の補助光有効距離の劣化が避けられない。
〔課題を解決するための手段〕 本発明は上記の事項に鑑みなされたもので、その構成
として、複数の画素が２次元的に配列された半導体光電
センサーを有するセンサー装置において、画素を使用画
素として指定する指定手段を設け、前記複数の画素が２
次元的に配列された半導体光電センサーにおける異なる
それぞれの領域に対して、各領域に位置する複数の画素
を前記指定手段により指定することにより各領域ごとに
複数の画素からなる実使用画素ブロックが形成されると
ともに、更に蓄積動作の開始に伴い各画素ブロック内の
蓄積電荷量を表す少なくとも１つのモニター出力を設定
された各画素ブロックごとに発生するモニター出力回路
と、各モニター出力回路からの出力に応じて各ブロック
ごとに蓄積時間の制御を行う蓄積時間制御回路と、各画
素ブロックごとに蓄積された画像信号を読み出す読み出
し回路を設けたセンサー装置を提供するものである。本
発明の他の目的は上記構成のセンサー装置に対して撮影
画面の全部または一部を撮像するAF光学系を有し、光電
センサーの動作開始に先立って焦点検出を行なうべき位
置を画素ブロツクとして指定し、光電荷蓄積し、上記モ
ニター出力を用いて各画素ブロツク毎に独立に蓄積を終
了し、シリアルに読出し、演算処理する自動焦点検出装
置を構成することにより、上記の問題点を克服し、画素
が２次元配されたエリアセンサーによる高度な自動焦点
検出機能を実現したものである。
として、複数の画素が２次元的に配列された半導体光電
センサーを有するセンサー装置において、画素を使用画
素として指定する指定手段を設け、前記複数の画素が２
次元的に配列された半導体光電センサーにおける異なる
それぞれの領域に対して、各領域に位置する複数の画素
を前記指定手段により指定することにより各領域ごとに
複数の画素からなる実使用画素ブロックが形成されると
ともに、更に蓄積動作の開始に伴い各画素ブロック内の
蓄積電荷量を表す少なくとも１つのモニター出力を設定
された各画素ブロックごとに発生するモニター出力回路
と、各モニター出力回路からの出力に応じて各ブロック
ごとに蓄積時間の制御を行う蓄積時間制御回路と、各画
素ブロックごとに蓄積された画像信号を読み出す読み出
し回路を設けたセンサー装置を提供するものである。本
発明の他の目的は上記構成のセンサー装置に対して撮影
画面の全部または一部を撮像するAF光学系を有し、光電
センサーの動作開始に先立って焦点検出を行なうべき位
置を画素ブロツクとして指定し、光電荷蓄積し、上記モ
ニター出力を用いて各画素ブロツク毎に独立に蓄積を終
了し、シリアルに読出し、演算処理する自動焦点検出装
置を構成することにより、上記の問題点を克服し、画素
が２次元配されたエリアセンサーによる高度な自動焦点
検出機能を実現したものである。
以下実施例に従い、本発明の要点を説明する。
第１図〜第３図は、本発明になるエリアセンサーの構
成を示し、第４図は上記センサーを適用したAF光学系
で、位相差検出方式である。
成を示し、第４図は上記センサーを適用したAF光学系
で、位相差検出方式である。
第４図から説明する。基本原理は、前出第11図の従来
形を踏習しているので同一構成部材には同一の番号を付
した。視野マスク板21は不図示の撮影用対物レンズの予
定結像面近傍の位置に設けられ、単一の広い測距視野開
口21Rの内部が画定された焦点検出範囲となる。１対の
正レンズ２枚からなる２次結像レンズ22はスリツト21R
で画定された被写体像をエリアセンサーの対23Pと23Q上
に再結像する。エリアセンサーの各対の受光情報は対応
する位置の局部的画像情報が電気信号として読み出さ
れ、相関演算が施されて、各位置の被写体に対する対物
レンズの焦点調節状態を表わす値が算出される。２次結
像レンズ22の手前には、絞り板24が置かれ、絞り孔24
P、24Q各々が各正レンズに入射する光束を規制してい
る。絞り板24の位置は、フイールドレンズ20のパワーに
より撮影用対物レンズの射出瞳の位置に略々結像関係に
置かれている。
形を踏習しているので同一構成部材には同一の番号を付
した。視野マスク板21は不図示の撮影用対物レンズの予
定結像面近傍の位置に設けられ、単一の広い測距視野開
口21Rの内部が画定された焦点検出範囲となる。１対の
正レンズ２枚からなる２次結像レンズ22はスリツト21R
で画定された被写体像をエリアセンサーの対23Pと23Q上
に再結像する。エリアセンサーの各対の受光情報は対応
する位置の局部的画像情報が電気信号として読み出さ
れ、相関演算が施されて、各位置の被写体に対する対物
レンズの焦点調節状態を表わす値が算出される。２次結
像レンズ22の手前には、絞り板24が置かれ、絞り孔24
P、24Q各々が各正レンズに入射する光束を規制してい
る。絞り板24の位置は、フイールドレンズ20のパワーに
より撮影用対物レンズの射出瞳の位置に略々結像関係に
置かれている。
エリアセンサー23は以下の機能を有する。
焦点検出を行なうべき領域を複数個、任意に指定でき
る。
る。
指定された領域での光量のピーク値を検出可能。
ピーク値を検出する画素方向と直交する方向に光量信
号を加算することが可能。
号を加算することが可能。
第４図（ａ）では、エリアセンサー23は２個の隔てら
れた受光領域23P、23Qを有するものとして記載されてい
るが、所定の制御性が得られるものならば、一続きの受
光領域であってももちろん良い。一般には、２像分離の
ため、２個の光像の間には、光学的に使用しない境界領
域があり、この部分には周辺回路を構成した方がチツプ
サイズを縮小できる点で有利である。
れた受光領域23P、23Qを有するものとして記載されてい
るが、所定の制御性が得られるものならば、一続きの受
光領域であってももちろん良い。一般には、２像分離の
ため、２個の光像の間には、光学的に使用しない境界領
域があり、この部分には周辺回路を構成した方がチツプ
サイズを縮小できる点で有利である。
位相差方式では一般に２個の光像の対応する位置同志
で比較相関をとることを原理とするため、上記で複数
個任意に指定する焦点検出領域の各々は対応する２個の
センサー画素ブロツクを23P、23Q内に各１個有する。た
とえば第４図（ｂ）の様に、画素ブロツクAREA1PとAREA
1Qとは基本的には同一形状に同一の対応する位置に、か
つ、同時に指定されねばならない。同様に、他の焦点検
出領域のために、画素ブロツクAREA2PとAREA2Qが対応し
て指定され、また画素ブロツクAREA3PとAREA3Qが対応し
て指定されねばならない。異なる焦点検出領域に属する
画素ブロツク間では、たとえばAREA1Pとエリアセンサー
2Pとでは、同一性、同時性は要求されない。
で比較相関をとることを原理とするため、上記で複数
個任意に指定する焦点検出領域の各々は対応する２個の
センサー画素ブロツクを23P、23Q内に各１個有する。た
とえば第４図（ｂ）の様に、画素ブロツクAREA1PとAREA
1Qとは基本的には同一形状に同一の対応する位置に、か
つ、同時に指定されねばならない。同様に、他の焦点検
出領域のために、画素ブロツクAREA2PとAREA2Qが対応し
て指定され、また画素ブロツクAREA3PとAREA3Qが対応し
て指定されねばならない。異なる焦点検出領域に属する
画素ブロツク間では、たとえばAREA1Pとエリアセンサー
2Pとでは、同一性、同時性は要求されない。
上記の加算機能についても、Ｐ、Ｑ各ブロツクで同
一の取り扱いが為される必要がある。たとえばAREA1Pと
AREA1Qの３列のアレーを加算するときは、両方で加算操
作されねばならない。
一の取り扱いが為される必要がある。たとえばAREA1Pと
AREA1Qの３列のアレーを加算するときは、両方で加算操
作されねばならない。
またAGCのための信号は、Ｐ、Ｑにまたがる領域で共
通出力されることが望ましい。たとえばAREA2Pから出力
されるピーク信号と、AREA2Qから出力されるピーク信号
は、OR回路により、相対的に大なるものが選択出力さ
れ、その選択された方の１個の出力によって、AREA2Pと
AREA2Qとの両方が蓄積制御されるようにする。こうする
ことで、比較相関をとるべき画素ブロツクAREA2PとAREA
2Qの蓄積制御の同時性が維持され、回路要素のばらつき
による制御の不一致性が取除かれる。
通出力されることが望ましい。たとえばAREA2Pから出力
されるピーク信号と、AREA2Qから出力されるピーク信号
は、OR回路により、相対的に大なるものが選択出力さ
れ、その選択された方の１個の出力によって、AREA2Pと
AREA2Qとの両方が蓄積制御されるようにする。こうする
ことで、比較相関をとるべき画素ブロツクAREA2PとAREA
2Qの蓄積制御の同時性が維持され、回路要素のばらつき
による制御の不一致性が取除かれる。
尚、本発明では指定領域数は３個に限られず、多けれ
ば多いほど有効性が高い。
ば多いほど有効性が高い。
以下の説明では簡単のため領域23P、23Qの内、片側の
構造について述べる。
構造について述べる。
エリアセンサー23の内部的構成を以下詳細に説明す
る。
る。
第１図は、第４図示のエリアセンサー（右）の一部
（Ｒ〜Ｒ＋１行、ｊ〜ｊ＋１列部）の構成を示すブロツ
ク図である。１画素（点線で囲まれた部分）の構成要素
について、Ｒ行、ｊ列部に着目し説明する。
（Ｒ〜Ｒ＋１行、ｊ〜ｊ＋１列部）の構成を示すブロツ
ク図である。１画素（点線で囲まれた部分）の構成要素
について、Ｒ行、ｊ列部に着目し説明する。
１はAF領域を指定するための記憶回路としてのSRAM
部、２と３はアンプ部、４はスイツチ、５は垂直方向に
並んだ画素で、かつ指定された領域でのピーク値（光量
信号の）を出力する出力ラインPoutj、６は光電変換用
フオトダイオード部、７、８は電荷転送用CCDである。
アンプ２と３は、９に示す電源V1に接続され、それぞれ
のゲートはｊ列部で共通の垂直ライン10、11によりφ
j.1、φj.2パルスが印加可能になっている。又、１に示
すSRAMへは、垂直ライン12により、パルスφj.4、水平
ライン13によりパルスΨR.1が印加可能となっている。
光電変換部６は、アンプ２と３のゲート下のセンシング
チヤネル部14、15と16を介して接続されている。
部、２と３はアンプ部、４はスイツチ、５は垂直方向に
並んだ画素で、かつ指定された領域でのピーク値（光量
信号の）を出力する出力ラインPoutj、６は光電変換用
フオトダイオード部、７、８は電荷転送用CCDである。
アンプ２と３は、９に示す電源V1に接続され、それぞれ
のゲートはｊ列部で共通の垂直ライン10、11によりφ
j.1、φj.2パルスが印加可能になっている。又、１に示
すSRAMへは、垂直ライン12により、パルスφj.4、水平
ライン13によりパルスΨR.1が印加可能となっている。
光電変換部６は、アンプ２と３のゲート下のセンシング
チヤネル部14、15と16を介して接続されている。
さらに、アンプ３のソース側電極17は、水平読出しラ
イン18に接続され、このライン18には、信号読出し容量
ＣT.Rがつながり、さらにスイツチ19を介して、共通の
垂直読出しライン20に接続されている。又、光電変換部
であるフオトダイオード上面には、酸化膜を介して電極
21が設けられ、共通の垂直ライン22を通してパルスφ
j.3が印加される。CCD7、８には、共通の垂直ライン2
3、24によりパルスφj.5、φj.6が印加される。
イン18に接続され、このライン18には、信号読出し容量
ＣT.Rがつながり、さらにスイツチ19を介して、共通の
垂直読出しライン20に接続されている。又、光電変換部
であるフオトダイオード上面には、酸化膜を介して電極
21が設けられ、共通の垂直ライン22を通してパルスφ
j.3が印加される。CCD7、８には、共通の垂直ライン2
3、24によりパルスφj.5、φj.6が印加される。
次に、第１図のアンプ部２、３のゲート直下部と光電
変換部の素子断面図を第２図（ａ）に、アンプ部２、３
のソース、ゲート、ドレイン部での素子断面図を第２図
（ｂ）に示す。25はアンプ２、３のゲート電極で、ゲー
ト容量低減のため、下部のチヤネル層との間の酸化膜厚
が約1000Åとなっている。26は光電変換部上の電極部
で、25、26の電極に印加するバイアス関係により、光電
変換部に蓄積されたキヤリアを、アンプのセンシングチ
ヤネル部へ転送可能となる。27は絶縁層（たとえばSiO2
層）、28はSiとSiO2との界面に空乏層が接することを防
止するためのｎ型拡散層で、暗電流の発生が抑制でき
る。29はＰウエル層、31はｎ型基板で、上記Ｐウエル、
基板間は逆バイアスが印加されているためＰウエル部は
空乏化している。又、30は28のｎ層より深く形成された
ｎ層で、上記ｎ層とＰウエルとの界面32に、光電変換部
で発生したキヤリア（この場合電子）33が転送され、こ
のキヤリアにより31、32に示すドレイン、ソース間を流
れるキヤリア（ホール）34が変調される。これにより増
幅機能をもつ。
変換部の素子断面図を第２図（ａ）に、アンプ部２、３
のソース、ゲート、ドレイン部での素子断面図を第２図
（ｂ）に示す。25はアンプ２、３のゲート電極で、ゲー
ト容量低減のため、下部のチヤネル層との間の酸化膜厚
が約1000Åとなっている。26は光電変換部上の電極部
で、25、26の電極に印加するバイアス関係により、光電
変換部に蓄積されたキヤリアを、アンプのセンシングチ
ヤネル部へ転送可能となる。27は絶縁層（たとえばSiO2
層）、28はSiとSiO2との界面に空乏層が接することを防
止するためのｎ型拡散層で、暗電流の発生が抑制でき
る。29はＰウエル層、31はｎ型基板で、上記Ｐウエル、
基板間は逆バイアスが印加されているためＰウエル部は
空乏化している。又、30は28のｎ層より深く形成された
ｎ層で、上記ｎ層とＰウエルとの界面32に、光電変換部
で発生したキヤリア（この場合電子）33が転送され、こ
のキヤリアにより31、32に示すドレイン、ソース間を流
れるキヤリア（ホール）34が変調される。これにより増
幅機能をもつ。
次に第１図にもどり、本センサーの各動作方法につい
て説明する。
て説明する。
まず焦点検出領域の指定について説明する。
各画素部に設けられたSRAMに、パルスφj.4ΨR.1（j.
Rは選択領域の列番号、行番号）により書き込む。この
書き込まれた画素がＲ行、ｊ列の時、SRAMの出力は、ス
イツチ４に接続されているため、アンプ２の出力端子40
がピーク検出用垂直ライン５に接続される。
Rは選択領域の列番号、行番号）により書き込む。この
書き込まれた画素がＲ行、ｊ列の時、SRAMの出力は、ス
イツチ４に接続されているため、アンプ２の出力端子40
がピーク検出用垂直ライン５に接続される。
次いで、蓄積動作につき説明する。
パルスφj.1、φj.2、φj.3、φj.5、φj.6におい
て、アンプ２のセンシングチヤネル部がポテンシヤルと
して最も高くなるように印加する。このポテンシヤルに
より光電変換部で発生したキヤリアはすべてピーク検出
用アンプ２のセンシングチヤネル部14に流れ込む。第２
図の（ｂ）に示す原理により、このセンシング部のキヤ
リアにより、アンプの出力が変調され、ピーク検出用垂
直ラインに出力される。
て、アンプ２のセンシングチヤネル部がポテンシヤルと
して最も高くなるように印加する。このポテンシヤルに
より光電変換部で発生したキヤリアはすべてピーク検出
用アンプ２のセンシングチヤネル部14に流れ込む。第２
図の（ｂ）に示す原理により、このセンシング部のキヤ
リアにより、アンプの出力が変調され、ピーク検出用垂
直ラインに出力される。
この場合、増幅されるホールと光電変換で発生した電
子とは、異なる領域により、再結合は生じない。
子とは、異なる領域により、再結合は生じない。
次いで蓄積の終了、水平ライン読出しについて説明す
る。
る。
指定領域の画素の列方向のピーク値は、蓄積期間中
に、各ピーク値出力ラインPout.jより検出される。した
がって、焦点検出領域のうち、検出したい垂直ラインの
ピーク出力が、所望の値に達した時、（たとえば、ｊ列
の蓄積を終了する）パルスφj.1、φj.2、φj.3により
ポテンシヤルをアンプ３のセンシングチヤネル15部が最
も高くなるようにする。これにより、アンプ２のセンシ
ングチヤネル部14に蓄積していた光電変換により発生し
たキヤリアは、16を介してアンプ３のセンシングチヤネ
ル部15に転送され、水平読出しライン18を通して、増幅
された信号が容量ＣT.Rに読出される。
に、各ピーク値出力ラインPout.jより検出される。した
がって、焦点検出領域のうち、検出したい垂直ラインの
ピーク出力が、所望の値に達した時、（たとえば、ｊ列
の蓄積を終了する）パルスφj.1、φj.2、φj.3により
ポテンシヤルをアンプ３のセンシングチヤネル15部が最
も高くなるようにする。これにより、アンプ２のセンシ
ングチヤネル部14に蓄積していた光電変換により発生し
たキヤリアは、16を介してアンプ３のセンシングチヤネ
ル部15に転送され、水平読出しライン18を通して、増幅
された信号が容量ＣT.Rに読出される。
出力ライン読出し動作について説明する。
各容量ＣT.Rに読出された信号は、パルスΨR.2により
スイツチ19を介して、出力ライン20に出力される。
スイツチ19を介して、出力ライン20に出力される。
次いで横方向画素の加算動作について説明する。
この加算動作は例えば、信号を検出しようとしていた
垂直ラインのピーク値が、システムで要求される最大の
蓄積時間においても、十分でない場合等行なわれる。こ
の様な場合、蓄積終了後、各画素列のフオトダイオード
に接続されたCCD（たとえばｊ列の場合は８に示すCCD）
に、ピーク検出用アンプ２のセンシングチヤネル部に蓄
積していた信号キヤリアを転送する。たとえば、ｊ列の
場合は、パルスφj.1、φj.3、φj.5により実行でき
る。
垂直ラインのピーク値が、システムで要求される最大の
蓄積時間においても、十分でない場合等行なわれる。こ
の様な場合、蓄積終了後、各画素列のフオトダイオード
に接続されたCCD（たとえばｊ列の場合は８に示すCCD）
に、ピーク検出用アンプ２のセンシングチヤネル部に蓄
積していた信号キヤリアを転送する。たとえば、ｊ列の
場合は、パルスφj.1、φj.3、φj.5により実行でき
る。
次に水平方向のキヤリアを加算する。たとえば（ｊ＋
１）列の信号をｊ列に加算する場合を例に説明する。こ
の場合はパルスφｊ＋1,5、φｊ＋1,6により、（ｊ＋
１）列部の画素部のCCDのキヤリアを８に示すCCDの方へ
転送する。この動作によりｊ列とｊ＋１列のキヤリアが
加算される。加算後、パルスφj.2、φj.3、φj.8によ
り読出し用アンプ３のセンシングチヤネル部15のポテン
シヤルを高くし、キヤリアを15に転送し読出しを行なえ
ば、ｊ列とｊ＋１列での各信号の加算信号が水平ライン
に出力される。
１）列の信号をｊ列に加算する場合を例に説明する。こ
の場合はパルスφｊ＋1,5、φｊ＋1,6により、（ｊ＋
１）列部の画素部のCCDのキヤリアを８に示すCCDの方へ
転送する。この動作によりｊ列とｊ＋１列のキヤリアが
加算される。加算後、パルスφj.2、φj.3、φj.8によ
り読出し用アンプ３のセンシングチヤネル部15のポテン
シヤルを高くし、キヤリアを15に転送し読出しを行なえ
ば、ｊ列とｊ＋１列での各信号の加算信号が水平ライン
に出力される。
以上、ｊ列と（ｊ＋１）列の加算の方法について説明
したが、この加算は、２列だけでなく、CCDのパルスに
より、多数列の加算も可能であることは言うまでもな
い。
したが、この加算は、２列だけでなく、CCDのパルスに
より、多数列の加算も可能であることは言うまでもな
い。
上記の加算動作方法は、各列によりまず蓄積し、その
ピーク検出を行ない、着目している列の信号が不足して
いる場合加算を行なうものである。
ピーク検出を行ない、着目している列の信号が不足して
いる場合加算を行なうものである。
それに対し、指定された領域（エリア）内で、蓄積動
作中に加算を行う方式について次に説明する。
作中に加算を行う方式について次に説明する。
まず焦点検出領域の指定を上述の如くして行なう。
蓄積動作について説明する。
上記の動作により指定された２次元領域において、ｊ
列と（ｊ＋１）列の加算を蓄積動作時から行なう列につ
いて説明する。
列と（ｊ＋１）列の加算を蓄積動作時から行なう列につ
いて説明する。
パルスφj.1、φj.2、φj.3、φj.5、φj.6、φ
ｊ＋1,1、φｊ＋1,2、φｊ＋1,3、φｊ＋1,5、φ
ｊ＋1,6によりきまる各半導体層のポテンシヤルをそれ
ぞれＶφj.1、Ｖφj.2、Ｖφj.3、Ｖφj.5、Ｖφj.6、
Ｖφｊ＋1,1、Ｖφｊ＋1,2、Ｖφｊ＋1,3、
Ｖφｊ＋1,5、Ｖφｊ＋1,6とする。
ｊ＋1,1、φｊ＋1,2、φｊ＋1,3、φｊ＋1,5、φ
ｊ＋1,6によりきまる各半導体層のポテンシヤルをそれ
ぞれＶφj.1、Ｖφj.2、Ｖφj.3、Ｖφj.5、Ｖφj.6、
Ｖφｊ＋1,1、Ｖφｊ＋1,2、Ｖφｊ＋1,3、
Ｖφｊ＋1,5、Ｖφｊ＋1,6とする。
この場合 Ｖφj.2,Vφj.3＜Ｖφj.1 …（１） Ｖφｊ＋1,1,Vφｊ＋1,2＜Ｖφｊ＋1,3＜Ｖφｊ＋1,6 ＜Ｖφｊ＋1,5＜Ｖφj.6＜Ｖφj.3 …（２） （１）（２）を満足するように、上記パルスを印加す
る。
る。
これによりｊ列とｊ＋１列でのフオトダイオードで発
生したキヤリアでは、以上のようなポテンシヤルの関係
にしておけばすべてｊ列のアンプ２のセンシングチヤネ
ル部14に集められる。これにより、蓄積期間中に水平方
向２画素分の加算信号がピーク出力ラインに読出され
る。
生したキヤリアでは、以上のようなポテンシヤルの関係
にしておけばすべてｊ列のアンプ２のセンシングチヤネ
ル部14に集められる。これにより、蓄積期間中に水平方
向２画素分の加算信号がピーク出力ラインに読出され
る。
この後上記蓄積の終了、水平ライン読出し、出力ライ
ン読出し動作を行なうことで水平ライン、出力ラインに
加算信号を読出すことが出来る。
ン読出し動作を行なうことで水平ライン、出力ラインに
加算信号を読出すことが出来る。
上記のエリアセンサーと、AF光学系とを用いたカメラ
の動作はたとえば以下の様に構成できる。ここでは、銀
塩のカメラを例にとるが、ビデオカメラやその他ITV等
工業的用途にも用いうることが無論である。
の動作はたとえば以下の様に構成できる。ここでは、銀
塩のカメラを例にとるが、ビデオカメラやその他ITV等
工業的用途にも用いうることが無論である。
第５図（ａ）は上記のエリアセンサーを用いてAF処理
を行なう処理系の実施例を示すブロツク図である。図に
おいて、１は上述のエリアセンサー、２はエリアセンサ
ーからの各列のモニター信号（ピーク値信号）及び各列
からの読み出された画像信号を入力し、マイクロプロセ
ツサー３に各信号を伝えるインターフエイス回路であ
る。該回路は後述する如く各列のピーク信号を基準値と
比較し比較結果をプロセツサーに伝えるコンパレーター
や読み出された画素信号に対して増巾するアンプや、該
アンプ出力をAD変換してプロセツサーに伝えるAD変換器
等を有する。又、該インターフエイス回路はマイクロプ
ロセツサーからの指令に基づいてエリアセンサーを制御
（駆動）する各制御信号（パルス）をエリアセンサーに
供給する。第５図（ｂ）は上記プロセツサー３内のROM
にストアーされるプログラムフローチヤートであり、該
フローチヤートに従い動作を説明する。
を行なう処理系の実施例を示すブロツク図である。図に
おいて、１は上述のエリアセンサー、２はエリアセンサ
ーからの各列のモニター信号（ピーク値信号）及び各列
からの読み出された画像信号を入力し、マイクロプロセ
ツサー３に各信号を伝えるインターフエイス回路であ
る。該回路は後述する如く各列のピーク信号を基準値と
比較し比較結果をプロセツサーに伝えるコンパレーター
や読み出された画素信号に対して増巾するアンプや、該
アンプ出力をAD変換してプロセツサーに伝えるAD変換器
等を有する。又、該インターフエイス回路はマイクロプ
ロセツサーからの指令に基づいてエリアセンサーを制御
（駆動）する各制御信号（パルス）をエリアセンサーに
供給する。第５図（ｂ）は上記プロセツサー３内のROM
にストアーされるプログラムフローチヤートであり、該
フローチヤートに従い動作を説明する。
第５図（ｂ）のフローチヤートに従い説明する。カメ
ラの制御フローはマイクロプロセツサー（第５図
（ａ））内にROMの形でストアされるのが一般的であ
る。
ラの制御フローはマイクロプロセツサー（第５図
（ａ））内にROMの形でストアされるのが一般的であ
る。
ステツプ（001）にてAFプログラムが開始され、各種
フラツグ類や、RAM内容がイニシヤライズされる。さら
にステツプ（002）にてセンサーがリセツトされる。次
にステツプ（003）にて焦点検出（AF）領域が指定され
る。この指定動作は先述した様に、AF用エリアセンサー
の各画素に設けられたSRAMに１ビツト情報を書き込むこ
とである。この指定はマニアルに又は撮影状態に応じて
オートで指定しても良い。たとえばＭ行Ｎ列の画素数を
持つセンサーにおいて、３個のAF領域（３列）を指定し
たい場合、 （M1、N1）〜（M2、N1） （M1、N2）〜（M2、N2） （M1、N3）〜（M2、N3） の各画素にAF領域指定ビツト１を書き込めばよい。
フラツグ類や、RAM内容がイニシヤライズされる。さら
にステツプ（002）にてセンサーがリセツトされる。次
にステツプ（003）にて焦点検出（AF）領域が指定され
る。この指定動作は先述した様に、AF用エリアセンサー
の各画素に設けられたSRAMに１ビツト情報を書き込むこ
とである。この指定はマニアルに又は撮影状態に応じて
オートで指定しても良い。たとえばＭ行Ｎ列の画素数を
持つセンサーにおいて、３個のAF領域（３列）を指定し
たい場合、 （M1、N1）〜（M2、N1） （M1、N2）〜（M2、N2） （M1、N3）〜（M2、N3） の各画素にAF領域指定ビツト１を書き込めばよい。
これにより例えば第６図（ａ）の３つの測距視野が指
定される。もちろん各列の長さM2−M1は共通である必要
はなく、中央のN2列の視野を長くして第６図（ｂ）の様
に指定しても良い。一般に撮影対物レンズの焦点距離に
より、望ましい多点AF領域の分布は異なり、また動体撮
影時には画面内で被写体の位置が動くので過去の経過に
伴ない以降の領域設定を可変することが望ましい。設定
領域数は別に３個に制約されない。尚この領域設定は第
４図にて説明した如く２つの各受光領域に対して各設定
領域が対応する様行なわれるものとする。領域設定を完
了するとステツプ（004）において蓄積をスタートさせ
る。
定される。もちろん各列の長さM2−M1は共通である必要
はなく、中央のN2列の視野を長くして第６図（ｂ）の様
に指定しても良い。一般に撮影対物レンズの焦点距離に
より、望ましい多点AF領域の分布は異なり、また動体撮
影時には画面内で被写体の位置が動くので過去の経過に
伴ない以降の領域設定を可変することが望ましい。設定
領域数は別に３個に制約されない。尚この領域設定は第
４図にて説明した如く２つの各受光領域に対して各設定
領域が対応する様行なわれるものとする。領域設定を完
了するとステツプ（004）において蓄積をスタートさせ
る。
本発明になるエリアセンサーは指定領域内に範囲を限
定した蓄積量モニターピーク信号Pout.jを蓄積動作中常
時出力している。選択された領域を含むセンサー列ごと
のピーク信号を蓄積終了判定用コンパレータに入力し、
所定レベルに達したときに上記コンパレータ出力が反転
するようにしておけばコンパレータの状態を検出するこ
とにより各センサー列での蓄積終了を判定できる。従っ
て、ステツプ（005）〜（006）では領域指定された各列
のPout.jをそれぞれ独立に判定するコンパレータ群を繰
り返し見に行くループを設定すればよい。この際にコン
パレートレベルを大小複数個用意し、蓄積終了後所定時
間経過したのちに、そのときの蓄積量によって用いるコ
ンパレートレベルを決める技術が公知である。このよう
な方法を用いると、選択されたコンパレートレベルに応
じて読出等のアンプゲインを決定することができる。
定した蓄積量モニターピーク信号Pout.jを蓄積動作中常
時出力している。選択された領域を含むセンサー列ごと
のピーク信号を蓄積終了判定用コンパレータに入力し、
所定レベルに達したときに上記コンパレータ出力が反転
するようにしておけばコンパレータの状態を検出するこ
とにより各センサー列での蓄積終了を判定できる。従っ
て、ステツプ（005）〜（006）では領域指定された各列
のPout.jをそれぞれ独立に判定するコンパレータ群を繰
り返し見に行くループを設定すればよい。この際にコン
パレートレベルを大小複数個用意し、蓄積終了後所定時
間経過したのちに、そのときの蓄積量によって用いるコ
ンパレートレベルを決める技術が公知である。このよう
な方法を用いると、選択されたコンパレートレベルに応
じて読出等のアンプゲインを決定することができる。
この様にして指定領域（列）の蓄積終了を検出すると
ステツプ（007）でたとえば上記方法に従い決定された
ゲインに読出し系アンプを設定し、ステツプ（008）に
て上記蓄積が終了した列に対してシリアル読出しを実行
する。以降よく知られた方法によりステツプ（009）に
て相関演算を行ない、異なる光学経路を通って形成され
た２像の位相差を算出する。ステツプ（010）において
上記相関演算の結果の信頼度につき公知の方法で判定
し、もし信頼度充分ならばステツプ（011）にてその領
域につきAF検出が出来たことを示すOKフラツグをセツト
しステツプ（012）で演算の結果をストアする。一方、
ステツプ（010）でのAF信頼度判定が不可であればステ
ツプ（013）でAF検出が出来なかったことを示すNGフラ
ツグをセツトする。いずれにしてもステツプ（014）に
進み、最大蓄積時間フラツグを見て、もしセツト状態な
らすでに蓄積時間シーケンスは終了したものとしてステ
ツプ（016）以降へ、また最大蓄積時間フラツグがリセ
ツトならステツプ（015）に進み指定した全領域（全
列）についての蓄積演算処理が終了したかどうかをチエ
ツクし終了済なら同じく、ステツプ（016）へ、また未
了ならステツプ（005）に戻り上記蓄積演算処理を残り
の領域（列）について継続する。尚上記蓄積時間はステ
ツプ（004）での蓄積スタート時点から計時が開始され
ているものとする。
ステツプ（007）でたとえば上記方法に従い決定された
ゲインに読出し系アンプを設定し、ステツプ（008）に
て上記蓄積が終了した列に対してシリアル読出しを実行
する。以降よく知られた方法によりステツプ（009）に
て相関演算を行ない、異なる光学経路を通って形成され
た２像の位相差を算出する。ステツプ（010）において
上記相関演算の結果の信頼度につき公知の方法で判定
し、もし信頼度充分ならばステツプ（011）にてその領
域につきAF検出が出来たことを示すOKフラツグをセツト
しステツプ（012）で演算の結果をストアする。一方、
ステツプ（010）でのAF信頼度判定が不可であればステ
ツプ（013）でAF検出が出来なかったことを示すNGフラ
ツグをセツトする。いずれにしてもステツプ（014）に
進み、最大蓄積時間フラツグを見て、もしセツト状態な
らすでに蓄積時間シーケンスは終了したものとしてステ
ツプ（016）以降へ、また最大蓄積時間フラツグがリセ
ツトならステツプ（015）に進み指定した全領域（全
列）についての蓄積演算処理が終了したかどうかをチエ
ツクし終了済なら同じく、ステツプ（016）へ、また未
了ならステツプ（005）に戻り上記蓄積演算処理を残り
の領域（列）について継続する。尚上記蓄積時間はステ
ツプ（004）での蓄積スタート時点から計時が開始され
ているものとする。
ステツプ（016）に到達した時点では、指定したAF領
域のすべて（全指定列）について、AF検出の可不可およ
び、可能の場合には各指定列の領域ごとに２像位相差情
報が得られている。これらをもとに撮影者が撮りたいで
あろう主要被写体が指定した複数個のAF領域の内、どれ
に該当するかを推定する。公知の推定方法がいくつか知
られており、たとえば、測距可能であったAF領域の中で
も最もカメラに近い位置にあるものを選択する。ステツ
プ（016）で主要被写体と推定された領域の情報に基づ
き以降のピント調整制御を行なう。レンズのピント調整
制御の具体形は各種可能であり、本質的でないが、たと
えばデフオーカス量に基づいて駆動するシステムであれ
ば２像位相差情報をステツプ（017）にてデフオーカス
量に換算し、その分をステツプ（018）にてレンズ駆動
する。
域のすべて（全指定列）について、AF検出の可不可およ
び、可能の場合には各指定列の領域ごとに２像位相差情
報が得られている。これらをもとに撮影者が撮りたいで
あろう主要被写体が指定した複数個のAF領域の内、どれ
に該当するかを推定する。公知の推定方法がいくつか知
られており、たとえば、測距可能であったAF領域の中で
も最もカメラに近い位置にあるものを選択する。ステツ
プ（016）で主要被写体と推定された領域の情報に基づ
き以降のピント調整制御を行なう。レンズのピント調整
制御の具体形は各種可能であり、本質的でないが、たと
えばデフオーカス量に基づいて駆動するシステムであれ
ば２像位相差情報をステツプ（017）にてデフオーカス
量に換算し、その分をステツプ（018）にてレンズ駆動
する。
一方、被写体輝度が暗く、あらかじめ設定された最大
蓄積時間を経過しても所定のコンパレータレベルに到達
しない場合には、インタラプト（019）がかかり、強制
的に蓄積を終了する。最大蓄積時間は撮影モードやカメ
ラの動作状態で定義し直すことがあり、プログラマブル
インタラプトが望ましい。この強制終了の場合には、一
例のセンサーアレーの蓄積電荷量だけではAF精度が不足
することが考えられるので、ステツプ（020）にて隣接
アレーの信号加算が行なうかどうかを判定する。多くの
被写体はセンサー列方向と直交する行方向にも輝度分布
を持っており、隣接アレー信号を加算混合することは被
写体パターンの特徴を平滑化し情報を失うことにつなが
る。しかし一方で著しい低輝度のときは、上記被写体パ
ターンがそもそも電気的ノイズに埋もれてしまっている
ので多少の平滑化があっても、信号量の増大効果による
改善の方が顕著である。ステツプ（020）で加算操作不
要と判定されると、ステツプ（007）の通常シーケンス
に制御を戻す。一方、加算操作を行う方が有利と判定さ
れるとステツプ（021）で加算されるアレーの範囲を指
定しステツプ（022）で読出しアンプのゲインを指定し
ステツプ（023）で加算読出しを行う。相関演算以降は
通常シーケンスに復帰する。
蓄積時間を経過しても所定のコンパレータレベルに到達
しない場合には、インタラプト（019）がかかり、強制
的に蓄積を終了する。最大蓄積時間は撮影モードやカメ
ラの動作状態で定義し直すことがあり、プログラマブル
インタラプトが望ましい。この強制終了の場合には、一
例のセンサーアレーの蓄積電荷量だけではAF精度が不足
することが考えられるので、ステツプ（020）にて隣接
アレーの信号加算が行なうかどうかを判定する。多くの
被写体はセンサー列方向と直交する行方向にも輝度分布
を持っており、隣接アレー信号を加算混合することは被
写体パターンの特徴を平滑化し情報を失うことにつなが
る。しかし一方で著しい低輝度のときは、上記被写体パ
ターンがそもそも電気的ノイズに埋もれてしまっている
ので多少の平滑化があっても、信号量の増大効果による
改善の方が顕著である。ステツプ（020）で加算操作不
要と判定されると、ステツプ（007）の通常シーケンス
に制御を戻す。一方、加算操作を行う方が有利と判定さ
れるとステツプ（021）で加算されるアレーの範囲を指
定しステツプ（022）で読出しアンプのゲインを指定し
ステツプ（023）で加算読出しを行う。相関演算以降は
通常シーケンスに復帰する。
尚、本実施例では各列の蓄積量モニタピーク信号レベ
ルが所定レベル以下の時に低輝度であると判定し、ステ
ツプ（021）に進み、その後ステツプでその列に対して
隣接する列の対応領域を上述の如くして指定するととも
に前述のセンサーでの信号加算処理及び加算信号の読出
しを行なう。
ルが所定レベル以下の時に低輝度であると判定し、ステ
ツプ（021）に進み、その後ステツプでその列に対して
隣接する列の対応領域を上述の如くして指定するととも
に前述のセンサーでの信号加算処理及び加算信号の読出
しを行なう。
本実施例は上記の如く加算読出し法を適用するケース
を最長蓄積でも所定信号レベルに達しない低輝度時につ
いて説明したが、本発明はもちろんこの様な応用に限定
されない。たとえば補助光使用時にもっと積極的に用い
ても良い。一眼レフのAF補助光はストライプ状のパター
ンを投光する設計が多いので上記ストライプの長平方向
に信号加算してもパターンの混合、平滑化の悪さがおこ
らず信号加算のメリツトだけが得られる。従って補助光
投光時には通常用いる標準シーケンスとして設定しても
よい。また補助光に限らず画像信号を足し上げる方向、
つまりセンサーアレーとして信号処理するアレー方向と
直交の方向に構造を持たない一次元的なパターンでは加
算読出しによるメリツトのみが得られ、加算によるパタ
ーンの混合はおこらない。そこで被写体パターンの性状
があらかじめ知れているときには、これをもっと強く用
いて、蓄積時間の短縮を図る等の利用を行うことができ
る。センサーに非破壊読出機能があるときには蓄積動作
中にいったん読出して加算の利害得失が演算で評価でき
る。非破壊読出し機能がなくても加算の可能のある隣接
センサー列を比較的に短い時間で読出してソフト的に解
析し加算のメリツトが推定できれば、再度蓄積するとい
うような手続きで実行できる。
を最長蓄積でも所定信号レベルに達しない低輝度時につ
いて説明したが、本発明はもちろんこの様な応用に限定
されない。たとえば補助光使用時にもっと積極的に用い
ても良い。一眼レフのAF補助光はストライプ状のパター
ンを投光する設計が多いので上記ストライプの長平方向
に信号加算してもパターンの混合、平滑化の悪さがおこ
らず信号加算のメリツトだけが得られる。従って補助光
投光時には通常用いる標準シーケンスとして設定しても
よい。また補助光に限らず画像信号を足し上げる方向、
つまりセンサーアレーとして信号処理するアレー方向と
直交の方向に構造を持たない一次元的なパターンでは加
算読出しによるメリツトのみが得られ、加算によるパタ
ーンの混合はおこらない。そこで被写体パターンの性状
があらかじめ知れているときには、これをもっと強く用
いて、蓄積時間の短縮を図る等の利用を行うことができ
る。センサーに非破壊読出機能があるときには蓄積動作
中にいったん読出して加算の利害得失が演算で評価でき
る。非破壊読出し機能がなくても加算の可能のある隣接
センサー列を比較的に短い時間で読出してソフト的に解
析し加算のメリツトが推定できれば、再度蓄積するとい
うような手続きで実行できる。
次に第３図を用いて本発明のセンサー構造の第２実施
例について説明する。上述した第１図示の第１実施例と
同じ箇所に関しては、同一番号にて記載する。本第２実
施例の特徴は、加算に用いたCCDを読出しラインに使用
し、出力垂直ラインも45に示すCCDとなっている点にあ
る。
例について説明する。上述した第１図示の第１実施例と
同じ箇所に関しては、同一番号にて記載する。本第２実
施例の特徴は、加算に用いたCCDを読出しラインに使用
し、出力垂直ラインも45に示すCCDとなっている点にあ
る。
この第２実施例における焦点検出領域の指定及び蓄積
動作は第１実施例と全く同様に行なわれるのでその説明
は省略する。該実施例における蓄積終了後の読出し動作
につき説明する。蓄積終了後パルスφj.1、φj.3、φ
j.6により各パルスが印加される半導体層のポテンシヤ
ルＶφj.1、Ｖφj.3、Ｖφj.6を Ｖφj.1＜Ｖφj.3＜Ｖφj.6 …（３） となるようにすると、センシングチヤネル部14に蓄積期
間中にたくわえられたキヤリアがCCD8に転送される。こ
れを水平方向に並んだCCDにより垂直CCD45に転送し、さ
らに垂直CCD45により転送し読出し動作が完了する。
動作は第１実施例と全く同様に行なわれるのでその説明
は省略する。該実施例における蓄積終了後の読出し動作
につき説明する。蓄積終了後パルスφj.1、φj.3、φ
j.6により各パルスが印加される半導体層のポテンシヤ
ルＶφj.1、Ｖφj.3、Ｖφj.6を Ｖφj.1＜Ｖφj.3＜Ｖφj.6 …（３） となるようにすると、センシングチヤネル部14に蓄積期
間中にたくわえられたキヤリアがCCD8に転送される。こ
れを水平方向に並んだCCDにより垂直CCD45に転送し、さ
らに垂直CCD45により転送し読出し動作が完了する。
又、この第２実施例３においても、第１実施例と同様
に蓄積中に水平方向にとなりあった画素の加算ができる
ことは言うまでもない。
に蓄積中に水平方向にとなりあった画素の加算ができる
ことは言うまでもない。
又、本実施例センサー装置において、一列中に２個以
上の異なる領域を指定したい場合には第13図の如く一列
の画素列に対し２本以上のAGC出力線を設け各々のAGC出
力線への結線をON−OFFするRAMを各画素について出力線
の数だけRAM1、RAM2等設ければよい。
上の異なる領域を指定したい場合には第13図の如く一列
の画素列に対し２本以上のAGC出力線を設け各々のAGC出
力線への結線をON−OFFするRAMを各画素について出力線
の数だけRAM1、RAM2等設ければよい。
本発明に用いる異なるタイプのセンサーを第３実施例
として以下に説明する。基本的な３項目、すなわち、 焦点検出領域を複数個任意に指定できる。
として以下に説明する。基本的な３項目、すなわち、 焦点検出領域を複数個任意に指定できる。
指定された領域での光量のピーク値を検出可能。
ピーク値を検出する画素方向と直交する方向に光量信
号を加算することが可能。
号を加算することが可能。
の諸機能については同等である。しかし、センサー画素
の基本構成、読出しの方法、加算読出しの方法等の具体
構成において異なっている。
の基本構成、読出しの方法、加算読出しの方法等の具体
構成において異なっている。
第７図に該第３実施例の全体構成を示す。２は基準電
圧発生回路で、該回路にてｍ行ｎ列に配置された各画素
１−1,1〜１−m,nに対してリセツト電位を、又駆動回路
３により駆動パルスが供給される。
圧発生回路で、該回路にてｍ行ｎ列に配置された各画素
１−1,1〜１−m,nに対してリセツト電位を、又駆動回路
３により駆動パルスが供給される。
４はシフトレジスタで、このレジスタの出力4-1〜4-m
はセンサーの対応する行の全画素に接続されている。セ
ンサーの各列ごとの出力5-1〜5-nは、加算ライン選択回
路６に接続される。また、各列ごとのピーク出力7-1〜7
-nは、蓄積時間制御／加算判定回路８に接続される。６
により選択された列の出力9-1〜9-3（ここでは指定され
たラインと隣接した２ラインの加算を可能とする場合を
示すが、加算は２ラインに限られない）は、それぞれス
イツチ10-1〜10-3を介して加算回路11に接続される。こ
こで10-1と10-3は加算を行なうとき加算実行信号12によ
りONするスイツチ、10-2は10-1、10-3とペア性をとる為
に入れられた常時ONのSWである。
はセンサーの対応する行の全画素に接続されている。セ
ンサーの各列ごとの出力5-1〜5-nは、加算ライン選択回
路６に接続される。また、各列ごとのピーク出力7-1〜7
-nは、蓄積時間制御／加算判定回路８に接続される。６
により選択された列の出力9-1〜9-3（ここでは指定され
たラインと隣接した２ラインの加算を可能とする場合を
示すが、加算は２ラインに限られない）は、それぞれス
イツチ10-1〜10-3を介して加算回路11に接続される。こ
こで10-1と10-3は加算を行なうとき加算実行信号12によ
りONするスイツチ、10-2は10-1、10-3とペア性をとる為
に入れられた常時ONのSWである。
第８図に第７図示のセンサーの一部（ｉ〜ｉ＋１行、
ｊ〜ｊ＋１列の画素）の構成を示す。ｉ行ｊ列目の画素
について説明する。100はダブルエミツタ構造のフオト
トランジスタで、コレクタは電源V1に接続され、ベース
はリセツトMOS101を介して基準電圧VBBに接続される。
一方のエミツタはリセツトMOS102を介して基準電圧AGND
に接続されるとともに転送MOS103を介して蓄積容量104
に接続され、さらに読出しMOS105を介してｊ列の読出し
ライン106-jに接続される。もう一方のエミツタは領域
選択MOS107を介してｊ列のピークライン108-jに接続さ
れる。
ｊ〜ｊ＋１列の画素）の構成を示す。ｉ行ｊ列目の画素
について説明する。100はダブルエミツタ構造のフオト
トランジスタで、コレクタは電源V1に接続され、ベース
はリセツトMOS101を介して基準電圧VBBに接続される。
一方のエミツタはリセツトMOS102を介して基準電圧AGND
に接続されるとともに転送MOS103を介して蓄積容量104
に接続され、さらに読出しMOS105を介してｊ列の読出し
ライン106-jに接続される。もう一方のエミツタは領域
選択MOS107を介してｊ列のピークライン108-jに接続さ
れる。
リセツトMOS101、102のゲートには、それぞれ吸リセ
ツトパルスφresとエミツタリセツトパルスφvrsが印加
される。転送MOS103のゲートには転送パルスφTSjが印
加される。109は読出しライン選択パルスφLSjとシフト
レジスタの出力φSRj（４−ｉ）のANDをとり読出す画素
を選択するAND回路で出力は読出しMOS105のゲートに接
続される。領域を指定する為の記憶回路110（例えばSRA
Mやシフトレジスタで実現される。ここではSRAMの場合
について述べる）には列選択パルスφSELjとデータライ
ンDATAiが接続される。記憶回路110の出力は領域選択MO
S107のゲートに接続される。ｊ列目のピークライン108
-jは、ピークラインリセツトMOS111-jを介してAGNDに接
続され、ｊ列目の読出しライン106-jはリセツトMOS112
-jを介してAGNDに接続される。111-jと112-jのゲートに
は、それぞれリセツトパルスφvrsとφＲが印加され
る。113、114はセンサ出力、ピーク出力をそれぞれ低イ
ンピーダンスで出力するバツフアである。
ツトパルスφresとエミツタリセツトパルスφvrsが印加
される。転送MOS103のゲートには転送パルスφTSjが印
加される。109は読出しライン選択パルスφLSjとシフト
レジスタの出力φSRj（４−ｉ）のANDをとり読出す画素
を選択するAND回路で出力は読出しMOS105のゲートに接
続される。領域を指定する為の記憶回路110（例えばSRA
Mやシフトレジスタで実現される。ここではSRAMの場合
について述べる）には列選択パルスφSELjとデータライ
ンDATAiが接続される。記憶回路110の出力は領域選択MO
S107のゲートに接続される。ｊ列目のピークライン108
-jは、ピークラインリセツトMOS111-jを介してAGNDに接
続され、ｊ列目の読出しライン106-jはリセツトMOS112
-jを介してAGNDに接続される。111-jと112-jのゲートに
は、それぞれリセツトパルスφvrsとφＲが印加され
る。113、114はセンサ出力、ピーク出力をそれぞれ低イ
ンピーダンスで出力するバツフアである。
次いで加算ライン選択回路について第９図を用いて説
明する。第９図の加算ライン指定用の記憶回路120-1〜1
20-nは例えばシフトレジスタから構成され駆動パルス12
4、データライン125が接続されている。ｊ列目について
説明する。ｊ列目のセンサの出力5-jはスイツチMOS121
-j、122-j、123-jを介してそれぞれライン127、128、12
9に接続される。一方、121-j〜123-jのゲートには、そ
れぞれ記憶回路120-(j-1)、120-j、120-(j+1)の出力で
ある126-(j-1)、126-j、126-(j+1)が接続されている。
明する。第９図の加算ライン指定用の記憶回路120-1〜1
20-nは例えばシフトレジスタから構成され駆動パルス12
4、データライン125が接続されている。ｊ列目について
説明する。ｊ列目のセンサの出力5-jはスイツチMOS121
-j、122-j、123-jを介してそれぞれライン127、128、12
9に接続される。一方、121-j〜123-jのゲートには、そ
れぞれ記憶回路120-(j-1)、120-j、120-(j+1)の出力で
ある126-(j-1)、126-j、126-(j+1)が接続されている。
またライン127〜129と出力9-1〜9-3の間に出力バツフ
ア130〜132がそれぞれ設けられている。
ア130〜132がそれぞれ設けられている。
次いで、該第３実施例の動作につき説明する。
まず領域指定動作について説明する。
第８図の各画素部の設けた記憶回路のうち指定領域の
画素に対応する記憶回路110にパルスφSEL,jDATAiを印
加する。
画素に対応する記憶回路110にパルスφSEL,jDATAiを印
加する。
これにより領域を指定する画素にのみ、SW107をONす
る電域を記憶する。又、該指定動作にて各列ごとに指定
された画素のエミツタのみがピークライン108-(j+n)に
接続され指定された画素出力の最大値がライン7-(j+n)
に出力される。
る電域を記憶する。又、該指定動作にて各列ごとに指定
された画素のエミツタのみがピークライン108-(j+n)に
接続され指定された画素出力の最大値がライン7-(j+n)
に出力される。
次いで蓄積動作について説明する。
φres,φvrsに第14図のパルスを加えることにより、
センサがリセツトされ蓄積が開始されると同時に各列の
ピークラインに指定された画素の最大値が出力される。
φvrsON時φTSjをONすることにより容量104はリセツト
される。
センサがリセツトされ蓄積が開始されると同時に各列の
ピークラインに指定された画素の最大値が出力される。
φvrsON時φTSjをONすることにより容量104はリセツト
される。
次いで蓄積の終了動作について説明する。
今ｊ列目のピーク出力7-jが所定の電位にVref2に達し
た場合を例にして説明する。上記ピーク出力は蓄積時間
制御加算判定回路８に入力し、基準電位Vref2と比較さ
れピーク出力がVref2に達した際にφTSjをONし、その時
点でのｊ列目のセンサ出力をそれぞれ容量（104に相
当）に読出す。この場合所定時間内に充分な信号成分が
得られたと判断し、信号の加算は行なわない。
た場合を例にして説明する。上記ピーク出力は蓄積時間
制御加算判定回路８に入力し、基準電位Vref2と比較さ
れピーク出力がVref2に達した際にφTSjをONし、その時
点でのｊ列目のセンサ出力をそれぞれ容量（104に相
当）に読出す。この場合所定時間内に充分な信号成分が
得られたと判断し、信号の加算は行なわない。
ところで所定の時間までにピーク出力7-jがVref2に達
しなかった場合は強制的にφTSjをONし蓄積を終了す
る。
しなかった場合は強制的にφTSjをONし蓄積を終了す
る。
この際7-jが第２の電位Vref3（Vref3＜Vref2）に達せ
ず隣接する列の信号を加算しても飽和しない場合、加算
を行なうと判断する。
ず隣接する列の信号を加算しても飽和しない場合、加算
を行なうと判断する。
又は、強制終了時の7-j、7-(j-1)、7-(j+1)の隣接す
る列のピーク値を読んでその和が飽和レベルを越えない
という基準で加算の可否を判定しても良い。
る列のピーク値を読んでその和が飽和レベルを越えない
という基準で加算の可否を判定しても良い。
尚上記の蓄積終了動作及び加算の可否の判定動作は各
指定列ごとに行なわれる。
指定列ごとに行なわれる。
次いで読出し加算動作について説明する。
まず加算を行なわない場合について説明する。今ｊ列
に対して読出しを行なう例について述べる。この場合φ
LSjにて読出しライン106-jを指定する。又第９図の加算
ライン選択用記憶回路120-jをパルスライン124、データ
ーライン125を介して選択指定する。
に対して読出しを行なう例について述べる。この場合φ
LSjにて読出しライン106-jを指定する。又第９図の加算
ライン選択用記憶回路120-jをパルスライン124、データ
ーライン125を介して選択指定する。
又、シフトレジスタ４により出力4-i（ｉ＝１〜ｍ）
を次々にONとする。これにより容量（104に相当）に蓄
えられた電荷は容量分割され読出しライン106-jを介し
て出力5-jに出力される。該出力5-jから出力される電荷
はスイツチ122-jを介して出力9-2に出力される。この時
スイツチ10-1、10-3は加算を行なわないのでOFFとなっ
ており上記出力9-2からの信号（電荷）はそのまま基準
電位Vref1を基準として出力される。ｊ列以外の指定列
についても同様に読出し動作が行なわれることはもちろ
んである。
を次々にONとする。これにより容量（104に相当）に蓄
えられた電荷は容量分割され読出しライン106-jを介し
て出力5-jに出力される。該出力5-jから出力される電荷
はスイツチ122-jを介して出力9-2に出力される。この時
スイツチ10-1、10-3は加算を行なわないのでOFFとなっ
ており上記出力9-2からの信号（電荷）はそのまま基準
電位Vref1を基準として出力される。ｊ列以外の指定列
についても同様に読出し動作が行なわれることはもちろ
んである。
次いで加算を行なう場合について説明する。この場合
は加算するラインのライン選択パルスを指定すると同時
に、加算する中央のラインの加算ライン選択用記憶回路
を指定する。今、列j-1、ｊ、j+1を加算の場合について
説明する。この場合選択パルスはφLS(j-1)〜φLS(j+1)
となり記憶回路は120-jとなる。この様な指定状態下で
シフトレジスタ４により4-i（ｉ＝１〜ｍ）を次々にON
すると、j-1、ｊ、j+1の各列の出力が出力ライン5
-(j-1)、5-j、5-(j+1)にそれぞれ出力される。このと
き、スイツチMOS、121-(j+1)、122-j、123-(j-1)がそれ
ぞれONしているので、ライン127には5-(j+1)の出力が、
ライン128には5-jの出力が、ライン129には5-(j-1)の出
力が現われバツフア130〜132を介し、9-1〜9-3に出力さ
れる。加算を行なう場合スイツチ10-1、10-3をONしてお
くので出力13には9-1〜9-3の出力の和がVref1を基準と
して出力される。
は加算するラインのライン選択パルスを指定すると同時
に、加算する中央のラインの加算ライン選択用記憶回路
を指定する。今、列j-1、ｊ、j+1を加算の場合について
説明する。この場合選択パルスはφLS(j-1)〜φLS(j+1)
となり記憶回路は120-jとなる。この様な指定状態下で
シフトレジスタ４により4-i（ｉ＝１〜ｍ）を次々にON
すると、j-1、ｊ、j+1の各列の出力が出力ライン5
-(j-1)、5-j、5-(j+1)にそれぞれ出力される。このと
き、スイツチMOS、121-(j+1)、122-j、123-(j-1)がそれ
ぞれONしているので、ライン127には5-(j+1)の出力が、
ライン128には5-jの出力が、ライン129には5-(j-1)の出
力が現われバツフア130〜132を介し、9-1〜9-3に出力さ
れる。加算を行なう場合スイツチ10-1、10-3をONしてお
くので出力13には9-1〜9-3の出力の和がVref1を基準と
して出力される。
本第３実施例を一部変更した画素構成を第10図に示
す。先の例と同じ部分には同一の番号を付け説明を省略
る。尚第10図ではｊ列のみを示しているものである。本
例ではダブルエミツタ構造のフオトダイオードの一方の
エミツタは転送MOS103を介して読出しMOS200のゲートに
接続される。読出しMOS200のドレインは読出し画素選択
用MOS201を介して電源V1に接続され、ソースはｊ列目の
読出しライン106-jに接続される読出し画素選択用MOS20
1のゲートにはAND回路109の出力が接続される。各列の
読出しライン106-jは、それぞれ負荷202-jを介してGND
に接続され読出しMOS200と負荷202-jはソースフオロア
回路を構成する。
す。先の例と同じ部分には同一の番号を付け説明を省略
る。尚第10図ではｊ列のみを示しているものである。本
例ではダブルエミツタ構造のフオトダイオードの一方の
エミツタは転送MOS103を介して読出しMOS200のゲートに
接続される。読出しMOS200のドレインは読出し画素選択
用MOS201を介して電源V1に接続され、ソースはｊ列目の
読出しライン106-jに接続される読出し画素選択用MOS20
1のゲートにはAND回路109の出力が接続される。各列の
読出しライン106-jは、それぞれ負荷202-jを介してGND
に接続され読出しMOS200と負荷202-jはソースフオロア
回路を構成する。
該第10図示のセンサーの動作について説明する。
領域指定、蓄積動作は前記第３実施例と同じであるの
で説明は省略する。
で説明は省略する。
蓄積終了動作について説明する。今ｊ列での蓄積が終
了し前述の第３実施例と同様にしてφTSjがONすると、
そのときのセンサーのエミツタ電位は転送MOS103を介し
読出しMOS200のゲートに読出される。この後φTSjをOFF
するとこのときのエミツタ電位は転送MOS103のゲート容
量に充電された電荷として保持される。
了し前述の第３実施例と同様にしてφTSjがONすると、
そのときのセンサーのエミツタ電位は転送MOS103を介し
読出しMOS200のゲートに読出される。この後φTSjをOFF
するとこのときのエミツタ電位は転送MOS103のゲート容
量に充電された電荷として保持される。
次いで読出し動作につき説明する。
読出すラインをφLSで指定する。ｊ列の読出しについ
て説明する。この場合はφLSjにて指定されシフトレジ
スター４を動作させると選択された画素のAND回路109が
“H"を出力し、201のMOSがONし、対応した画素の蓄積終
了時の電圧がソースフオロアで読出しライン5-jに出力
される。
て説明する。この場合はφLSjにて指定されシフトレジ
スター４を動作させると選択された画素のAND回路109が
“H"を出力し、201のMOSがONし、対応した画素の蓄積終
了時の電圧がソースフオロアで読出しライン5-jに出力
される。
ｊ列以外の読出し動作についても同様に行なわれる。
又、加算処理についても第３実施例と同様に行なわれ
る。
る。
本実施形のセンサー装置において読出しライン選択信
号に替え、シフトレジスタを用いることにより行と行の
指定手段をシフトレジスタによる対称形にでき、制御方
法を単純化できる。更に、行と列各々に関するシフトレ
ジスタを複数個設けることにより複数個のAGC制御領域
を同時設定できる。たとえば第15図（ａ）に示した如く
例ではシフトレジスタＡとシフトレジスタＤの組み合わ
せでAGC領域１、シフトレジスタＢとシフトレジスタＣ
の組み合わせでAGC領域２が設定される。尚第15図
（ｂ）は第15図（ａ）のエリアセンサーの一画素部を示
しているものである。
号に替え、シフトレジスタを用いることにより行と行の
指定手段をシフトレジスタによる対称形にでき、制御方
法を単純化できる。更に、行と列各々に関するシフトレ
ジスタを複数個設けることにより複数個のAGC制御領域
を同時設定できる。たとえば第15図（ａ）に示した如く
例ではシフトレジスタＡとシフトレジスタＤの組み合わ
せでAGC領域１、シフトレジスタＢとシフトレジスタＣ
の組み合わせでAGC領域２が設定される。尚第15図
（ｂ）は第15図（ａ）のエリアセンサーの一画素部を示
しているものである。
以上の如く、本発明に係る光電センサー装置ではエリ
アセンサーにおいて任意の位置及び大きさの実使用画素
ブロツクを指定出来、この指定ブロツクにおける信号蓄
積状態のみを検知可能であるので、例えば該センサーを
焦点検出装置に使用する場合等において多測距点のオー
トフオーカスを簡単に実現出来るものである。
アセンサーにおいて任意の位置及び大きさの実使用画素
ブロツクを指定出来、この指定ブロツクにおける信号蓄
積状態のみを検知可能であるので、例えば該センサーを
焦点検出装置に使用する場合等において多測距点のオー
トフオーカスを簡単に実現出来るものである。
第１図は本発明に係るエリアセンサーの構成を示す構成
図、 第２図（ａ）、（ｂ）は上記第１図示センサーの素子の
断面を示す構造断面図、 第３図は本発明に係るエリアセンサーの他の一実施例を
示す構成図、 第４図（ａ）は本発明のエリアセンサーを用いて焦点検
出装置を構成する場合の光学系を示す構成図、 第４図（ｂ）は焦点検出エリアを示す説明図、 第５図（ａ）は焦点検出装置の一実施例を示す回路図、 第５図（ｂ）は第５図（ａ）に示した焦点検出装置の制
御フローを示す説明図、 第６図（ａ）、（ｂ）は第５図示の焦点検出装置の測距
視野を示す説明図、 第７図は本発明に係るエリアセンサーの他の実施例を示
す構成図、 第８図は第７図示のエリアセンサーの詳細を示す構成
図、 第９図は第７図示の加算ライン選択回路の一実施例を示
す回路図、 第10図は本発明に係るセンサーの他の一実施例を示す要
部構成図、 第11図（ａ）、（ｂ）は従来の光電センサーを用いた焦
点検出装置例を示す構成図、 第12図はエリアセンサーを用いた焦点検出装置の従来例
を示す構成図、 第13図は第３図示のセンサーの一部変形例を示す構成
図、 第14図は第７図実施例の動作を説明するための波形図、 第15図（ａ）、（ｂ）は本発明に係るセンサー装置の他
の一実施例を示す構成図である。 １……記憶回路 ２、３……アンプ部 ４……スイツチ ５……出力ライン ６……光電変換用フオトダイオード部 ７……電荷転送用CCD
図、 第２図（ａ）、（ｂ）は上記第１図示センサーの素子の
断面を示す構造断面図、 第３図は本発明に係るエリアセンサーの他の一実施例を
示す構成図、 第４図（ａ）は本発明のエリアセンサーを用いて焦点検
出装置を構成する場合の光学系を示す構成図、 第４図（ｂ）は焦点検出エリアを示す説明図、 第５図（ａ）は焦点検出装置の一実施例を示す回路図、 第５図（ｂ）は第５図（ａ）に示した焦点検出装置の制
御フローを示す説明図、 第６図（ａ）、（ｂ）は第５図示の焦点検出装置の測距
視野を示す説明図、 第７図は本発明に係るエリアセンサーの他の実施例を示
す構成図、 第８図は第７図示のエリアセンサーの詳細を示す構成
図、 第９図は第７図示の加算ライン選択回路の一実施例を示
す回路図、 第10図は本発明に係るセンサーの他の一実施例を示す要
部構成図、 第11図（ａ）、（ｂ）は従来の光電センサーを用いた焦
点検出装置例を示す構成図、 第12図はエリアセンサーを用いた焦点検出装置の従来例
を示す構成図、 第13図は第３図示のセンサーの一部変形例を示す構成
図、 第14図は第７図実施例の動作を説明するための波形図、 第15図（ａ）、（ｂ）は本発明に係るセンサー装置の他
の一実施例を示す構成図である。 １……記憶回路 ２、３……アンプ部 ４……スイツチ ５……出力ライン ６……光電変換用フオトダイオード部 ７……電荷転送用CCD
フロントページの続き (72)発明者 仲山 寿樹 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平２−1697（ＪＰ，Ａ) 特開 平２−7680（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01J 1/44 G02B 7/34 H01L 27/146 H04N 5/335
Claims (2)
- 【請求項１】複数の画素が２次元的に配列された半導体
光電センサーを有するセンサー装置において、画素を使
用画素として指定する指定手段を設け、前記複数の画素
が２次元的に配列された半導体光電センサーにおける異
なるそれぞれの領域に対して、各領域に位置する複数の
画素を前記指定手段により指定することにより各領域ご
とに複数の画素からなる実使用画素ブロックが形成され
るとともに、更に蓄積動作の開始に伴い各画素ブロック
内の蓄積電荷量を表す少なくとも１つのモニター出力を
設定された各画素ブロックごとに発生するモニター出力
回路と、各モニター出力回路からの出力に応じて各ブロ
ックごとに蓄積時間の制御を行う蓄積時間制御回路と、
各画素ブロックごとに蓄積された画像信号を読み出す読
み出し回路を設けたことを特徴とするセンサー装置。 - 【請求項２】焦点検出位置において、複数の画素が２次
元的に配列された半導体光電センサーであって、該セン
サーにおける異なるそれぞれの領域に対して、各領域に
位置する複数の画素を指定手段により指定することによ
り各領域ごとに複数の画素からなる実使用画素ブロック
が形成されるとともに、かつ、該各実使用画素ブロック
での信号蓄積状態を各ブロックごとに読み出し可能な光
電センサーと、該実使用画素ブロックから読みだされた
信号蓄積状態を検知して各ブロックごとに蓄積時間制御
を行う蓄積時間制御回路とを備え、上記センサーにおい
て設定された実使用画素ブロックを焦点検出領域とし
て、該領域での蓄積時間制御された信号に基づいて焦点
検知を行うことを特徴とする焦点検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304949A JP3058184B2 (ja) | 1990-11-08 | 1990-11-08 | 光電センサー装置 |
| US07/789,045 US5241167A (en) | 1990-11-07 | 1991-11-07 | Photosensor device including means for designating a plurality of pixel blocks of any desired size |
| US08/432,726 US5485004A (en) | 1990-11-07 | 1995-05-02 | Photosensor device including means for designating a plurality of pixel blocks of any desired size |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304949A JP3058184B2 (ja) | 1990-11-08 | 1990-11-08 | 光電センサー装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04175619A JPH04175619A (ja) | 1992-06-23 |
| JP3058184B2 true JP3058184B2 (ja) | 2000-07-04 |
Family
ID=17939256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304949A Expired - Fee Related JP3058184B2 (ja) | 1990-11-07 | 1990-11-08 | 光電センサー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010091943A (ja) | 2008-10-10 | 2010-04-22 | Canon Inc | 撮像装置 |
-
1990
- 1990-11-08 JP JP2304949A patent/JP3058184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04175619A (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485004A (en) | Photosensor device including means for designating a plurality of pixel blocks of any desired size | |
| US6819360B1 (en) | Image pickup element and apparatus for focusing | |
| US6829008B1 (en) | Solid-state image sensing apparatus, control method therefor, image sensing apparatus, basic layout of photoelectric conversion cell, and storage medium | |
| JP5489641B2 (ja) | 焦点検出装置及びその制御方法 | |
| US8704933B2 (en) | Focus detection apparatus | |
| US8817165B2 (en) | Image capturing apparatus | |
| US20100157094A1 (en) | Focus detection apparatus, focus detection method, and image sensing apparatus | |
| JP2003156677A (ja) | 撮像素子、撮像装置及びその制御方法、及び焦点検出方法 | |
| US5428420A (en) | Focus detecting apparatus having photoelectric area sensors | |
| US7041950B2 (en) | Image sensing element for sensing an image formed by an image sensing lens | |
| JP2004309701A (ja) | 測距測光用センサ及びカメラ | |
| US10003734B2 (en) | Image capturing apparatus and control method of image sensor | |
| JP5187039B2 (ja) | 固体撮像装置及びこれを用いた電子カメラ | |
| JP3442426B2 (ja) | 光電変換装置 | |
| US6360059B1 (en) | Focus detector | |
| US7639937B2 (en) | Method and apparatus for auto focusing an imaging device | |
| US5615399A (en) | Focus detecting apparatus having photoelectric area sensors | |
| JP3285376B2 (ja) | 自動焦点検出装置 | |
| JP2012220790A (ja) | 撮像装置 | |
| JP2014165778A (ja) | 固体撮像素子、撮像装置及び焦点検出装置 | |
| JP3058184B2 (ja) | 光電センサー装置 | |
| US6445883B1 (en) | Detecting device and camera with the detecting device | |
| JPH04175618A (ja) | 光電センサー装置 | |
| JP2003153084A (ja) | 固体撮像素子の制御装置および制御方法 | |
| JP2007166076A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |