JP3055229B2 - 絶縁膜形成方法 - Google Patents
絶縁膜形成方法Info
- Publication number
- JP3055229B2 JP3055229B2 JP3180049A JP18004991A JP3055229B2 JP 3055229 B2 JP3055229 B2 JP 3055229B2 JP 3180049 A JP3180049 A JP 3180049A JP 18004991 A JP18004991 A JP 18004991A JP 3055229 B2 JP3055229 B2 JP 3055229B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat exchange
- insulating film
- forming
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims description 143
- 230000015572 biosynthetic process Effects 0.000 claims description 64
- 238000000151 deposition Methods 0.000 claims description 32
- 230000008021 deposition Effects 0.000 claims description 32
- 229910052760 oxygen Inorganic materials 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 20
- 238000000605 extraction Methods 0.000 claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 238000001816 cooling Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 description 32
- 230000001965 increasing effect Effects 0.000 description 10
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 230000035882 stress Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 230000001973 epigenetic effect Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路, 特
にＬＳＩ等の微細加工によるＤＲＡＭ製造の過程で半導
体基板上に形成されたアルミ合金配線を絶縁膜で覆う際
の絶縁膜の形成方法に関する。
にＬＳＩ等の微細加工によるＤＲＡＭ製造の過程で半導
体基板上に形成されたアルミ合金配線を絶縁膜で覆う際
の絶縁膜の形成方法に関する。
【０００２】
【従来の技術】図３にアルミ合金配線を覆うＳｉＯ2 絶
縁膜の形成に用いられる絶縁膜製造装置として本発明が
対象とするＥＣＲプラズマＣＶＤ装置の基本構成を示
す。装置は図示されないマイクロ波発生装置と、マイク
ロ波の伝送路を構成する導波管１と、マイクロ波が透過
するマイクロ波導波窓２と，プラズマ引出し窓６とをそ
れぞれ両端面に備えた円筒状のプラズマ生成室３と、プ
ラズマ生成室３と同軸に配される主ソレノイド４と、プ
ラズマ引出し窓６を介してプラズマ生成室３と連通し被
成膜基板１０を保持する基板ホールダ９を内包する反応
室７と、基板１０にＲＦバイアスを印加するための高周
波電源１１と、排気路12に接続される図示されない真空
排気装置を主要構成要素として形成されている。
縁膜の形成に用いられる絶縁膜製造装置として本発明が
対象とするＥＣＲプラズマＣＶＤ装置の基本構成を示
す。装置は図示されないマイクロ波発生装置と、マイク
ロ波の伝送路を構成する導波管１と、マイクロ波が透過
するマイクロ波導波窓２と，プラズマ引出し窓６とをそ
れぞれ両端面に備えた円筒状のプラズマ生成室３と、プ
ラズマ生成室３と同軸に配される主ソレノイド４と、プ
ラズマ引出し窓６を介してプラズマ生成室３と連通し被
成膜基板１０を保持する基板ホールダ９を内包する反応
室７と、基板１０にＲＦバイアスを印加するための高周
波電源１１と、排気路12に接続される図示されない真空
排気装置を主要構成要素として形成されている。
【０００３】基板１０の表面に絶縁膜としてＳｉＯ2 膜
を形成する場合には、主ソレノイド４に流す電流を調整
してプラズマ生成室３内のマイクロ波導入窓２の近傍に
電子サイクロトロン共鳴 (ＥＣＲ) 条件を満たす磁場領
域 (以下ＥＣＲ磁場領域と記す) を形成するとともに、
マイクロ波発生装置からマイクロ波を導波管１を通しマ
イクロ波導入窓２を透過させてプラズマ生成室３内に導
入した後、第１のガス導入系５からＮ2 ＯまたはＯ2 ガ
スをプラズマ生成室３内に導入すると、Ｎ2 ＯまたはＯ
2 ガスはＥＣＲ磁場領域でマイクロ波電力を効率よく吸
収してプラズマ化され、このプラズマが主ソレノイド４
の作る発散磁場の磁力線に沿ってプラズマ引出し窓６か
ら反応室７内へ移動し、第２のガス導入系８から反応室
７内に導入されたＳｉＨ4 またはＳｉ2 Ｈ6 ガスを分
解, 活性化するとともに、プラズマ中の酸素イオンによ
り基板表面を反応活性化して、基板表面に膜質の良好な
ＳｉＯ2 絶縁膜を形成する。
を形成する場合には、主ソレノイド４に流す電流を調整
してプラズマ生成室３内のマイクロ波導入窓２の近傍に
電子サイクロトロン共鳴 (ＥＣＲ) 条件を満たす磁場領
域 (以下ＥＣＲ磁場領域と記す) を形成するとともに、
マイクロ波発生装置からマイクロ波を導波管１を通しマ
イクロ波導入窓２を透過させてプラズマ生成室３内に導
入した後、第１のガス導入系５からＮ2 ＯまたはＯ2 ガ
スをプラズマ生成室３内に導入すると、Ｎ2 ＯまたはＯ
2 ガスはＥＣＲ磁場領域でマイクロ波電力を効率よく吸
収してプラズマ化され、このプラズマが主ソレノイド４
の作る発散磁場の磁力線に沿ってプラズマ引出し窓６か
ら反応室７内へ移動し、第２のガス導入系８から反応室
７内に導入されたＳｉＨ4 またはＳｉ2 Ｈ6 ガスを分
解, 活性化するとともに、プラズマ中の酸素イオンによ
り基板表面を反応活性化して、基板表面に膜質の良好な
ＳｉＯ2 絶縁膜を形成する。
【０００４】
【発明が解決しようとする課題】このように、ＥＣＲプ
ラズマＣＶＤ装置では、ＳｉＯ2 膜形成のために基板表
面の反応エネルギーを熱で与える必要がないために低温
でＳｉＯ2 膜を形成することができ、特にサブミクロン
オーダの微細構造を有するアルミ合金配線上に絶縁膜を
形成する際に、アルミ合金配線に熱的な損傷を与えるこ
となく絶縁膜を形成できる特徴を有する。しかし、この
装置を用いて、基板表面の温度を、室温からスタートし
て１５０℃程度までの範囲内で成膜した場合、膜中に水
分が含まれ、これにより膜内に生じていた圧縮応力が成
膜後のアニーリング熱処理の際に水分を放出して引張り
応力に変化し、アルミ合金配線にダメージを与えるとい
う問題があった。
ラズマＣＶＤ装置では、ＳｉＯ2 膜形成のために基板表
面の反応エネルギーを熱で与える必要がないために低温
でＳｉＯ2 膜を形成することができ、特にサブミクロン
オーダの微細構造を有するアルミ合金配線上に絶縁膜を
形成する際に、アルミ合金配線に熱的な損傷を与えるこ
となく絶縁膜を形成できる特徴を有する。しかし、この
装置を用いて、基板表面の温度を、室温からスタートし
て１５０℃程度までの範囲内で成膜した場合、膜中に水
分が含まれ、これにより膜内に生じていた圧縮応力が成
膜後のアニーリング熱処理の際に水分を放出して引張り
応力に変化し、アルミ合金配線にダメージを与えるとい
う問題があった。
【０００５】また、一方、マイクロ波よりも周波数が２
桁程度以上小さい高周波電源を用いて形成した高周波電
界中に成膜原料ガスを導入, プラズマ化して膜形成を行
うＲＦグロー放電プラズマＣＶＤ装置を用いてＳｉＯ2
絶縁膜を形成する場合には、基板の表面温度を３００℃
程度として成膜が行われ、この場合には膜中に水分が含
まれず、アニーリング熱処理時の膜内応力変化によるア
ルミ合金配線のダメージは生じないものの、成膜時の熱
応力によるダメージが大きく、ＬＳＩの寿命を短くする
要因となっていた。
桁程度以上小さい高周波電源を用いて形成した高周波電
界中に成膜原料ガスを導入, プラズマ化して膜形成を行
うＲＦグロー放電プラズマＣＶＤ装置を用いてＳｉＯ2
絶縁膜を形成する場合には、基板の表面温度を３００℃
程度として成膜が行われ、この場合には膜中に水分が含
まれず、アニーリング熱処理時の膜内応力変化によるア
ルミ合金配線のダメージは生じないものの、成膜時の熱
応力によるダメージが大きく、ＬＳＩの寿命を短くする
要因となっていた。
【０００６】この発明の目的は、ＥＣＲプラズマＣＶＤ
装置を用いてＳｉＯ2 膜を形成する際に上述の問題が生
ぜず、ＬＳＩ製品の寿命を伸ばすことのできるＳｉＯ2
絶縁膜形成方法を提供することである。
装置を用いてＳｉＯ2 膜を形成する際に上述の問題が生
ぜず、ＬＳＩ製品の寿命を伸ばすことのできるＳｉＯ2
絶縁膜形成方法を提供することである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、先ず、本発明の参考手段によれば、筒状に形成され
両端面にそれぞれマイクロ波導入窓とプラズマ引出し窓
とを備えるとともに内部にマイクロ波との電子サイクロ
トロン共鳴を生じさせる磁場領域を形成する主ソレノイ
ドを同軸に備えたプラズマ生成室と、前記プラズマ引出
し窓を介してプラズマ生成室と連通し被成膜基板へのＲ
Ｆバイアス印加可能に形成された基板ホールダを内包す
る反応室と、被成膜基板にＲＦバイアスを印加するため
の高周波電源とを備えたプラズマＣＶＤ装置を用い、Ｎ
2 ＯまたはＯ2 ガスをプラズマ生成室に導入するととも
にＳｉＨ4 またはＳｉ2 Ｈ6 ガスを反応室に導入して被
成膜基板表面にＳｉＯ2 絶縁膜を形成させる際の絶縁膜
形成方法を、被成膜基板の表面温度を成膜開始前に所定
の温度に上昇させた後成膜を開始し、成膜中被成膜基板
の表面温度を２３０〜２６０℃の範囲内に保つ成膜方法
とする。
に、先ず、本発明の参考手段によれば、筒状に形成され
両端面にそれぞれマイクロ波導入窓とプラズマ引出し窓
とを備えるとともに内部にマイクロ波との電子サイクロ
トロン共鳴を生じさせる磁場領域を形成する主ソレノイ
ドを同軸に備えたプラズマ生成室と、前記プラズマ引出
し窓を介してプラズマ生成室と連通し被成膜基板へのＲ
Ｆバイアス印加可能に形成された基板ホールダを内包す
る反応室と、被成膜基板にＲＦバイアスを印加するため
の高周波電源とを備えたプラズマＣＶＤ装置を用い、Ｎ
2 ＯまたはＯ2 ガスをプラズマ生成室に導入するととも
にＳｉＨ4 またはＳｉ2 Ｈ6 ガスを反応室に導入して被
成膜基板表面にＳｉＯ2 絶縁膜を形成させる際の絶縁膜
形成方法を、被成膜基板の表面温度を成膜開始前に所定
の温度に上昇させた後成膜を開始し、成膜中被成膜基板
の表面温度を２３０〜２６０℃の範囲内に保つ成膜方法
とする。
【０００８】この方法において、成膜開始前の被成膜基
板表面温度の所定温度への上昇を、プラズマ生成室内で
生成されたＮ2 ＯまたはＯ2 ガスによるプラズマを、Ｓ
ｉＨ4 またはＳｉ2 Ｈ6 ガスの反応室内への導入に先立
って被成膜基板表面に照射することにより行うようにす
るようにすれば好適である。さらに、Ｎ2 ＯまたはＯ2
ガスによるプラズマの照射を、被成膜基板の反プラズマ
生成室側に補助ソレノイドを配設して被成膜基板のプラ
ズマ生成室側にミラー磁場を形成した状態で行うように
すればさらに好適である。
板表面温度の所定温度への上昇を、プラズマ生成室内で
生成されたＮ2 ＯまたはＯ2 ガスによるプラズマを、Ｓ
ｉＨ4 またはＳｉ2 Ｈ6 ガスの反応室内への導入に先立
って被成膜基板表面に照射することにより行うようにす
るようにすれば好適である。さらに、Ｎ2 ＯまたはＯ2
ガスによるプラズマの照射を、被成膜基板の反プラズマ
生成室側に補助ソレノイドを配設して被成膜基板のプラ
ズマ生成室側にミラー磁場を形成した状態で行うように
すればさらに好適である。
【０００９】そして、上記の課題を解決するために、本
発明によれば、筒状に形成され両端面にそれぞれマイク
ロ波導入窓とプラズマ引出し窓とを備えるとともに内部
にマイクロ波との電子サイクロトロン共鳴を生じさせる
磁場領域を形成する主ソレノイドを同軸に備えたプラズ
マ生成室と、前記プラズマ引出し窓を介してプラズマ生
成室と連通し被成膜基板へのＲＦバイアス印加可能に形
成された基板ホールダを内包する反応室と、被成膜基板
にＲＦバイアスを印加するための高周波電源とを備えた
プラズマＣＶＤ装置を用い、Ｎ2ＯまたはＯ2 ガスをプ
ラズマ生成室に導入するとともにＳｉＨ4 またはＳｉ2
Ｈ6 ガスを反応室に導入して被成膜基板表面にＳｉＯ2
絶縁膜を形成させる際の絶縁膜形成方法であって、被成
膜基板の表面温度を成膜開始前に所定の温度に上昇させ
た後成膜を開始し、成膜中被成膜基板の表面温度を２３
０〜２６０℃の範囲内に保つ絶縁膜形成方法において、
成膜開始前の被成膜基板表面温度の所定温度への上昇
が、ＲＦバイアス印加可能な基板ホールダを、熱媒体が
通流して熱交換作用を行う熱交換ジャケットと、該熱交
換ジャケットの平坦な熱交換面に当接される均熱プレー
トと、該均熱プレートの平坦な熱交換面に当接される静
電チャックとで構成して熱媒体温度を上昇させることに
より行われることとする。
発明によれば、筒状に形成され両端面にそれぞれマイク
ロ波導入窓とプラズマ引出し窓とを備えるとともに内部
にマイクロ波との電子サイクロトロン共鳴を生じさせる
磁場領域を形成する主ソレノイドを同軸に備えたプラズ
マ生成室と、前記プラズマ引出し窓を介してプラズマ生
成室と連通し被成膜基板へのＲＦバイアス印加可能に形
成された基板ホールダを内包する反応室と、被成膜基板
にＲＦバイアスを印加するための高周波電源とを備えた
プラズマＣＶＤ装置を用い、Ｎ2ＯまたはＯ2 ガスをプ
ラズマ生成室に導入するとともにＳｉＨ4 またはＳｉ2
Ｈ6 ガスを反応室に導入して被成膜基板表面にＳｉＯ2
絶縁膜を形成させる際の絶縁膜形成方法であって、被成
膜基板の表面温度を成膜開始前に所定の温度に上昇させ
た後成膜を開始し、成膜中被成膜基板の表面温度を２３
０〜２６０℃の範囲内に保つ絶縁膜形成方法において、
成膜開始前の被成膜基板表面温度の所定温度への上昇
が、ＲＦバイアス印加可能な基板ホールダを、熱媒体が
通流して熱交換作用を行う熱交換ジャケットと、該熱交
換ジャケットの平坦な熱交換面に当接される均熱プレー
トと、該均熱プレートの平坦な熱交換面に当接される静
電チャックとで構成して熱媒体温度を上昇させることに
より行われることとする。
【００１０】また、別の本発明によれば、筒状に形成さ
れ両端面にそれぞれマイクロ波導入窓とプラズマ引出し
窓とを備えるとともに内部にマイクロ波との電子サイク
ロトロン共鳴を生じさせる磁場領域を形成する主ソレノ
イドを同軸に備えたプラズマ生成室と、前記プラズマ引
出し窓を介してプラズマ生成室と連通し被成膜基板への
ＲＦバイアス印加可能に形成された基板ホールダを内包
する反応室と、被成膜基板にＲＦバイアスを印加するた
めの高周波電源とを備えたプラズマＣＶＤ装置を用い、
Ｎ2ＯまたはＯ2 ガスをプラズマ生成室に導入するとと
もにＳｉＨ4 またはＳｉ2 Ｈ6 ガスを反応室に導入して
被成膜基板表面にＳｉＯ2 絶縁膜を形成させる際の絶縁
膜形成方法であって、被成膜基板の表面温度を成膜開始
前に所定の温度に上昇させた後成膜を開始し、成膜中被
成膜基板の表面温度を２３０〜２６０℃の範囲内に保つ
絶縁膜形成方法において、成膜中の被成膜基板表面温度
の２３０〜２６０℃範囲内への保持が、ＲＦバイアス印
加可能な基板ホールダを、熱媒体が通流して熱交換作用
を行う熱交換ジャケットと、該熱交換ジャケットの平坦
な熱交換面に当接される均熱プレートと、該均熱プレー
トの平坦な熱交換面に当接される静電チャックとで構成
して静電チャックの基板吸着力を制御することにより行
われることとする。さらに別の本発明によれば、筒状に
形成され両端面にそれぞれマイクロ波導入窓とプラズマ
引出し窓とを備えるとともに内部にマイクロ波との電子
サイクロトロン共鳴を生じさせる磁場領域を形成する主
ソレノイドを同軸に備えたプラズマ生成室と、前記プラ
ズマ引出し窓を介してプラズマ生成室と連通し被成膜基
板へのＲＦバイアス印加可能に形成された基板ホールダ
を内包する反応室と、被成膜基板にＲＦバイアスを印加
するための高周波電源とを備えたプラズマＣＶＤ装置を
用い、Ｎ2ＯまたはＯ2 ガスをプラズマ生成室に導入す
るとともにＳｉＨ4 またはＳｉ2 Ｈ6 ガスを反応室に導
入して被成膜基板表面にＳｉＯ2 絶縁膜を形成させる際
の絶縁膜形成方法であって、被成膜基板の表面温度を成
膜開始前に所定の温度に上昇させた後成膜を開始し、成
膜中被成膜基板の表面温度を２３０〜２６０℃の範囲内
に保つ絶縁膜形成方法において、成膜中の被成膜基板表
面温度の２３０〜２６０℃範囲内への保持が、ＲＦバイ
アス印加可能な基板ホールダを、熱媒体が通流して熱交
換作用を行う熱交換ジャケットと、該熱交換ジャケット
の平坦な熱交換面に当接される均熱プレートと、該均熱
プレートの平坦な熱交換面に当接される静電チャックと
で構成するとともに熱交換ジャケットを通流する熱媒体
を、媒体冷却手段と媒体加熱手段とを直列に通過させ、
媒体冷却手段, 媒体加熱手段のいずれか１つを作動させ
ることにより行われることとする。
れ両端面にそれぞれマイクロ波導入窓とプラズマ引出し
窓とを備えるとともに内部にマイクロ波との電子サイク
ロトロン共鳴を生じさせる磁場領域を形成する主ソレノ
イドを同軸に備えたプラズマ生成室と、前記プラズマ引
出し窓を介してプラズマ生成室と連通し被成膜基板への
ＲＦバイアス印加可能に形成された基板ホールダを内包
する反応室と、被成膜基板にＲＦバイアスを印加するた
めの高周波電源とを備えたプラズマＣＶＤ装置を用い、
Ｎ2ＯまたはＯ2 ガスをプラズマ生成室に導入するとと
もにＳｉＨ4 またはＳｉ2 Ｈ6 ガスを反応室に導入して
被成膜基板表面にＳｉＯ2 絶縁膜を形成させる際の絶縁
膜形成方法であって、被成膜基板の表面温度を成膜開始
前に所定の温度に上昇させた後成膜を開始し、成膜中被
成膜基板の表面温度を２３０〜２６０℃の範囲内に保つ
絶縁膜形成方法において、成膜中の被成膜基板表面温度
の２３０〜２６０℃範囲内への保持が、ＲＦバイアス印
加可能な基板ホールダを、熱媒体が通流して熱交換作用
を行う熱交換ジャケットと、該熱交換ジャケットの平坦
な熱交換面に当接される均熱プレートと、該均熱プレー
トの平坦な熱交換面に当接される静電チャックとで構成
して静電チャックの基板吸着力を制御することにより行
われることとする。さらに別の本発明によれば、筒状に
形成され両端面にそれぞれマイクロ波導入窓とプラズマ
引出し窓とを備えるとともに内部にマイクロ波との電子
サイクロトロン共鳴を生じさせる磁場領域を形成する主
ソレノイドを同軸に備えたプラズマ生成室と、前記プラ
ズマ引出し窓を介してプラズマ生成室と連通し被成膜基
板へのＲＦバイアス印加可能に形成された基板ホールダ
を内包する反応室と、被成膜基板にＲＦバイアスを印加
するための高周波電源とを備えたプラズマＣＶＤ装置を
用い、Ｎ2ＯまたはＯ2 ガスをプラズマ生成室に導入す
るとともにＳｉＨ4 またはＳｉ2 Ｈ6 ガスを反応室に導
入して被成膜基板表面にＳｉＯ2 絶縁膜を形成させる際
の絶縁膜形成方法であって、被成膜基板の表面温度を成
膜開始前に所定の温度に上昇させた後成膜を開始し、成
膜中被成膜基板の表面温度を２３０〜２６０℃の範囲内
に保つ絶縁膜形成方法において、成膜中の被成膜基板表
面温度の２３０〜２６０℃範囲内への保持が、ＲＦバイ
アス印加可能な基板ホールダを、熱媒体が通流して熱交
換作用を行う熱交換ジャケットと、該熱交換ジャケット
の平坦な熱交換面に当接される均熱プレートと、該均熱
プレートの平坦な熱交換面に当接される静電チャックと
で構成するとともに熱交換ジャケットを通流する熱媒体
を、媒体冷却手段と媒体加熱手段とを直列に通過させ、
媒体冷却手段, 媒体加熱手段のいずれか１つを作動させ
ることにより行われることとする。
【００１１】
【作用】すでに述べたように、ＳｉＯ2 膜の形成を、基
板加熱手段を持たない通常のＥＣＲプラズマＣＶＤ装置
で通常行われているように、室温からスタートさせかつ
１５０℃程度の低温で成膜すると、ＳｉＨ4 とＯ2 と、
等の反応過程で生ずるＨ2 Ｏをある一定度の割合で膜中
に含むこととなる。特にＳｉＨ4 ガスとＯ2 ガスとの流
量比ＳｉＨ4 ／Ｏ2 が0.９以下で成膜した場合、余剰の
酸素原子が水素原子と結合するようになり、Ｈ2 Ｏ分子
や、長期間後にＨ2 ＯとなるＯ−Ｈが膜中にとり込まれ
る。
板加熱手段を持たない通常のＥＣＲプラズマＣＶＤ装置
で通常行われているように、室温からスタートさせかつ
１５０℃程度の低温で成膜すると、ＳｉＨ4 とＯ2 と、
等の反応過程で生ずるＨ2 Ｏをある一定度の割合で膜中
に含むこととなる。特にＳｉＨ4 ガスとＯ2 ガスとの流
量比ＳｉＨ4 ／Ｏ2 が0.９以下で成膜した場合、余剰の
酸素原子が水素原子と結合するようになり、Ｈ2 Ｏ分子
や、長期間後にＨ2 ＯとなるＯ−Ｈが膜中にとり込まれ
る。
【００１２】そこで、成膜開始前に、基板の表面温度
を、成膜中の飽和温度より低めの温度に上昇させた後成
膜を開始するようにすれば、成膜開始から飽和温度に到
るまでの時間が短くなり、水分を含有する膜の厚みが小
さくなるとともに、この飽和温度を、膜中に水分が含ま
れない２４０℃以上とすれば、成膜初期に取り込まれた
Ｈ2 Ｏ分子は熱エネルギーを得て離脱してしまい、膜中
の濃度は極端に減少する。従って、成膜時の飽和温度
を、装置運転上の裕度を考慮して２３０〜２６０℃範囲
に設定すれば、実用上水分を含まず、膜の厚み方向の透
水性の小さい膜が形成され、ＬＳＩ製品の寿命を伸ばす
ことができる。また、この温度範囲は、アルミ合金配線
上に熱応力ダメージ原因となるヒロックが生じる３００
℃以下であり、信頼性の高いＬＳＩ製品を得ることがで
きる。
を、成膜中の飽和温度より低めの温度に上昇させた後成
膜を開始するようにすれば、成膜開始から飽和温度に到
るまでの時間が短くなり、水分を含有する膜の厚みが小
さくなるとともに、この飽和温度を、膜中に水分が含ま
れない２４０℃以上とすれば、成膜初期に取り込まれた
Ｈ2 Ｏ分子は熱エネルギーを得て離脱してしまい、膜中
の濃度は極端に減少する。従って、成膜時の飽和温度
を、装置運転上の裕度を考慮して２３０〜２６０℃範囲
に設定すれば、実用上水分を含まず、膜の厚み方向の透
水性の小さい膜が形成され、ＬＳＩ製品の寿命を伸ばす
ことができる。また、この温度範囲は、アルミ合金配線
上に熱応力ダメージ原因となるヒロックが生じる３００
℃以下であり、信頼性の高いＬＳＩ製品を得ることがで
きる。
【００１３】そこで、成膜開始前の被成膜基板表面温度
の所定温度への上昇を、プラズマ生成室内で生成された
Ｎ2 ＯまたはＯ2 ガスによるプラズマを、ＳｉＨ4 また
はＳｉ2 Ｈ6 ガスの反応室内への導入に先立って被成膜
基板表面に照射することにより行うようにすれば、基板
が真空中におかれており、基板まわりに対流がなく、か
つ基板ホールダがＲＦバイアス印加可能となるように基
板との接触面に絶縁材を用いて形成されていることから
熱伝導も小さく、基板が熱的にほぼ孤立していることか
ら、発散磁界に沿って移動してきたプラズマが基板に衝
突したときに、プラズマの持つ熱エネルギーと運動エネ
ルギーとが基板表面ですべて熱となって効果的に基板温
度を上昇させる。従って、プラズマ生成室に投入される
マイクロ波電力やガス流量等のプラズマ化条件に従って
成膜前の照射時間を設定することにより、基板加熱手段
を持たない通常のＥＣＲプラズマＣＶＤ装置に対して特
別の加熱手段を付加することなく安価に成膜初期の基板
表面温度をあげることができる。
の所定温度への上昇を、プラズマ生成室内で生成された
Ｎ2 ＯまたはＯ2 ガスによるプラズマを、ＳｉＨ4 また
はＳｉ2 Ｈ6 ガスの反応室内への導入に先立って被成膜
基板表面に照射することにより行うようにすれば、基板
が真空中におかれており、基板まわりに対流がなく、か
つ基板ホールダがＲＦバイアス印加可能となるように基
板との接触面に絶縁材を用いて形成されていることから
熱伝導も小さく、基板が熱的にほぼ孤立していることか
ら、発散磁界に沿って移動してきたプラズマが基板に衝
突したときに、プラズマの持つ熱エネルギーと運動エネ
ルギーとが基板表面ですべて熱となって効果的に基板温
度を上昇させる。従って、プラズマ生成室に投入される
マイクロ波電力やガス流量等のプラズマ化条件に従って
成膜前の照射時間を設定することにより、基板加熱手段
を持たない通常のＥＣＲプラズマＣＶＤ装置に対して特
別の加熱手段を付加することなく安価に成膜初期の基板
表面温度をあげることができる。
【００１４】また、このＮ2 ＯまたはＯ2 ガスによるプ
ラズマ照射を、被成膜基板の反プラズマ生成室側に補助
ソレノイドを配設して被成膜基板のプラズマ生成室側に
ミラー磁場を形成した状態で行うようにすると、プラズ
マ生成室から基板方向へ発散しようとする磁場が基板へ
向かってしぼり込まれた状態でプラズマ生成室からのプ
ラズマが基板方向へ移動することになるから、基板に到
達するプラズマ量が多くなり、より効果的に基板温度が
上昇する。
ラズマ照射を、被成膜基板の反プラズマ生成室側に補助
ソレノイドを配設して被成膜基板のプラズマ生成室側に
ミラー磁場を形成した状態で行うようにすると、プラズ
マ生成室から基板方向へ発散しようとする磁場が基板へ
向かってしぼり込まれた状態でプラズマ生成室からのプ
ラズマが基板方向へ移動することになるから、基板に到
達するプラズマ量が多くなり、より効果的に基板温度が
上昇する。
【００１５】また、ＲＦバイアス印加可能な基板ホール
ダを、熱媒体が通流して熱交換作用を行う熱交換ジャケ
ットと、該熱交換ジャケットの平坦な熱交換面に当接さ
れる均熱プレートと、該均熱プレートの平坦な熱交換面
に当接される静電チャックとで構成して熱媒体温度を上
昇させることにより成膜開始前の基板表面の温度を所定
の温度に上昇させるようにすると、マイクロ波電力やガ
ス流量等のプラズマ化条件もしくは成膜条件と関係なく
基板表面温度を所定の温度に上昇させることができ、こ
れらの条件を変化させるときの温度制御が容易となる。
ダを、熱媒体が通流して熱交換作用を行う熱交換ジャケ
ットと、該熱交換ジャケットの平坦な熱交換面に当接さ
れる均熱プレートと、該均熱プレートの平坦な熱交換面
に当接される静電チャックとで構成して熱媒体温度を上
昇させることにより成膜開始前の基板表面の温度を所定
の温度に上昇させるようにすると、マイクロ波電力やガ
ス流量等のプラズマ化条件もしくは成膜条件と関係なく
基板表面温度を所定の温度に上昇させることができ、こ
れらの条件を変化させるときの温度制御が容易となる。
【００１６】このようにして、成膜開始前の基板表面温
度を所定の温度に上昇させた後成膜を開始すると、高周
波電源から基板に供給されるＲＦ電力, プラズマ生成室
に投入されプラズマに変換されて基板へ輸送されるマイ
クロ波電力、基板の表面反応熱により、基板温度はさら
に上昇する。一方、基板を保持している基板ホールダは
一定温度にコントロールされているため、基板と基板ホ
ールダとの接触熱伝達により、基板と基板ホールダとの
温度差に比例した熱量が基板から奪われることになる。
従って、この熱量と基板に供給される前記熱量 (ＲＦ電
力, マイクロ波電力, 表面反応熱) とが等しくなるまで
基板温度は上昇する。この場合、基板から基板ホールダ
への熱量の奪われ方は、基板と基板ホールダとの接触熱
伝達係数により異なり、この係数が大きいと飽和温度が
低く、小さいと飽和温度が上昇する。この接触熱伝達係
数は接触面圧に比例するので、ＲＦバイアス印加可能な
基板ホールダを、熱媒体が通流して熱交換作用を行う熱
交換ジャケットと、該熱交換ジャケットの平坦な熱交換
面に当接される均熱プレートと、該均熱プレートの平坦
な熱交換面に当接される静電チャックとで構成し、静電
チャックの吸着電圧を制御して接触面圧を変えることに
より、基板の飽和温度を制御することができる。従っ
て、成膜開始前の基板表面温度をできるだけ高くし、接
触面圧を高くして所望の飽和温度を得るようにすれば、
基板と静電チャックとの間に塵等の異物が挟まっても、
接触面圧の相対変化量が小さくなり、安定した温度制御
が可能になる。
度を所定の温度に上昇させた後成膜を開始すると、高周
波電源から基板に供給されるＲＦ電力, プラズマ生成室
に投入されプラズマに変換されて基板へ輸送されるマイ
クロ波電力、基板の表面反応熱により、基板温度はさら
に上昇する。一方、基板を保持している基板ホールダは
一定温度にコントロールされているため、基板と基板ホ
ールダとの接触熱伝達により、基板と基板ホールダとの
温度差に比例した熱量が基板から奪われることになる。
従って、この熱量と基板に供給される前記熱量 (ＲＦ電
力, マイクロ波電力, 表面反応熱) とが等しくなるまで
基板温度は上昇する。この場合、基板から基板ホールダ
への熱量の奪われ方は、基板と基板ホールダとの接触熱
伝達係数により異なり、この係数が大きいと飽和温度が
低く、小さいと飽和温度が上昇する。この接触熱伝達係
数は接触面圧に比例するので、ＲＦバイアス印加可能な
基板ホールダを、熱媒体が通流して熱交換作用を行う熱
交換ジャケットと、該熱交換ジャケットの平坦な熱交換
面に当接される均熱プレートと、該均熱プレートの平坦
な熱交換面に当接される静電チャックとで構成し、静電
チャックの吸着電圧を制御して接触面圧を変えることに
より、基板の飽和温度を制御することができる。従っ
て、成膜開始前の基板表面温度をできるだけ高くし、接
触面圧を高くして所望の飽和温度を得るようにすれば、
基板と静電チャックとの間に塵等の異物が挟まっても、
接触面圧の相対変化量が小さくなり、安定した温度制御
が可能になる。
【００１７】また、基板と基板ホールダとの接触熱伝達
係数が一定の場合には、基板の飽和温度は基板ホールダ
の温度により異なり、基板ホールダの温度が低いと飽和
温度も低く、基板ホールダの温度が高いと飽和温度も高
くなる。従って、ＲＦバイアス印加可能な基板ホールダ
を、熱媒体が通流して熱交換作用を行う熱交換ジャケッ
トと、該熱交換ジャケットの平坦な熱交換面に当接され
る均熱プレートと、該均熱プレートの平坦な熱交換面に
当接される静電チャックとで構成して熱交換ジャケット
を通流する熱媒体を、媒体冷却手段と媒体加熱手段とを
直列に通過させるようにし、マイクロ波電力, ＲＦ電力
など、基板の加熱エネルギーの大きさに応じ、媒体冷却
手段, 媒体加熱手段のいずれか１つを作動させることに
より、基板の飽和温度を２３０〜２６０℃の範囲内に保
持することができる。もちろん、成膜途中で基板の加熱
エネルギーが変化した場合には、変化後の基板加熱エネ
ルギーの大きさにより、媒体冷却手段と媒体加熱手段と
が切り換えられることもある。
係数が一定の場合には、基板の飽和温度は基板ホールダ
の温度により異なり、基板ホールダの温度が低いと飽和
温度も低く、基板ホールダの温度が高いと飽和温度も高
くなる。従って、ＲＦバイアス印加可能な基板ホールダ
を、熱媒体が通流して熱交換作用を行う熱交換ジャケッ
トと、該熱交換ジャケットの平坦な熱交換面に当接され
る均熱プレートと、該均熱プレートの平坦な熱交換面に
当接される静電チャックとで構成して熱交換ジャケット
を通流する熱媒体を、媒体冷却手段と媒体加熱手段とを
直列に通過させるようにし、マイクロ波電力, ＲＦ電力
など、基板の加熱エネルギーの大きさに応じ、媒体冷却
手段, 媒体加熱手段のいずれか１つを作動させることに
より、基板の飽和温度を２３０〜２６０℃の範囲内に保
持することができる。もちろん、成膜途中で基板の加熱
エネルギーが変化した場合には、変化後の基板加熱エネ
ルギーの大きさにより、媒体冷却手段と媒体加熱手段と
が切り換えられることもある。
【００１８】
【実施例】図１に本発明の方法により基板表面にＳｉＯ
2 絶縁膜を形成するＥＣＲプラズマＣＶＤ装置要部構成
の一実施例を示す。この実施例は、成膜開始前の基板表
面の温度上昇を基板ホールダ側から行う場合を示す。こ
のため、高周波電源１１から基板１０へのＲＦバイアス
印加可能となるように形成される基板ホールダ１９は、
熱媒体が内部を通流する熱交換ジャケット２０と，熱交
換ジャケット２０の平坦な熱交換面の温度分布の不均一
を緩和する均熱プレート２１と，吸着電極２２Ａを絶縁
物中に埋め込んでなる静電チャック２２とで構成され、
熱媒体として用いた, 媒体加熱手段２４で１７０℃程度
に加熱された沸点１７４℃の弗化炭素系熱媒体が熱交換
ジャケット２０に輸送され、均熱プレート２１を介して
静電チャック２２を均一に加熱する。このときの静電チ
ャック２２の温度は１５０℃であり、成膜時の基板の飽
和温度は、静電チャック２２内の１対の吸着電極２２Ａ
相互間に印加する吸着電圧を５００Ｖから２０００Ｖに
変えることにより、３００℃から２００℃まで変化する
ことを確認した。なお、基板１０の成膜開始前加熱時に
は、媒体加熱手段２４と熱媒体流路が直列になるように
接続される媒体冷却手段２３の冷却水流量調整バルブ２
３Ａは閉止状態とする。なお、図中の符号２５は、熱媒
体の温度を検出するための温度センサである。
2 絶縁膜を形成するＥＣＲプラズマＣＶＤ装置要部構成
の一実施例を示す。この実施例は、成膜開始前の基板表
面の温度上昇を基板ホールダ側から行う場合を示す。こ
のため、高周波電源１１から基板１０へのＲＦバイアス
印加可能となるように形成される基板ホールダ１９は、
熱媒体が内部を通流する熱交換ジャケット２０と，熱交
換ジャケット２０の平坦な熱交換面の温度分布の不均一
を緩和する均熱プレート２１と，吸着電極２２Ａを絶縁
物中に埋め込んでなる静電チャック２２とで構成され、
熱媒体として用いた, 媒体加熱手段２４で１７０℃程度
に加熱された沸点１７４℃の弗化炭素系熱媒体が熱交換
ジャケット２０に輸送され、均熱プレート２１を介して
静電チャック２２を均一に加熱する。このときの静電チ
ャック２２の温度は１５０℃であり、成膜時の基板の飽
和温度は、静電チャック２２内の１対の吸着電極２２Ａ
相互間に印加する吸着電圧を５００Ｖから２０００Ｖに
変えることにより、３００℃から２００℃まで変化する
ことを確認した。なお、基板１０の成膜開始前加熱時に
は、媒体加熱手段２４と熱媒体流路が直列になるように
接続される媒体冷却手段２３の冷却水流量調整バルブ２
３Ａは閉止状態とする。なお、図中の符号２５は、熱媒
体の温度を検出するための温度センサである。
【００１９】このようにして基板表面の成膜開始前の温
度および成膜中の飽和温度を制御し、図２に示す構成の
ＥＣＲプラズマＣＶＤ装置を用いて成膜したときの成膜
条件と成膜結果との一例を以下に説明する。成膜条件と
して、プラズマ生成室３に導入するＯ2 ガスの流量を２
０SCCM, 反応室７に導入するＳｉＨ4 ガスの流量を１８
SCCM, プラズマ生成室３に投入するマイクロ波電力を６
００Ｗ, 高周波電源１１から基板１０に供給するＲＦ電
力を７００Ｗ, 成膜中の基板温度 (飽和温度) を２５０
℃として成膜した場合、基板上のＳｉＯ2 膜の成長速度
は７００Å／min となり、断面方形のアルミ合金配線側
壁には、膜厚が配線頂面から下地層方向へ次第に厚くな
る順テーパ状の成膜が行われ、かつ成膜後の膜内残留応
力も− (１×１０9 )dyn／cm2 と低ストレスの良好な膜
が得られた。また、成膜後のアニーリング熱処理時の応
力変動量も0.５×１０9 dyn ／cm2 以下となり、配線に
対するダメージレスを実現することができた。
度および成膜中の飽和温度を制御し、図２に示す構成の
ＥＣＲプラズマＣＶＤ装置を用いて成膜したときの成膜
条件と成膜結果との一例を以下に説明する。成膜条件と
して、プラズマ生成室３に導入するＯ2 ガスの流量を２
０SCCM, 反応室７に導入するＳｉＨ4 ガスの流量を１８
SCCM, プラズマ生成室３に投入するマイクロ波電力を６
００Ｗ, 高周波電源１１から基板１０に供給するＲＦ電
力を７００Ｗ, 成膜中の基板温度 (飽和温度) を２５０
℃として成膜した場合、基板上のＳｉＯ2 膜の成長速度
は７００Å／min となり、断面方形のアルミ合金配線側
壁には、膜厚が配線頂面から下地層方向へ次第に厚くな
る順テーパ状の成膜が行われ、かつ成膜後の膜内残留応
力も− (１×１０9 )dyn／cm2 と低ストレスの良好な膜
が得られた。また、成膜後のアニーリング熱処理時の応
力変動量も0.５×１０9 dyn ／cm2 以下となり、配線に
対するダメージレスを実現することができた。
【００２０】なお、図２に示す補助ソレノイド１６は、
基板表面の成膜開始前温度上昇を、プラズマ生成室３で
生成されたプラズマを照射して行う場合の温度上昇速度
を速めるために、基板１０のプラズマ生成室３側にミラ
ー磁場を形成するために設けられているもので、本発明
の参考手段である。
基板表面の成膜開始前温度上昇を、プラズマ生成室３で
生成されたプラズマを照射して行う場合の温度上昇速度
を速めるために、基板１０のプラズマ生成室３側にミラ
ー磁場を形成するために設けられているもので、本発明
の参考手段である。
【００２１】
【発明の効果】本発明では、ＥＣＲプラズマＣＶＤ装置
によるＳｉＯ2 絶縁膜の形成方法を以上のような方法と
したので、以下に記載する効果が得られる。本発明の参
考手段の方法では、成膜開始前に基板の表面温度を上昇
させるので、成膜開始後基板の表面温度が２３０〜２６
０℃範囲内の飽和温度に到達するまでの時間が短くな
り、Ｈ2 Ｏを取り込んだ部分の膜厚が薄く、飽和温度に
到達した後のＨ2 Ｏの離脱が容易に行われ、実用上水分
を含まない, 透水性の小さい膜が形成され、成膜後熱処
理時の膜内応力変化による配線ダメージが防止されると
ともにＬＳＩ製品の寿命が伸び、また、アルミ合金配線
の熱損傷も生せず、ＬＳＩ製品の信頼性が向上する。
によるＳｉＯ2 絶縁膜の形成方法を以上のような方法と
したので、以下に記載する効果が得られる。本発明の参
考手段の方法では、成膜開始前に基板の表面温度を上昇
させるので、成膜開始後基板の表面温度が２３０〜２６
０℃範囲内の飽和温度に到達するまでの時間が短くな
り、Ｈ2 Ｏを取り込んだ部分の膜厚が薄く、飽和温度に
到達した後のＨ2 Ｏの離脱が容易に行われ、実用上水分
を含まない, 透水性の小さい膜が形成され、成膜後熱処
理時の膜内応力変化による配線ダメージが防止されると
ともにＬＳＩ製品の寿命が伸び、また、アルミ合金配線
の熱損傷も生せず、ＬＳＩ製品の信頼性が向上する。
【００２２】ここで、成膜開始前の被成膜基板表面温度
の所定温度への上昇を、プラズマ生成室内で生成された
Ｎ2 ＯまたはＯ2 ガスによるプラズマを、ＳｉＨ4 また
はＳｉ2 Ｈ6 ガスの反応室内への導入に先立って被成膜
基板表面に照射することにより行う方法では、成膜開始
前の基板表面の温度上昇が、従来構成のＥＣＲプラズマ
ＣＶＤ装置に対して特別の手段を付加することなく可能
となり、少なくとも成膜開始前基板表面温度上昇の過程
を安価に実施することができる。また、 Ｎ2 Ｏまたは
Ｏ2 ガスによるプラズマの照射を、被成膜基板の反プラ
ズマ生成室側に補助ソレノイドを配設して被成膜基板の
プラズマ生成室側にミラー磁場を形成した状態で行う方
法では、成膜開始前の基板表面温度の上昇速度が速くな
り、装置のスループットが向上するという重要な効果が
得られる。
の所定温度への上昇を、プラズマ生成室内で生成された
Ｎ2 ＯまたはＯ2 ガスによるプラズマを、ＳｉＨ4 また
はＳｉ2 Ｈ6 ガスの反応室内への導入に先立って被成膜
基板表面に照射することにより行う方法では、成膜開始
前の基板表面の温度上昇が、従来構成のＥＣＲプラズマ
ＣＶＤ装置に対して特別の手段を付加することなく可能
となり、少なくとも成膜開始前基板表面温度上昇の過程
を安価に実施することができる。また、 Ｎ2 Ｏまたは
Ｏ2 ガスによるプラズマの照射を、被成膜基板の反プラ
ズマ生成室側に補助ソレノイドを配設して被成膜基板の
プラズマ生成室側にミラー磁場を形成した状態で行う方
法では、成膜開始前の基板表面温度の上昇速度が速くな
り、装置のスループットが向上するという重要な効果が
得られる。
【００２３】そして、本発明請求項１の方法では、マイ
クロ波電力やガス流量等のプラズマ化条件ないしは成膜
条件に関係なく成膜開始前の基板表面温度を所定の温度
に上昇させることができ、成膜条件が変わるときの装置
の運転が容易になる。請求項２の方法では、温度が一定
に保たれる基板ホールダの温度に対応して、静電チャッ
クに与える吸着電圧を調整するのみで所望の飽和温度を
得ることができ、成膜中の基板表面温度の制御が容易に
なる。また、マイクロ波電力やＲＦ電力など、基板を温
度上昇させる要因が変化したときの温度制御の即応性が
向上する。
クロ波電力やガス流量等のプラズマ化条件ないしは成膜
条件に関係なく成膜開始前の基板表面温度を所定の温度
に上昇させることができ、成膜条件が変わるときの装置
の運転が容易になる。請求項２の方法では、温度が一定
に保たれる基板ホールダの温度に対応して、静電チャッ
クに与える吸着電圧を調整するのみで所望の飽和温度を
得ることができ、成膜中の基板表面温度の制御が容易に
なる。また、マイクロ波電力やＲＦ電力など、基板を温
度上昇させる要因が変化したときの温度制御の即応性が
向上する。
【００２４】請求項３の方法では、基板の成膜開始前か
ら成膜終了までの温度制御を熱媒体の温度制御のみによ
り一貫して行うことができ、基板温度制御のための被制
御量が少なく、装置の運転操作が簡易化されるメリット
がある。
ら成膜終了までの温度制御を熱媒体の温度制御のみによ
り一貫して行うことができ、基板温度制御のための被制
御量が少なく、装置の運転操作が簡易化されるメリット
がある。
【図１】本発明による絶縁膜形成方法を実現させるため
のＥＣＲプラズマＣＶＤ装置要部構成の一実施例を示す
説明図
のＥＣＲプラズマＣＶＤ装置要部構成の一実施例を示す
説明図
【図２】図１の実施例に示す構成の装置要部を有するＥ
ＣＲプラズマＣＶＤ装置全体構成の一実施例を示す縦断
面図
ＣＲプラズマＣＶＤ装置全体構成の一実施例を示す縦断
面図
【図３】本発明が対象とするＥＣＲプラズマＣＶＤ装置
の基本構成を示す縦断面図
の基本構成を示す縦断面図
２ マイクロ波導入窓 ３ プラズマ生成室 ４ 主ソレノイド ６ プラズマ引出し窓 ７ 反応室 ９ 基板ホールダ １０ 基板（被成膜基板） １１ 高周波電源 １６ 補助ソレノイド １９ 基板ホールダ ２０ 熱交換ジャケット ２２ 静電チャック ２２Ａ 吸着電極 ２３ 媒体冷却手段 ２４ 媒体加熱手段 ３２ 可変電圧直流電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/10 ３１１ Ｈ０１Ｌ 21/90 Ｋ (72)発明者 辻 直人 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 虎口 信 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 平３−120822（ＪＰ，Ａ) 特開 平１−158724（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 C30B 25/10 H01L 21/205 H01L 21/324 H01L 21/768 H01L 27/10 311
Claims (3)
- 【請求項１】筒状に形成され両端面にそれぞれマイクロ
波導入窓とプラズマ引出し窓とを備えるとともに内部に
マイクロ波との電子サイクロトロン共鳴を生じさせる磁
場領域を形成する主ソレノイドを同軸に備えたプラズマ
生成室と、前記プラズマ引出し窓を介してプラズマ生成
室と連通し被成膜基板へのＲＦバイアス印加可能に形成
された基板ホールダを内包する反応室と、被成膜基板に
ＲＦバイアスを印加するための高周波電源とを備えたプ
ラズマＣＶＤ装置を用い、Ｎ2ＯまたはＯ2 ガスをプラ
ズマ生成室に導入するとともにＳｉＨ4 またはＳｉ2 Ｈ
6 ガスを反応室に導入して被成膜基板表面にＳｉＯ2 絶
縁膜を形成させる際の絶縁膜形成方法であって、被成膜
基板の表面温度を成膜開始前に所定の温度に上昇させた
後成膜を開始し、成膜中被成膜基板の表面温度を２３０
〜２６０℃の範囲内に保つ絶縁膜形成方法において、 成膜開始前の被成膜基板表面温度の所定温度への上昇
が、ＲＦバイアス印加可能な基板ホールダを、熱媒体が
通流して熱交換作用を行う熱交換ジャケットと、該熱交
換ジャケットの平坦な熱交換面に当接される均熱プレー
トと、該均熱プレートの平坦な熱交換面に当接される静
電チャックとで構成して熱媒体温度を上昇させることに
より行われることを特徴とする絶縁膜形成方法。 - 【請求項２】筒状に形成され両端面にそれぞれマイクロ
波導入窓とプラズマ引出し窓とを備えるとともに内部に
マイクロ波との電子サイクロトロン共鳴を生じさせる磁
場領域を形成する主ソレノイドを同軸に備えたプラズマ
生成室と、前記プラズマ引出し窓を介してプラズマ生成
室と連通し被成膜基板へのＲＦバイアス印加可能に形成
された基板ホールダを内包する反応室と、被成膜基板に
ＲＦバイアスを印加するための高周波電源とを備えたプ
ラズマＣＶＤ装置を用い、Ｎ2ＯまたはＯ2 ガスをプラ
ズマ生成室に導入するとともにＳｉＨ4 またはＳｉ2 Ｈ
6 ガスを反応室に導入して被成膜基板表面にＳｉＯ2 絶
縁膜を形成させる際の絶縁膜形成方法であって、被成膜
基板の表面温度を成膜開始前に所定の温度に上昇させた
後成膜を開始し、成膜中被成膜基板の表面温度を２３０
〜２６０℃の範囲内に保つ絶縁膜形成方法において、 成膜中の被成膜基板表面温度の２３０〜２６０℃範囲内
への保持が、ＲＦバイアス印加可能な基板ホールダを、
熱媒体が通流して熱交換作用を行う熱交換ジャケット
と、該熱交換ジャケットの平坦な熱交換面に当接される
均熱プレートと、該均熱プレートの平坦な熱交換面に当
接される静電チャックとで構成して静電チャックの基板
吸着力を制御することにより行われることを特徴とする
絶縁膜形成方法。 - 【請求項３】筒状に形成され両端面にそれぞれマイクロ
波導入窓とプラズマ引出し窓とを備えるとともに内部に
マイクロ波との電子サイクロトロン共鳴を生じさせる磁
場領域を形成する主ソレノイドを同軸に備えたプラズマ
生成室と、前記プラズマ引出し窓を介してプラズマ生成
室と連通し被成膜基板へのＲＦバイアス印加可能に形成
された基板ホールダを内包する反応室と、被成膜基板に
ＲＦバイアスを印加するための高周波電源とを備えたプ
ラズマＣＶＤ装置を用い、Ｎ2ＯまたはＯ2 ガスをプラ
ズマ生成室に導入するとともにＳｉＨ4 またはＳｉ2 Ｈ
6 ガスを反応室に導入して被成膜基板表面にＳｉＯ2 絶
縁膜を形成させる際の絶縁膜形成方法であって、被成膜
基板の表面温度を成膜開始前に所定の温度に上昇させた
後成膜を開始し、成膜中被成膜基板の表面温度を２３０
〜２６０℃の範囲内に保つ絶縁膜形成方法において、 成膜中の被成膜基板表面温度の２３０〜２６０℃範囲内
への保持が、ＲＦバイアス印加可能な基板ホールダを、
熱媒体が通流して熱交換作用を行う熱交換ジャケット
と、該熱交換ジャケットの平坦な熱交換面に当接される
均熱プレートと、該均熱プレートの平坦な熱交換面に当
接される静電チャックとで構成するとともに熱交換ジャ
ケットを通流する熱媒体を、媒体冷却手段と媒体加熱手
段とを直列に通過させ、媒体冷却手段, 媒体加熱手段の
いずれか１つを作動させることにより行われることを特
徴とする絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180049A JP3055229B2 (ja) | 1991-07-22 | 1991-07-22 | 絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180049A JP3055229B2 (ja) | 1991-07-22 | 1991-07-22 | 絶縁膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529300A JPH0529300A (ja) | 1993-02-05 |
| JP3055229B2 true JP3055229B2 (ja) | 2000-06-26 |
Family
ID=16076596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180049A Expired - Fee Related JP3055229B2 (ja) | 1991-07-22 | 1991-07-22 | 絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055229B2 (ja) |
-
1991
- 1991-07-22 JP JP3180049A patent/JP3055229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529300A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528427B2 (en) | Methods for reducing contamination of semiconductor substrates | |
| US8889534B1 (en) | Solid state source introduction of dopants and additives for a plasma doping process | |
| US5981913A (en) | Static electricity chuck and wafer stage | |
| JP3426040B2 (ja) | 被加熱掃去面を備えるプラズマエッチング装置 | |
| US5368685A (en) | Dry etching apparatus and method | |
| KR0165898B1 (ko) | 진공처리방법 및 장치 | |
| US20060228889A1 (en) | Methods of removing resist from substrates in resist stripping chambers | |
| JP2001517372A (ja) | 基板をマイクロ波プラズマで加熱する方法 | |
| KR20180137408A (ko) | 기판 처리 장치, 기판 적재 기구, 및 기판 처리 방법 | |
| US5462635A (en) | Surface processing method and an apparatus for carrying out the same | |
| JP3204836B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| KR0156487B1 (ko) | 미세 구리 전도체 패턴을 형성하는 방법 | |
| JP3055229B2 (ja) | 絶縁膜形成方法 | |
| JPH11274141A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3793273B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3094688B2 (ja) | 絶縁膜の製造方法 | |
| JP3018627B2 (ja) | 絶縁膜の製造方法 | |
| JP4443819B2 (ja) | プラズマドーピング方法 | |
| JP2630118B2 (ja) | 真空処理方法及び装置 | |
| JP3089925B2 (ja) | プラズマ処理装置及び該装置を用いたプラズマ処理方法 | |
| US6030510A (en) | Hot reflow sputtering method and apparatus | |
| US11393696B2 (en) | Method of controlling substrate treatment apparatus, substrate treatment apparatus, and cluster system | |
| JP3088446B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP2002083798A (ja) | 表面処理方法 | |
| KR0155314B1 (ko) | 플라즈마 표면처리를 이용한 금속배선 평탄화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |