JP3049723B2

JP3049723B2 - 撮像装置

Info

Publication number: JP3049723B2
Application number: JP2061866A
Authority: JP
Inventors: 章浩菊地
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-03-13
Filing date: 1990-03-13
Publication date: 2000-06-05
Anticipated expiration: 2015-06-05
Also published as: US5418443A; JPH03265497A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えばビデオカメラのフォーカスモータ
を駆動するのに用いられるモータ駆動回路に関する。

〔発明の概要〕

この発明は、例えばステップモータの構成とされたビ
デオカメラのフォーカスモータを正弦波で駆動させるモ
ータ駆動回路において、正弦波データが蓄えられるROM
と、垂直周期で所定周期分の正弦波データをROMから出
力させるためのアドレスを発生するアドレス発生回路
と、アドレス発生回路の出力をビットシフトして周波数
を設定するビットシフト回路とを設けることにより、ス
テップモータの駆動周波数を容易に制御できるととも
に、垂直周期でステップモータを駆動してフォーカス制
御を行う際、ステップモータをディテント位置で停止さ
せることができるようにし、精度が高くスムーズな回転
を維持できるようにしたものである。

〔従来の技術〕

ビデオカメラのフォーカスレンズを位置制御するフォ
ーカス駆動モータとしては、従来、精度の高い制御が容
易に行なえることから、ステップモータが用いられてい
る。このステップモータは、従来、矩形波で駆動されて
いる。ところが、ステップモータを矩形波で駆動する
と、モータの回転が不連続になり、振動や雑音が発生す
る。そこで、従来では、インピーダンスローラ等で振動
を吸収するようにしている。しかしながら、このような
振動対策には限界があり、また、このような機械的な振
動対策は、小型、軽量化の障害となる。

そこで、本願発明者は、フォーカス駆動モータとして
ステップモータを用い、このステップモータを正弦波で
駆動させることを提案している。ステップモータを正弦
波で駆動させると、回転が滑らかになり、振動や雑音が
減少される。このため、機械的な振動対策が不用にな
り、小型、軽量化が図れる。更に、ステップモータを正
弦波で駆動すると、消費電力の低減が図れる。

〔発明が解決しようとする課題〕

ステップモータを矩形波で駆動させた場合には、第14
図に示すように、その回転子151の所定の励磁極151Aの
中心と固定子152の所定の励磁極152A中心とが対向する
位置（ディテント位置）でステップモータを必ず停止さ
せることができる。ところが、ステップモータを正弦波
で駆動させた場合には、常にステップモータをディテン
ト位置で停止できるとは限らなくなる。ステップモータ
がディテント位置で停止していないと、ステップモータ
を再起動した時、回転が円滑でなくなり、誤差が生じる
可能性がある。

また、矩形波の場合には、例えば分周カウンタによ
り、周波数を容易に可変できる。ところが、正弦波の場
合には、周波数を容易に設定することはできない。

したがって、この発明の目的は、垂直周期で所定周期
分の正弦波が発生されるようにして、データを取り込む
際にステップモータがディテント位置で必ず停止できる
ようにし、回転が円滑で精度の高い制御が行なえるよう
にしたモータ駆動回路を提供することにある。

この発明の他の目的は、容易に周波数を可変できるモ
ータ駆動回路を提供することにある。

〔課題を解決するための手段〕

この発明は、ステップモータを正弦波で駆動するモー
タ駆動回路において、正弦波データが蓄えられるメモリ
１と、垂直周期で所定周期分の正弦波データをメモリ１
から出力させるためのアドレスを発生するアドレス発生
回路２と、アドレス発生回路２の出力をビットシフトし
て周波数を設定するビットシフト回路４とを備えるよう
にしたモータ駆動回路である。

〔作用〕

この発明が適用されたビデオカメラでは、フォーカス
駆動モータ103が垂直期間毎に停止され、垂直期間毎にA
F検出信号を取り込んで、オートフォーカス制御が行わ
れる。そして、このフォーカス駆動モータ103が正弦波
で駆動される。

ROM1に正弦波データが蓄えられ、カウンタ２からアド
レスが発生される。間引き設定回路５により、カウンタ
２からは１フレームで２のべき乗のアドレスが発生され
る。この２のべき乗のアドレスで、ROM1からは所定周期
分の正弦波が読み出される。このため、垂直周期でAF検
出データを取り込む際、ステップモータをディテント位
置で停止させることができる。また、このようにカウン
タ２から１フレームで２のべき乗のアドレスが発生され
るので、マルチプレクサ４でカウンタ２の出力をビット
シフトすることで、周波数が容易に設定できる。

〔実施例〕

この発明の実施例について以下の順序に従って説明す
る。

a.正弦波ドライバの全体構成 b.反転回路の構成 c.間引き設定 d.NTSC方式の場合の間引き設定回路の構成 e.NTSC方式とPAL方式とで共用できる間引き設定回路の
構成 f.周波数の設定 g.ビデオカメラの全体構成 h.オートフォーカス制御 i.フォーカス駆動モータの制御 a.正弦波ドライバの全体構成第１図において、１は正弦波データが蓄えられるROM
である、ROM1には、例えば４つのテーブルが用意され、
各テーブルには、第２図に示すように、互いに振幅の異
なる０〜90度までの正弦波データが蓄えらる。各テーブ
ルは、例えば０〜32までの（2⁵＋１）ビット分の容量と
される。ROM1のテーブルは、端子21からの切り替え信号
により選択される。このROM1のテーブルは、ステップモ
ータがディテント位置となるタイミングで切り替えられ
る。ステップモータの回転開始時には、大振幅のテーブ
ルが選択され、ステップモータが回転したら、小振幅の
テーブルが選択される。例えば上位２ビットカウンタ３
の出力を用いれば、ROM1のテーブルをディテント位置と
なるタイミングで切り替えることができる。

ROM1に対するアドレスは、カウンタ２から発生され
る。このアドレスがマルチプレクサ４、反転回路７を介
してROM1に供給される。カウンタ２は、例えば８ビット
の2ⁿカウンタである。カウンタ２は、単位22からゲート
回路６を介して与えられるクロックHCK（水平同期パル
ス）により、例えば０から512まで歩進される。なお、
後に詳述するように、１フレーム分の水平同期パルス
（NTSC方式なら525）をカウントした値が２のべき乗の
数（512）になるように、間引き設定回路５が設けられ
る。カウンタ２には、端子23からクリア信号が与えられ
る。このクリア信号は、ディテント位置となるタイミン
グで供給される。

３は上位２ビットカウンタである。上位２ビットカウ
ンタ３には、マルチプレクサ４で選択されるカウンタ２
のキャリーが供給される。上位２ビットカウンタ３から
は、０〜90度、90度〜180度、180度〜270度、270度〜36
0度に対応する極性データが発生される。上位２ビット
カウンタ３の出力B₁は、第３図Ａに示すように、０〜90
度では「０」、90〜180度では「１」、180度〜270度で
は「０」、270度〜360度では「１」となる。上位２ビッ
トカウンタ３の出力B₂は、第３図Ｂに示すように、０〜
180度では「０」、180度〜360度では「１」となる。

カウンタ２のカウント出力がマルチプレクサ４に供給
されるとともに、間引き設定回路５に供給される。マル
チプレクサ４には、端子24から選択信号が供給される。
カウンタ２の出力は、マルチプレクサ４で、選択信号に
応じてビットシフトされる。これにより、発生される正
弦波の周波数が設定される。そして、マルチプレクサ４
からは、カウンタ２からの８ビットのカウント値のうち
の５ビットが選択されて出力される。

間引き設定回路５は、端子22からのクロックHCKをカ
ウンタ２で１フレーム分カウントした値（NTSC方式なら
525）が２のべき乗（2⁸＝512）になるように、カウント
すべきクロックHCKを略等間隔で間引かせるためのもの
である。クロックHCKを間引く際には、間引き設定回路
５の出力により、ゲート回路６が閉じられる。

反転回路７は、90度毎にアドレスを反転させて歩進さ
せるためのものである。このように、90度毎にアドレス
を反転させて歩進させることにより、ROM1に蓄えられる
90度分の正弦波データで１周期分の正弦波が形成でき
る。

つまり、第２図に示したように、ROM1には、０、１、
２、３、…の各アドレスに対応して、90度分の正弦波デ
ータd₀、d₁、d₂、d₃…が蓄えられている。第４図Ａに示
すように、ROM1に１ずつ順方向に歩進するアドレス０、
１、２、３、…を与えるようにすれば、正弦波データ
d₀、d₁、d₂、d₃、…が順次読み出され、０〜90度までの
正弦波が得られる。第４図Ｂに示すように、ROM1に１ず
つ逆方向に歩進するアドレス31、30、29、…を与えるよ
うにすれば、正弦波データd₃₁、d₃₀、d₂₉、…が順次読
み出され、90〜180度までの正弦波が得られる。第４図
Ｃに示すように、ROM1に１ずつ順方向に歩進するアドレ
ス０、１、２、３、…を与えるようにして正弦波データ
d₀、d₁、d₂、d₃、…を順次読み出し、この読み出された
正弦波データd₀、d₁、d₂、d₃、…の極性を反転するよう
にすれば、180〜270度までの正弦波が得られる。第４図
Ｄに示すように、ROM1に１ずつ逆方向に歩進するアドレ
ス31、30、29、…を与えるようにして正弦波データ
d₃₁、d₃₀、d₂₉、…を順次読み出し、この読み出された
正弦波データd₃₁、d₃₀、d₂₉、…の極性を反転するよう
にすれば、270〜360度までの正弦波が得られる。

逆方向に歩進するアドレスは、アドレスの２の補数を
とることにより形成できる。すなわち、例えば５ビット
のアドレスを順に歩進させると、１、２、３、…（「00
001」、「00010」、「00011」、…）なる順方向に歩進
するアドレスが形成できる。このアドレスの２の補数を
とると、31、30、29、…（「11111」、「11110」、「11
101」…）となり、逆方向に歩進するアドレスが形成で
きる。

なお、カウンタは最大値に達すると０に戻る。「0000
0」の２の補数は「00000」である。したがって、このよ
うに90度毎に２の補数をとって逆方向に歩進するアドレ
スを形成するようにした場合、アドレスが31「11111」
に達して最大値の正弦波データが読み出された後に、ア
ドレスが０「00000」に戻り、一度、正弦波データの最
小値が読み出される。その後に、カウント値が「0000
1」になり、２の補数をとったアドレスが31「11111」に
なり、最大値の正弦波データが読み出される。このた
め、読み出される正弦波データが連続しなくなる。

そこで、この発明の一実施例では、アドレス32「1000
00」が設けられ、このアドレス32に正弦波データの最大
値が蓄えられる。カウンタが31「11111」までカウント
されてから０「00000」に戻る時には、キャリーが発生
される。この時には、アドレスが０「00000」ではな
く、32「100000」とされ、最大値が読み出される。

なお、アドレスの２の補数をとらずに、アドレスの全
ビットを反転させるようにしても良い。この場合には、
アドレス32を設ける必要はなくなる。

第１図において、EX−NORゲート26を介して反転回路
７に反転信号が供給される。このEX−NORゲート26を介
してROM1に与えられる反転信号が例えば「１」の時に
は、アドレスの歩進方向が反転される。

EX−NORゲート26の一方の入力端には上位２ビットカ
ウンタ３の出力B₁が供給され、EX−NORゲート26の他方
の入力端にはクロックHCKが供給される。上位２ビット
カウンタ３の出力B₁は、第３図Ａに示すように、90度毎
に切り替わる。したがって、反転回路７により90度毎に
アドレスの歩進方向が反転されることになる。

また、EX−NORゲート26にはクロックHCKが供給され
る。したがって、クロックHCKがハイレベルになる期間
と、クロックHCKがローレベルになる期間とで、反転回
路７の状態が切替えられる。このように、１クロックを
２つに分けて反転回路７を制御することで、互いに位相
の異なる正弦波を得ることができる。

すなわち、第３図Ｃ及び第３図Ｄは、クロックHCKが
ハイレベルの時及びクロックHCKがローレベルの時に、R
OM1にそれぞれ与えられるアドレスを示すものである。
０〜90度では、上位２ビットカウンタ３の出力B₁（第３
図Ａ）が「０」とされているので、クロックHCKがハイ
レベルの時には、EX−NORゲート26の出力は「０」とな
る。したがって、クロックHCKがハイレベルの間では、
０〜90度に、第３図Ｃに示すように、順方向に歩進する
アドレスが与えられる。０〜90度で、クロックHCKがロ
ーレベルの時には、EX−NORゲート26の出力は「１」と
なる。したがって、クロックHCKがローレベルの間で
は、０〜90度に、第３図Ｄに示すように、逆方向に歩進
するアドレスが与えられる。

90度〜180度では、上位２ビットカウンタ３の出力B₁
が「１」とされているので、クロックHCKがハイレベル
の時にはEX−NORゲート26の出力は「１」となる。した
がって、クロックHCKがハイレベルの間では、90度〜180
度で、第３図Ｃに示すように、逆方向に歩進するアドレ
スが与えられる。90度〜180度で、クロックHCKがローレ
ベルの時には、EX−NORゲート26の出力は「０」とな
る。したがって、クロックHCKがローレベルの間では、9
0度〜180度で、第３図Ｄに示すように、順方向に歩進す
るアドレスが与えられる。

180度〜270度では、上位２ビットカウンタ３の出力B₁
が「０」とされているので、クロックHCKがハイレベル
の時にはEX−NORゲート26の出力は「０」となる。した
がって、クロックHCKがハイレベルの間では、180度〜27
0度で、第３図Ｃに示すように、順方向に歩進するアド
レスが与えられる。180度〜270度で、クロックHCKがロ
ーレベルの時にはEX−NORゲート26の出力は「１」とな
る。したがって、クロックHCKがローレベルの間では、1
80度〜270度で、第３図Ｄに示すように、逆方向に歩進
するアドレスが与えられる。

270度〜360度では、上位２ビットカウンタ３の出力B₁
が「１」とされているので、クロックHCKがハイレベル
の時にはEX−NORゲート26の出力は「１」となる。した
がって、クロックHCKがハイレベルの間では、270度〜36
0度で、第３図Ｃに示すように、逆方向に歩進するアド
レスが与えられる。270度〜360度で、クロックHCKがロ
ーレベルの時には、EX−NORゲート26の出力は「０」と
なる。したがって、クロックHCKがローレベルの間で
は、270度〜360度で、第３図Ｄに示すように、順方向に
歩進するアドレスが与えられる。

ROM1に与えられるアドレスに応じて、ROM1から正弦波
データが出力される。この正弦波データは、クロックHC
Kが立ち下がると、ラッチ回路８に取り込まれる。そし
て、クロックHCKの立ち上がりで、ラッチ回路８の出力
がＤフリップフロップ９に取り込まれ、ROM1の出力がＤ
フリップフロップ10に取り込まれる。

したがって、クロックHCKがハイレベルになる期間にR
OM1から出力された正弦波データは、Ｄフリップフロッ
プ９に取り込まれる。クロックHCKがローレベルになる
期間にROM1から出力された正弦波データは、Ｄフリップ
フロップ10に取り込まれる。

Ｄフリップフロップ９の出力がPWMドライブ回路11に
供給される。Ｄフリップフロップ10の出力がPWMドライ
ブ回路12に供給される。PWM駆動回路11及び12で、フリ
ップフロップ９及び10の出力に基づくPWM信号が形成さ
れる。このPWM信号が出力端子15及び16から出力され、
ステップモータに供給される。

上位２ビットカウンタ３の出力B₁及びB₂が極性デコー
ダ13及び14に供給される。極性デコーダ13及び14で、第
３図Ｅ及び第３図Ｆに示すような極性の信号が形成され
る。この極性に応じた方向に、ステップモータに電流が
流される。

これにより、第３図Ｇ及び第３図Ｈに示すように、互
いに位相の異なる２相の正弦波がステップモータに流さ
れ、ステップモータが駆動される。

b.反転回路の構成上述のように、90度毎にアドレスの歩進方向反転させ
る反転回路７は、第５図に示すように構成される。

第５図において、入力端子31A〜31Eに、５ビットの入
力アドレス「a₁〜a₅」がそれぞれ供給される。この入力
アドレス「a₁〜a₅」がEX−ORゲート32A〜32Eの一方の入
力端に供給される。EX−ORゲート32A〜32Eの他方の入力
端には、端子30から反転信号が供給される。

EX−ORゲート32A〜32Eの出力がハードフアダー33A〜3
3Eの一方の入力端に供給される。ハーフアダー33Aの他
方の入力端には、端子30からの反転信号が供給される。
ハーフアダー33Aのキャリーがハーフアダー33Bの他方の
入力端に供給される。ハーフアダー33Bのキャリーがハ
ーフアダー33Cの他方の入力端に供給される。ハーフア
ダー33Cのキャリーがハーフアダー33Dの他方の入力端に
供給される。ハーフアダー33Dのキャリーがハーフアダ
ー33Eの他方の入力端に供給される。

ハーフアダー33A〜33Eの出力及びハーフアダー33Eの
キャリーがROM1に対するアドレス「A₁〜A₆」として、出
力端子34A〜34Fから出力される。

順方向に歩進するアドレスを形成する場合には、端子
30からの反転信号が「０」とされる。反転信号が「０」
の場合には、入力端子31A〜31Eからの入力アドレス「a₁
〜a₅」は、EX−ORゲート32A〜32E、ハーフアダー33A〜3
3Eをそれぞれ介してそのまま出力される。

逆方向に歩進するアドレスを形成する場合には、端子
30からの反転信号が「１」とされる。反転信号が「１」
とされると、EX−ORゲート32A〜32Eの一方の入力端に
「１」が与えられるので、EX−ORゲート32A〜32Eで入力
端子31A〜31Eからのアドレス「a₁〜a₅」の各ビットがそ
れぞれ反転される。そして、ハーフアダー33Aに入力端
子31Aから「１」とされる反転信号が供給されるので、
ハーフアダー33A〜33Eで各ビット毎に反転されたアドレ
ス「_１〜_５」に「１」が加算される。これにより、
２の補数をとったアドレスが得られる。この２の補数を
とったアドレス「A₁〜A₆」が出力端子34A〜34Fから出力
される。

c.間引き設定例えばNTSC方式のビデオ信号の１フレームのライン数
は525本である。したがって、水平同期パルスを１フレ
ーム分カウントした時の値は525であり、２のべき乗の
数にならない。ビデオカメラにおいて、垂直周期でフォ
ーカス制御を行うようにした場合には、１フレーム分の
水平同期パルスのカウント値が２のべき乗になるように
することが望まれる。

そこで、この発明の一実施例では、間引き設定回路５
が設けられ、カウントすべきクロックHCK（水平同期パ
ルス）が略等間隔に間引かれる。これにより、水平同期
パルスを１フレーム分カウントした時の値が512にな
り、２のべき乗の数になる。

NTSC方式の場合、１フレーム分の水平同期パルスは52
5であるから、１フレーム分のカウントした時の値を512
にするには、（525−512＝13）パルスだけカウントすべ
き水平同期パルスを間引けば良い。この13パルスを略等
間隔に間引くことを考える。

2ⁿカウンタでは、各ビット出力が２のべき乗の数にな
るので、２のべき乗の数毎にカウント値を間引ける。13
に最も近い２のべき乗の数は（2⁵＝16）である。525パ
ルスから16パルスを略均等に間引くには、32パルス毎に
１パルス間引けば良い。

このように、32パルス毎に１パルスカウント値を間引
いて16パルス分カウント値を間引くと、本来間引くべき
パルス数は13パルスなので、３パルス余分に間引かれ
る。したがって、この３パルス分間引くのを止める必要
がある。

３に最も近い２のべき乗の数は４である。そこで、上
述のように、32パルス毎に１パルスの間引きのうちの４
回毎に１回は、パルスを間引くのを止めるようにする。
このようにすると、１パルス間引き数が足りなくなる。
そこで、更に、４回毎に１回のパルスの間引きの中止の
うちの１回は、間引きを行う。

これにより、525パルスから13パルスが略均等に間引
かれたことになる。

d.NTSC方式の場合間引き設定回路の構成第６図は、NTSC方式の場合の間引き設定回路の構成を
示すものである。

第６図において、カウンタ２のビットb₁、ビットb₂、
ビットb₃、ビットb₄、ビットb₅の出力がANDゲート41に
供給される。ANDゲート41の出力は、32パルス毎に
「１」になる。このANDゲー41の出力により、32パルス
毎に１パルスの間引きが設定される。ANDゲート41の出
力がANDゲート43に供給されるとともに、ANDゲート45に
供給される。

ビット目b₆の出力とビット目b₇の出力とがANDゲート4
2に供給される。ANDゲート42の出力が反転されてANDゲ
ート43に供給されるとともに、ANDゲート45に供給され
る。ANDゲート42の反転出力をANDゲート43に供給するこ
とにより、32パルス毎に１パルスの間引きのうちの４回
毎に１回、間引くのが禁止される。ANDゲート43の出力
がORゲート44に供給される。

ANDゲート41の出力、ANDゲート42の出力、カウンタ２
のビットb₈、カウンタ２のキャリービットb₉の出力がAN
Dゲート45に供給される。ANDゲート45の出力がORゲート
44に供給される。ANDゲート45の出力をORゲート44に供
給することにより、４回毎に１回のパルスの間引きの禁
止のうちの１回については、間引きを行うようにされ
る。

ORゲート44の出力がＤフリップフロップ46に供給され
るとともに、NANDゲート47の一方の入力端に供給され
る。Ｄフリップフロップ46の反転出力がNANDゲート47の
他方の入力端に供給される。

NANDゲート47の出力がNANDゲート48の一方の入力端に
供給される。

クロック入力端子49からのクロックがNANDゲート48の
他方の入力端に供給されるとともに、Ｄフリップフロッ
プ46のクロック入力端に供給される。NANDゲート48の出
力がカウンタ２のクロック入力端に供給される。

e.NTSC方式とPAL方式とで共用できる間引き設定回路の
構成 PAL方式の場合には、１フレームでの水平同期パルス
数は625であるから、アドレス数を２のべき乗の数（2⁹
＝512）にするには、（625−512＝113）パルス分の間引
きを行う必要がある。これは、113に最も近い２のべき
乗の数（2⁷＝128）だけ均等に間引きを行い、そのうち1
6パルスは間引くのを止め、更に、16パルスの間引きう
ちの１回は、間引くようにすることによりなされる。

第７図は、NTSC方式とPAL方式とで共用できるように
した例である。第７図において、カウンタ２のビットb₁
の出力とビットb₂の出力とがANDゲート51に供給され
る。ビットb₃〜ビットb₅の出力がANDゲート52に供給さ
れる。ビットb₆の出力とビットb₇の出力とがANDゲート5
3に供給される。

端子50からの切り替え信号と、ANDゲート51の出力、A
NDゲート52からの反転出力とがANDゲート54に供給され
る。

端子50からの切り替え信号の反転出力と、ANDゲート5
1の出力、ANDゲート52の出力、ANDゲート53の反転出力
とがANDゲート55に供給される。

ANDゲート51の出力、ANDゲート52の出力、ANDゲート5
3の出力、カウンタ２のビットb₈の出力、カウンタ２の
キャリービットb₉の出力がANDゲート56に供給される。

ANDゲート54、55、56の出力がORゲート57に供給され
る。

ORゲート57の出力がＤフリップフロップ58に供給され
るとともに、NANDゲート59の一方の入力端に供給され
る。Ｄフリップフロップ59の反転出力がNANDゲート59の
他方の入力端に供給される。

NANDゲート59の出力がNANDゲート60の一方の入力端に
供給される。

クロック入力端子61からのクロックがNANDゲート60の
他方の入力端に供給されるとともに、Ｄフリップフロッ
プ58のクロック入力端に供給される。NANDゲート60の出
力がカウンタ２のクロック入力端に供給される。

NTSC方式の場合には、入力端子60からの切り替え信号
が「０」とされる。この場合には、前述したように、13
パルスが略均等に間引かれる。PAL方式の場合には、入
力端子５からの選択信号が「１」とされる。この場合に
は、113パルスが略均等に間引かれる。

f.周波数の設定この発明の一実施例では、アドレスを発生するカウン
タ２として2ⁿカウンタが用いられ、カウンタ２の最大カ
ウント数が２のべき乗とされている。このような2ⁿのカ
ウンタ２を用いてアドレスを発生させた場合は、ビット
シフトにより、周波数を設定できる。つまり、カウンタ
２の出力を１ビットシフトさせ、２クロックでアドレス
が１歩進されるようにすれば、周波数が（1/2）に設定
される。カウンタ２の出力をこれとは対にシフトさせれ
ば、周波数が２倍に設定される。

第８図は、マルチプレクサ４の構成を示すものであ
る。第８図において、入力端子71A〜71Jに、カウンタ２
からの８ビットの出力b₁〜b₈及びキャリービット出力b₉
がそれぞれ供給される。

入力端子74A及び74Bに、選択信号S₀及びS₁がそれぞれ
供給される。入力端子74Aからの選択信号S₀がANDゲート
75A及び75Bに供給されるとともに、この選択信号S₀が反
転されてANDゲート75C及び75Dに供給される。入力端子7
4Bからの選択信号S₁がANDゲート75A及び75Cに供給され
るとともに、この選択信号S₁が反転されて、ANDゲート7
5B及び75Dに供給される。

選択信号S₀が「１」で、選択信号S₁が「１」の時に
は、ANDゲート75Aの出力が「１」になり、ANDゲート75B
〜75Dの出力が「０」になる。したがって、スイッチ回
路76A、77A、78A、79A、80A、81Aがオンし、他のスイッ
チ回路はオフする。このため、入力端子71A〜71Fからの
ビットb₁〜b₆の出力が出力端子82A〜82Fからそれぞれ出
力される。

選択信号S₀が「１」で、選択信号S₁が「０」の時に
は、ANDゲート75Bの出力が「１」になり、ANDゲート75
A、75Dの出力が「０」になる。したがって、スイッチ回
路76B、77B、78B、79B、80B、81Bがオンし、他のスイッ
チ回路はオフする。このため、入力端子71B〜71Gからの
ビットb₂〜b₇の出力が出力端子82A〜82Fから出力され、
１ビットシフトした状態に設定される。

選択信号S₀が「０」で、選択信号S₁が「１」の時に
は、ANDゲート75Cの出力が「１」になり、ANDゲート75
A、75B、75C、75Dの出力が「０」になる。したがって、
スイッチ回路76C、77C、78C、79C、80C、81Cがオンし、
他のスイッチ回路はオフする。このため、入力端子71C
〜71Iからのビットb₃〜b₈までの出力が出力端子82A〜82
Fから出力され、２ビットシフトした状態に設定され
る。

選択信号S₀が「１」で、選択信号S₁が「１」の時に
は、ANDゲート75Dの出力が「１」になり、ANDゲート75
A、75B、75Cの出力が「０」になる。したがって、スイ
ッチ回路76D、77D、78D、79D、80D、81Dがオンし、他の
スイッチ回路はオフする。このため、入力端子71D〜71J
からのビットb₄〜b₉までの出力が出力端子82A〜82Fから
出力され、３ビットシフトした状態に設定される。

出力端子82A〜82Eの出力a₁〜a₅が第１図における反転
回路７に供給される。出力端子82Fからの出力がキャリ
ーとして上位２ビットカウンタ３に供給される。

g.ビデオカメラの全体構成この発明は、ビデオカメラのフォーカス駆動モータを
ドライブするのに用いられる。

第９図は、この発明を適用することができるビデオカ
メラの全体構成を示すものである。第９図において、10
1はレンズ、102はCCD撮像素子である。CCD撮像素子102
の受光面に、レンズ101を介された被写体像が結像さ
れ、CCD撮像素子102から撮像信号が得られる。

レンズ101には、第10図に示すように、固定レンズF1
（１群レンズ）、ズームレンズF2（２群レンズ）、固定
レンズF3（３群レンズ）、フォーカスレンズF4（４群レ
ンズ）が配設される。ズームレンズF2と固定レンズF3と
の間に、PNフィルタ117、アイリスリング118が配設され
る。フォーカスレンズF4に対向して赤外線カット用のダ
ミーガラス119が配設される。

フォーカスレンズF4を移動させることで、合焦位置が
得られる。このフォーカスレンズF4の位置は、フォーカ
ス駆動モータ103により移動可能とされる。フォーカス
駆動モータ103としては、精度の高い制御が容易に行な
えるように、ステップモータが用いられる。このステッ
プモータは、振動や雑音の低減のために、この発明が適
用された正弦波ドライバ113により正弦波で駆動され
る。また、レンズ１内のアイリスリング118の開閉がア
イリス駆動モータ104により制御される。アイリスリン
グ118の開閉状態は、例えばホール素子からなるアイリ
ス位置検出器105で検出される。また、ズームレンズF4
の位置がズーム位置検出器106で検出される。アイリス
位置検出器105、ズーム位置検出器106の出力がシステム
コントローラ112に供給される。

CCD撮像素子102の出力がサンプルホールド回路107に
供給される。CCD撮像素子２として補色市松格子状の画
素配列のものを用いた場合、サンプルホールド回路107
で、垂直方向に２画素分づつ出力されるCCD撮像素子102
の出力信号がサンプルホールドされる。サンプルホール
ド回路107の出力がAGC回路108を介してA/Dコンバータ10
9に供給される。A/Dコンバータ109で、CCD撮像素子102
の出力が例えば10ビットでディジタル化される。

A/Dコンバータ109の出力がディジタルビデオ信号処理
回路110に供給されるとともに、オプティカルディテク
タ111に供給される。オプティカルディテクタ111で、オ
ートフォーカス制御のためのAF検出信号と、自動露光の
ためのAE検出信号と、オートホワイトバランスのための
AWB検出信号が形成される。

オプティカルディテクタ111とシステムコントローラ1
12とは、シリアルインターフェースを介して、双方向に
接続される。このシリアルインターフェースを介して、
オプティカルディテクタ111とシステムコントローラ112
とは、垂直期間毎に信号のやり取りが行われる。

システムコントローラ112からオプティカルディテク
タ111に、フォーカス検出エリア設定信号、露光検出エ
リア設定信号、ホワイトバランス検出エリア設定信号等
が供給される。オプティカルディテクタ111からシステ
ムコントローラ112に、AF（オートフォーカス）検出信
号、AE（オートエクスポジャー）検出信号、AWB（オー
トホワイトバランス）検出信号等が供給される。

オプティカルディテクタ111からシステムコントロー
ラ112に送られてくるAF検出信号に基づいて、システム
コントローラ112からレンズ駆動信号が出力される。こ
のレンズ駆動信号が正弦波ドライバ113を介してフォー
カス駆動モータ103に供給される。これにより、フォー
カスレンズF4の位置が合焦位置になるように制御され
る。

オプティカルディテクタ111からシステムコントロー
ラ112に送られてくるAE検出信号に基づいて、システム
コントローラ112からアイリス制御信号が出力されると
ともに、AGC制御信号が出力される、このアイリス制御
信号がドライバ114を介してアイリス駆動モータ104に供
給される。また、このAGC制御信号がD/Aコンバータ115
を介してAGC回路108に供給される。これにより、CCD撮
像素子102からの撮像信号レベルに応じてアイリスリン
グ118が開閉されるとともに、AGC回路108のゲインが設
定される。

ディジタルビデオ信号処理回路110で、輝度信号及び
クロマ信号が信号処理される。この信号処理された輝度
信号及びクロマ信号がD/Aコンバータ115A及び115Bを介
してそれぞれアナログ信号に変換され、出力端子116A及
び116Bからそれぞれ出力される。

h.オートフォーカス制御合焦位置では、CCD撮像素子102からの輝度信号中の中
高域成分レベルが最大となる。したがって、CCD撮像素
子102からの輝度信号中の中高域成分レベルを所定のフ
ォーカスエリア内で積分した値を評価値とし、この評価
値が最大となるように、フォーカスレンズF4を位置制御
することで、合焦位置が得られる。

この第９図に示したビデオカメラでは、このような原
理に基づいて、フォーカス制御を行うようにしている。

すなわち、オプティカルディテクタ111内のAF検出回
路において、CCD撮像素子102からの撮像信号中の中高域
成分レベルが取り出され、この中高域成分レベルが所定
のフォーカスエリア内で積分される。この中高域成分レ
ベルを所定のフォーカスエリア内で積分した値がAF検出
信号として垂直期間毎にオプティカルディテクタ111か
らシステムコントロール112に送られる。

システムコントローラ112から、このAF検出信号に基
づいてドライブ信号が供給される。このドライブ信号に
基づいて、正弦波ドライブバ113から互いに位相の異な
る２相の正弦波に基づくPWM信号が発生される。この２
相PWM信号により、ステップモータの構成のフォーカス
駆動モータ103が回転される。

システムコントローラ112で、例えば山登り制御によ
り、垂直期間毎に得られるAF検出信号が最大となるレン
ズ位置が検出される。この位置で、フォーカス駆動モー
タ103が停止される。

i.フォーカス駆動モータの制御ステップモータの構成のフォーカス駆動モータ103を
駆動する正弦波ドライバ113として、第１図に示す正弦
波ドライバが用いられる。

上述のように、垂直期間毎にAF検出信号を取り込んで
オートフォーカス制御を行うようにした場合、第11図に
示すように、フォーカス駆動モータ103が垂直期間毎に
停止され、フォーカス駆動モータ103が停止されている
間T_SでAF検出信号が取り込まれる。そして、制御量が求
められたら、これに応じて、フォーカス駆動モータ103
が駆動される。

この発明が適用された正弦波ドライバでは、第１図に
示したように、間引き回路５が設けられており、１フレ
ーム分の水平同期パルスをカウンタ２でカウントした値
が２のべき乗の数（512）となるようにされている。こ
のため、垂直期間毎にフォーカス駆動モータ103を停止
させてAF検出信号を送出する際に、ディテント位置でフ
ォーカス駆動モータ103を止められる。すなわち、第12
図Ａ及び第12図Ｂに示すように、１フレームの間フォー
カス駆動モータ103を移動させた後の時点t_Aでフォーカ
ス駆動モータ103を停止させると、Ａ相の正弦波が０度
となるタイミングでフォーカス駆動モータ103が停止さ
れ、ディテント位置でフォーカス駆動モータ103が止ま
る。このため、安定した制御が行なえる。

ところで、フォーカス駆動モータ103の回転を開始さ
せる際には、大トルクが必要である。フォーカス駆動モ
ータ103が回転した後には、大トルクは不要である。し
たがって、フォーカス駆動モータ103を始動する際に
は、十分なトルクが得られるように大振幅の正弦波が与
えられ、フォーカス駆動モータ103が回転したら、省電
力化を図るために、フォーカス駆動モータ103に与える
正弦波の振幅が小さくされる。

この発明が適用された正弦波ドライバでは、第１図に
示したように、ROM1に例えば４つのテーブルが用意さ
れ、各テーブルに振幅の異なる正弦波データが蓄えられ
ている。したがって、端子21からの切り替え信号によ
り、ROM1のテーブルを切り替えることで、正弦波の振幅
を変えられる。この正弦波の振幅の切り替えは、フォー
カス駆動モータ103がディテント位置となるところで行
われる。これにより、円滑な回転が維持できる。

すなわち、第13図Ａ及び第13図Ｂに示すように、フォ
ーカス駆動モータ103が始動される時には、Ａ相及びＢ
相の正弦波は、大振幅とされる。フォーカス駆動モータ
103が回転した直後のＡ相の正弦波が０度になる時点t_B
位置で、Ａ相及びＢ相の正弦波の振幅が小振幅のものに
切り替えられる。このように、正弦波の振幅がディテン
ト位置で切り替えられるので、円滑な回転が維持でき
る。

〔発明の効果〕

この発明によれば、間引き設定回路５により、カウン
タ２からは１フレームで２のべき乗のアドレスが発生さ
れ、ROM1からは、２のべき乗で１周期分の正弦波が読み
出される。このように、カウンタ２からは１フレームで
２のべき乗のアドレスが発生されるので、垂直周期毎に
データを取り込んでオートフォーカス制御を行った時、
ステップモータをディテント位置で停止させることがで
きる。また、このようにカウンタ２から１フレームで２
のべき乗のアドレスが発生されるので、マルチプレクサ
４でカウンタ２の出力をビットシフトすることで、周波
数が容易に設定できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図，第２図はROMのテーブルの説明に用いる略線図，第
３図はこの発明の一実施例の説明に用いるタイミング
図，第４図はこの発明の原理説明に用いる略線図，第５
図は反転回路の一例のブロック図，第６図及び第７図は
間引き設定回路の一例及び他の例のブロック図，第８図
はマルチプレクサの構成の一例のブロック図，第９図は
この発明が適用されるビデオカメラの全体構成を示すブ
ロック図，第10図はこの発明が適用されるビデオカメラ
におけるレンズ構成の説明に用いる側面図，第11図はモ
ータ制御の説明に用いるタイミング図，第12図は回転を
停止させる時の制御の説明に用いる波形図，第13図は振
幅を変える時の説明に用いる波形図，第14図は従来のス
テップモータの説明に用いる略線図である。図面における主要な符号の説明 1:ROM,2:カウンタ， 3:上位２ビットカウンタ， 4:マルチプレクサ,5:間引き設定回路， 7:反転回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 8/18 G02B 7/28 G02B 7/36 H02P 8/00 H02P 8/14

Claims

(57)【特許請求の範囲】

【請求項１】フォーカスレンズを駆動するステップモー
タと、上記ステップモータを正弦波で駆動させるモータ駆動回
路と、正弦波データが蓄えられるメモリと、１フレーム期間のカウント値が2ⁿとなるようにカウント
を行なうカウンタと、上記カウンタの出力に応じて所定周期分の正弦波データ
を上記メモリから出力させるためのアドレスを発生する
アドレス発生回路と、上記アドレス発生回路から出力されるアドレスをビット
シフトして周波数を設定するビットシフト回路とを備えた撮像装置。