JP3047014B2 - フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及び当該装置を具える信号伝送及び／又は記憶システム - Google Patents

フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及び当該装置を具える信号伝送及び／又は記憶システム

Info

Publication number
JP3047014B2
JP3047014B2 JP2509203A JP50920390A JP3047014B2 JP 3047014 B2 JP3047014 B2 JP 3047014B2 JP 2509203 A JP2509203 A JP 2509203A JP 50920390 A JP50920390 A JP 50920390A JP 3047014 B2 JP3047014 B2 JP 3047014B2
Authority
JP
Japan
Prior art keywords
signal
subassembly
sub
mode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2509203A
Other languages
English (en)
Other versions
JPH04500443A (ja
Inventor
モハマド―レザ アジリ
パスカル デノワイュ
ティエリ フォティエ
Original Assignee
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR8908187A external-priority patent/FR2648651A1/fr
Priority claimed from FR8908186A external-priority patent/FR2648650A1/fr
Application filed by コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ filed Critical コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ
Publication of JPH04500443A publication Critical patent/JPH04500443A/ja
Application granted granted Critical
Publication of JP3047014B2 publication Critical patent/JP3047014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H04N7/0152—High-definition television systems using spatial or temporal subsampling
    • H04N7/0155—High-definition television systems using spatial or temporal subsampling using pixel blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/98—Adaptive-dynamic-range coding [ADRC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/797—Processing of colour television signals in connection with recording for recording the signal in a plurality of channels, the bandwidth of each channel being less than the bandwidth of the signal
    • H04N9/7976—Processing of colour television signals in connection with recording for recording the signal in a plurality of channels, the bandwidth of each channel being less than the bandwidth of the signal by spectrum folding of the high frequency components of the luminance signal

Landscapes

  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Image Processing (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Transceivers (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Transmitters (AREA)
  • Alarm Systems (AREA)

Description

【発明の詳細な説明】 本発明は周期的なクラスタで群別され、且つブロック
単位で、通過帯域の制限されている情報担体に伝送及び
／又は記憶される画像信号のような信号の処理を行い、
伝送及び／又は記憶された情報成分を低減させる信号処
理装置に関するものである。
本発明は、伝送段と、伝送及び／又は記憶される情報
成分の処理量を減少させる役割を果たす、通過帯域が制
限されている情報担体を介して伝送される信号の伝送及
び／又は記憶の後、前記伝送及び／又は記憶された信号
の受信及び／又は読出段とを具える信号伝送及び／又は
記憶システムにも関するものがある。ここに、前記伝送
段は、前記のような信号処理装置を組み込んでいる。
本発明は、伝送及び／又は記憶される情報成分の量を
減少させた後、予め伝送及び／又は記憶された信号の信
号処理装置にも関するものである。この処理は、補償モ
ードと称する第１伝送及び／又は記憶モードに従って、
所定のサブサンプリング比率の時間的サブサンプリング
・サブアセンブリを用い、第１信号シーケンスを供給す
るように構成し、又はフォールバックモードと称する第
２伝送及び／又は記憶モードに従って、フォールバック
処理アセンブリを用い、第２信号シーケンスを前記第１
シーケンスに加えるように構成し行われる。前記モード
の選択は、判定を行うサブアセンブリを用いて、それぞ
れ伝送及び／又は記憶される動き情報成分及び、一方又
は他方のモードと関連する情報成分に基づき、行われ
る。
更に、本発明は、伝送及び／又は記憶された情報成分
の量を減少させた後、予め伝送及び／又は記憶された信
号の処理を以下のように行う信号処理装置にも関するも
のである。すなわち、補償モードと称する第１伝送及び
／又は記憶モードに従って、所定のサブサンプリング比
率の時間的サブサンプリング・サブアセンブリを用い
て、第１信号シーケンスを供給するように構成し、又
は、フォールバックモードと称する第２伝送及び／又は
記憶モードに従って、フォールバック処理アセンブリを
用い、第２信号シーケンスの空間的サブサンプリングに
よって、第２信号シーケンスを前記第１シーケンスに加
え、且つ、空間的サブサンプリングを行ったシーケンス
の一方又は他方を交互に選択するために、前記モードの
選択を、判定を行うサブアセンブリによって、伝送及び
／又は記憶される動き情報成分と、一方又は他方のモー
ドに関連する情報成分とに基づき、前記動き補償サブア
センブリの出力信号又は、フォールバック処理サブアセ
ンブリの出力信号を選択する。
更に、本発明は、伝送段と、伝送及び／又は記憶され
た情報成分の量を減少させる役割を果たす、通過帯域が
制限されている情報担体を介して伝送された信号の伝送
及び／又は記憶後の伝送及び／又は記憶された信号の受
信及び／又は読出段とを具えている信号伝送及び／又は
記憶システムにも関するものである。
本発明は、処理される信号が動画像を示している情報
成分を有し、且つコンパクトディスクを、伝送及び／又
は記憶される信号の担体として用いる場合に、特に興味
深い適用性を有している。
例えば、画像と関連する極めて多量の情報成分の伝送
及び／又は記憶は、一般的に、伝送及び／又は記憶され
る信号の比較、すなわち、所定の比率で情報成分の数を
減少させることを意味している。すなわち十分な量の信
号を維持し、信号が伝える全情報がかなり変質してしま
うことを避ける必要がある。例えば、上記適用の範囲内
で、許容画像品質を保持する必要がある、という事実に
基づき、減少させる比率を決定する。
フローレートを小さくするための、現在のところ知ら
れている信号符号化方法の多くは、別個のコサイン伝送
型の直交伝送に基づいており、これによって、フローレ
ートが1/10の比率で低減する。著しい適用数、例えば、
コンパクトディスクに画像を記憶又は、処理するのに用
いる場合、この比率では十分ではなく、1/2の比率の補
足的な低減処理が不可欠であった。
従って、本発明の目的は、フローレートの低減が不十
分であることを、予め除去している信号処理装置を提供
せんとするある。
この目的のため、本発明は冒頭にて述べた種類の信号
処理装置に関するものであり、該装置が、 （ａ）補償モードとして示される第１伝送及び／又は記
憶モードにおいて、原信号クラスタよりも小さな速度
の、伝送及び／又は記憶される第１信号シーケンスを供
給するように構成された、所定の比率の時間的サブサン
プリング・サブアセンブリと、 （ｂ）連続する周期的なクラスタに属するブロック間の
動きを評価し、前記時間的サブサンプリングによってキ
ャンセルされるブロックの置き換えによって、伝送又は
記憶される動き情報をブロック単位で供給するように構
成されている動き推定サブアセンブリと、 （ｃ）一方では、補償モードに従って伝送及び／又は記
憶が行われる原信号中のブロックから信号ブロックを供
給し、他方では、前記キャンセルされたブロックの置き
換えによって前記ブロックと関連する動き情報成分から
信号ブロックを供給し、前記キャンセルされたブロック
の置き換えによって、前記伝送された信号及び動き情報
成分シーケンスから受信終了時に前記信号ブロックを再
生させるように構成した、動き補償を伴う信号ブロック
再生サブアセンブリと、 （ｄ）原信号と、動き補償後再生された前記信号との比
較に基づき、この比較の結果によって、前記補償モード
を選択するかどうかについての情報を、ブロック単位で
供給するように構成した、判定を行うサブアセンブリ
と、 （ｅ）ブロック単位で、前記比較の結果に基づき、前記
第１補償モードの代わりに、フォールバックとして示さ
れる、第２伝送及び／又は記憶モードに従って少なくと
も前記第１信号シーケンスと同期している第２信号シー
ケンスを、前記第１信号シーケンスに加えるように構成
されたフォールバック処理アセンブリとを具えているこ
とを特徴としている。
このような構成では、前記所定の比率が1/2と等しい
ことが好ましい。この場合、好適実施例においては、前
記フォールバック処理サブアセンブリが、前記原信号の
周期と等しいディレイを発生するディレイ回路と、その
後段の、前記時間的サブサンプリング・サブアセンブリ
と同じ比率で動作する時間的サブサンプリング回路とを
具えている。
更に、より改良された実施例では前記フォールバック
処理サブアセンブリが、並列に配置された、前記所定の
比率の第１及び第２空間的サブサンプリングチャンネル
を具える空間的サブサンプリング・サブアセンブリを具
え、前記空間的サブサンプリングのパターンが、動きに
無関係であるが、時間的信号の分解能に対しては、固定
されている。
この第１の構造において、前記所定の比率が1/2と等
しい場合、信号処理装置が、 （Ａ）前記空間的サブサンプリング・サブアセンブリ
が、各チャンネル毎に空間的フィルタリング回路と、そ
の後段の1/2の比率で作動する空間的サブサンプリング
回路とを具えるとともに、前記２つのチャンネルの出力
端子に、原信号の1/2の周波数で、前記空間的サブサン
プリング回路の出力端子の一方又は他方を択一的に選択
するように構成されている切換回路を具え； （Ｂ）前記判定を行うサブアセンブリが、判定回路によ
って制御される切換スイッチを具え、補償モードにおい
て、時間的サブサンプリング・サブアセンブリの出力信
号又はフォールバックモードにおいて前記切換回路の出
力信号を選択することを特徴としていることが好まし
い。
フォールバック処理サブアセンブリの他の例では、前
記信号処理装置は、 （Ａ）時間的サブサンプリングの比率が1/2と等しく； （Ｂ）前記フォールバック処理サブアセンブリが、前記
時間的サブサンプリング・サブアセンブリと並列に配置
された空間的サブサンプリング・サブアセンブリを具
え、該空間的サブサンプリング・サブアセンブリが２つ
の並列に配置されたチャンネルを具え、この第１チャン
ネルが第１空間サブサンプリング回路を具え、第２チャ
ンネルが、直列に配置された原信号の１周期のディレイ
を発生させるディレイ回路と、第２空間的サブサンプリ
ング回路とを具え、前記空間的サブサンプリングのパタ
ーンが、動きに無関係であるが、信号の時間的分解能に
対しては固定されており、且つ、前記２つの並列に配置
されたチャンネルの前段には、該チャンネルと直列に空
間的フィルタリング回路を配置し、後段には、前記空間
的サブサンプリング回路の出力信号の一方又は他方を、
前記原信号の1/2の周波数で択一的に選択するように構
成された切換回路を配置し、 （Ｃ）前記判定を行うサブアセンブリが、判定回路によ
って制御される切換スイッチを具え、補償モードにおい
て時間的サブサンプリング・サブアセンブリの出力信号
を選択し、フォールバックモードにおいて前記切換スイ
ッチの出力信号を選択することを特徴とする。
伝送及び／又は記憶される信号が画像信号を示してい
る特定の適用において、信号処理装置は、画像ブロック
毎に選択が行われ、且つ、前記判定回路が、動き補償内
挿回路と、内挿エラー計算回路とフォールバックエラー
計算回路とを具えていることを特徴としている。
画像信号に応用する場合、伝送及び／又は記憶される
信号の担体が、コンパクトディスクタイプであるとき
に、特に有利な方法で、本発明を用いることができる。
更に、本発明の目的は、受信側において、原信号に含
まれる動きに関する情報成分をロスすることなく、信号
を再生することのできる、予め伝送及び／又は記憶され
た信号の処理装置を提供せんとするにある。
このため、第１の例において、本発明は （ａ）前記時間的サブサンプリング・サブアセンブリの
出力信号に対応する、伝送及び／又は記憶された信号を
受信するように構成された動き補償サブアセンブリと； （ｂ）第１入力端子で前記動き補償サブアセンブリの出
力信号を受信し、第２入力端子で、前記フォールバック
処理サブアセンブリの出力信号に対応する伝送及び／又
は記憶される信号を受信し、且つ、前記第１又は第２動
作モードに対応する前記モード情報に従って、該出力端
子から、前記第１入力端子に生じる信号又は前記第２入
力端子に生じる信号のいずれか一方をそれぞれ供給する
切換スイッチと； （ｃ）入力信号の２倍の周波数で、前記切換スイッチの
前記出力端子又は、前記信号処理装置の前記入力信号の
周波数の半周期だけ遅れる前記動き補償サブアセンブリ
の入力端子のいずれか一方を選択する交互選択切換スイ
ッチとを具えていることを特徴とする信号処理装置に関
するものである。
第２の例を構成する変形例において、本発明は、 （ａ）予め伝送及び／又は記憶された信号に対応し、且
つ前記装置の入力信号を構成する受信信号の第１サブサ
ンプリング及び内挿サブアセンブリと； （ｂ）前記第１又は前記第２動作モードの前記選択に従
って、入力端子を、それぞれ、直接前記装置の入力端子
に又は、前記第１サブサンプリング及び内挿サブアセン
ブリを介して前記と同じ前記装置の入力端子に接続して
いる動き補償サブアセンブリと； （ｃ）前記第１又は前記第２動作モードの前記選択に従
って、入力端子を、それぞれ前記動き補償サブアセンブ
リの出力端子又は、直接前記装置の入力端子に接続して
いる第２サブサンプリング及び内挿サブアセンブリと； （ｄ）前記第１又は第２動作モードの選択に、それぞれ
対応する前記モード情報に従って、出力端子から、前記
動き補償サブアセンブリの出力信号又は前記第２サブサ
ンプリング及び内挿サブアセンブリの出力信号のいずれ
か一方を供給する切換スイッチと； （ｅ）入力信号の２倍の周波数で、この切換スイッチの
前記出力信号又は、前記装置の前記入力信号の周波数の
半周期だけ遅れる前記動き補償サブアセンブリの入力信
号のいずれかを一方を、交互に選択する切換スイッチと
を具えることを特徴とする信号処理装置にも関するもの
である。
第２の例の場合、信号処理装置は、前記第１及び第２
サブサンプリング及び内挿サブアセンブリが各々、空間
的サブサンプリング回路と、空間的内挿回路とを具え、
且つ前記動き補償サブアセンブリが、画像記憶装置及び
加算器を具え、これら記憶装置の内の第１番目の記憶装
置の出力画像と、第２番目の記憶装置の入力画像と、前
記入力画像及び出力画像の間の動きについての情報とに
基づき、動き補償された内挿を行い、前記記憶装置の各
々によって生ずるディレイが、前記信号処理装置の入力
信号の周期と等しいことを特徴とすることが好ましい。
これらの構造の一方又は他方において、信号処理装置
が動き補償サブアセンブリの入力信号の選択と、第２サ
ブサンプリング及び内挿サブアセンブリの入力信号の選
択とを、それぞれ第１切換スイッチと第２切換スイッチ
とで行い、これら切換スイッチを、前記モード情報に従
って切り換えるように構成していることを特徴とするの
が有利である。
発明の実施の形態 図１に示されている信号処理装置は、まず第一に、い
わゆる第１伝送及び／又は記憶モードに従って、所定の
比率で周波数がもとの信号よりも低い（伝達及び／又は
記憶される）第１信号シーケンスを供給するために設け
られた、時間的サブサンプリング・サブアセンブリを具
えている。ここでは、このサブアセンブリは、半分の比
率で動作する時間的なサブサンプリング回路10′ａから
成っている。一方、この装置は、ここでは動き推定回路
20によって構成される動き推定サブアセンブリを具えて
いる。この場合、時間的なサブサンプリング回路10′ａ
は、切り換えスイッチであり、この回路は、もとの繰り
返し数の半分の繰り返し数、すなわち、ここでは12.5Hz
で制御され、且つ、結果的には、画像信号のシーケンス
の各々２つの信号の内の１つの信号画像、例えば偶数の
画像をキャンセルする。動き推定回路20は、キャンセル
されていない画像、すなわち、この場合奇数の画像に作
用する。ここに示されている例では、画像情報成分が、
16×16画像信号のブロックで処理されるものと仮定す
る。これらブロックの各々において、回路20は動きの方
向を調べ、最終的には、Ｄで示されている動き情報と、
キャンセルされた画像に隣接する２つの画像の内容とに
基づき、このブロックの近似を予測する。動き情報成分
も、時間的なサブサンプリング動作によってキャンセル
されるこれらブロックを交換することによって、伝送及
び／又は記憶される必要がある。図１は、２つの画像記
憶装置21及び22と、ブロック相関器23とを具える動き推
定回路の一例を示す図である。
この種の相関器は、例えば、J.R.Jain及びA.K.Jainに
よる論文“変位測定及びそのインタフレーム画像の符号
化”（通信分のIEEE会報、vol.COM−29,no.12,1981年12
月,1799〜1808ページ）より既知である。このように提
案された相関関係による動き推定では、その効果を得る
ために、画像のシーケンスI1,I2,I3等中のキャンセルさ
れた画像例えば、I2の各ブロックにおける変位ベクトル
Ｄを決定し、関係式： ２（Ｘ）＝（1/2）（I1（Ｘ−Ｄ）＋I3（Ｘ＋
Ｄ）） に従って、Ｄの値を知ることによって、I2周辺のキャン
セルされていない画像I1とI3との半値加算からキャンセ
ルされた画像I2の近似を予測することができる。ここ
で、Ｘは、画素I1,I2,I3,オリジナル画像の空間指数、
Ｄは（画素の）変位、そしてI2は、キャンセルされた画
像のブロックの要素Ｘの強度の求められる近似である。
別の表現を用いれば、この動き推定は、各ブロック毎
のサーチであり、ブロックの総計としての式： Σ（DEF（X,D））２ が最小となるように、要素Ｘ、ベクトルＤによって表現
される。この式において、DEFは、“Display Frame Dif
ference"の略語であり、ブロックと関連する近似エラー
であり、このブロックにおいては、ブロックの画像要素
すべてに近似エラーを二乗して足し合わせたものに等し
い。結果的に、この近似エラーは、式： Σ（I2（Ｘ）−（1/2）（I3（Ｘ＋Ｄ）＋I1（Ｘ−
Ｄ））２ で表現され、この式に基づいて、最小値がサーチされ
る。横軸の値Dx及び縦軸の値Dyによってそれぞれ制限さ
れているサーチ範囲における変位ベクトルすべてを徹底
的にテストした後、選択された変位ベクトルを、この最
小値と関連するベクトルとする。
信号処理装置は、通常のモードである補償モード処理
の他に、フォールバック処理サブ−アセンブリも具えて
いる。動き推定サブアセンブリが、後に更に詳しく説明
する所定の規準に従って使えない場合、フォールバック
処理サブ−アセンブリが補償モードの動作を引き継ぐ。
一般的な方法では、動作の通常のモードは動き推定モー
ドであり、最終的な動き補償を行う。従って、通常のモ
ードは結果的に補償モードである。ある場合では、この
通常モードをフォールバックモードを示すモードに変え
ることができる。このフォールバック処理サブアセンブ
リはディレイ回路50を具えており、このディレイは、こ
こではもとの信号の周期と等しい。また、時間的サブサ
ンプリング回路10″ａは、回路10′ａと同じ比率で作動
する。
信号処理装置は、動き補償と関連する再生サブアセン
ブリも具えている。補償モードにおける伝送及び／又は
記憶によって生じる、もとの信号中のブロックと、キャ
ンセルされたブロックの代わりに前記ブロックと関連す
る動き情報成分とに基づき、再生サブアセンブリは信号
ブロックを供給する。これら信号ブロックは、その受信
により、非伝送ブロックを、伝送信号シーケンス及び伝
送動き情報成分に基づき、再生する。ここでは、図２に
示されているように、このサブアセンブリは、画像記憶
装置91a,91b及び92を具えるとともに、加算器93も具え
ている。これら構成要素によって、（動き推定回路20に
より選択された変位ベクトルＤを考慮し、記憶装置91a
の出力端子に出力される）画像I1と（Ｄを考慮し、記憶
装置92の出力端子に出力される）画像I3との半値加算に
よって、動き補償された内挿を行うことができる。記憶
装置91a及び91bのアドレスは、記憶装置91aでは−Ｄ、
記憶装置92では＋Ｄシフトしている。この内挿の結果生
じる、動き補償された画像は、加算器93によって供給さ
れる。
更に、信号処理装置は、判定を行うサブ−アセンブリ
を具えている。このサブ−アセンブリは、ここでは判定
回路によって制御される切り換えスイッチ80′ａを具え
ている。ここに記載されている例では（図２参照）、判
定回路（94〜103）を、減算器94と、この減算器94の出
力信号を二乗する手段95によって構成する。減算器94
は、動き補償による再生アセンブリの出力端子（すなわ
ち、加算器93の出力端子）に生じる動き補償された画像
から、記憶装置91bの出力端子に生じる画像I2を引き算
する。手段95は、減算器94と相俟って、動き補償モード
で動作する内挿エラー計算回路（94,95）を構成する。
この内挿エラーは、各ブロック毎に計算される。同様
に、回路（96,97,98,99,100,101,102,103）は、フォー
ルバックモードにおいて誤差計算を行う。この目的のた
め、この回路は、各々空間的フィルタ96又は98及び減算
器97又は99を有する画像I3の空間フィルタ（回路（96,9
7）及び（98,99）と、その後に続く、該空間的フィルタ
回路の出力信号を二乗するための手段100及び101と、こ
れら二乗手段100及び101の出力信号の半値加算値を出力
する加算器102と、二乗手段95の出力信号と加算器102の
出力信号とを比較するための比較器103とを具えてい
る。この比較器103は、微弱な方の出力信号を選択する
とともに、各画像ブロック毎に、対応するモード情報を
出力する。すなわち、二乗手段95が選択される場合は、
補償モードであり、逆の場合はフォール・バックモード
である。
図１に示す回路の動作モードを、以下に示す。第１伝
送モード（補償モード）において、時間的なサブサンプ
リング・サブアセンブリ（この場合、回路10′ａ）は、
第１信号シーケンスを出力する。時間的なサブサンプリ
ングの比率は、記載した例では1/2と等しく、これら信
号の周波数は、すでに記載したように、12.5Hzと等し
い。第２伝送モード（フォールバックモード）では、第
１信号シーケンスと同期している第２信号シーケンス、
すなわち、時間的なサブサンプリング回路10″ａの出力
信号も伝送する。従って、通常の伝送信号は出力端子S1
で得られるブロックであり、出力端子S2で得られるフォ
ールバックブロックは、（判定回路が切換スイッチ80′
ａの閉止を制御する場合、）出力端子S1で得られるブロ
ックと隣接している。
変形例では、フォールバック処理サブアセンブリが空
間的サブサンプリング・サブアセンブリをも具えてい
る。図３に示されている変形例では、それ自身、それぞ
れ出力端子S2及びS1と直列に配置された第１及び第２空
間的サブサンプリング通路を具えている。第１通路は、
空間フィルタリング回路30′ａと、比率1/2で動作する
（例えば、五の目型、というよりはむしろ、直交サブサ
ンプリングである）第１空間的サブサンプリング回路40
aとを具えている。第２通路は、前記回路と同一の空間
的フィルタリング回路30″ａと、比率1/2で動作する第
２空間サブサンプリング回路60aとを具えている。回路6
0aによるサブサンプリングは、回路40aによるサブサン
プリングと同様のもの、又は補足的なものである。すな
わち、引用したサンプリング行列の例の場合、五の目型
サブサンプリング又は、同一若しくは、補足的な直交サ
ブサンプリング動作である。
図4a〜4cは、サンプリングのパターンの特徴に従っ
て、空間的フィルタリング回路によってなされるフィル
タ処理を例を示す図である。Fpとfoとが、それぞれ画像
の水平周波数（画素）と、垂直周波数（ライン）とであ
るとすると、図4aは、図5aに示されているようなライン
・クインクス（５点型）サブサンプリング動作の場合に
行われるフィルタリングモードを示している。（×印は
サブサンプリング動作の間の保持画像の画素を示し、点
は、キャンセルされた画像の画素を示している。）図4b
は、垂直直交サブサンプリング動作の場合に行われるフ
ィルタリングモードを示している。（図5bに示されてい
るように、２つのラインの内の一方のラインを排除して
いる。）図4cは、水平直交サブサンプリング動作の場合
に行われるフィルタリングモードを示している。（図5c
に示されているように、垂直方向に整列している各ライ
ンの中の各２つの画素の一方を排除している。） 空間的サブサンプリング・サブアセンブリは、２つの
並列通路の出力端子に配置されたスイッチ70aも具えて
いる。このスイッチ70aの出力端子は、空間的サブサン
プリング回路40aの出力信号又は、空間的サブサンプリ
ング回路60aの出力信号のいずれか一方を選択する。従
って、２つの連続する画像のサンプルに基づき、12.5Hz
の周波数で、切換スイッチ70aの出力端子に完全な画像
が得られる。この画像は、予めフィルタ処理された２つ
の画像を混合することによって得られる。
図３に示されている変形例の場合、判定を行うサブア
センブリは、第２切換スイッチ80″ａを具え、この第２
切換スイッチ80″ａは、判定回路90の制御の下、補償モ
ードにおいて第２時間的サブサンプリング回路10′ａの
出力信号を選択し、フォールバックモードにおいて、ス
イッチ70aの出力信号を選択する。ブロックに関しての
この選択は、従来と同様、（以下に限定されるものでは
ないが、）16×16のブロックまたは８×８のブロックを
考慮して行われる。各ブロックにおいて、最終的に判定
回路によって最小エラーを選択し、画像再生を行うの
は、２つのモードの一方である。
図１及び３の結合に対応するフォールバック処理サブ
アセンブリの実現は、唯一に限定されない。図６は、本
発明による信号処理装置の変形例を示している。ここで
は、前記のフォールバック処理サブアセンブリと等価な
他のフォールバック処理サブアセンブリを具えている。
図６に示す信号処理装置は、前述の場合と同様に、時
間的なサブサンプリング・サブアセンブリと、動き推定
サブアセンブリと、動き補償再生サブアセンブリと、判
定を行うサブアセンブリとを具えている。時間的なサブ
サンプリング・サブアセンブリは、ここでは（回路10′
ａ及び10″ａと同じく）1/2の比率で動作する時間的な
サブサンプリング回路10bである。図６に示す信号処理
回路は、フォールバック処理サブアセンブリも具えてい
る。このフォールバック処理アセンブリは、以下の方法
で実現される。まず、このサブアセンブリは、信号の通
過帯域を制限するための空間的フィルタリング回路30b
を具えている。この空間的フィルタリング回路の後に
は、２つの並列に配置された通路が続いている。第１の
通路は、1/2の比率でのサンプリング（例えば、ライン
・クインクス（５点型）、というよりもむしろ直交サブ
サンプリング）を行う第１空間的サブサンプリング回路
40bを具え、第２の通路は、ディレイ回路50bと、1/2の
比率でサンプリングを行う第２空間的サブサンプリング
回路60bとを具えている。回路50bによって生じるディレ
イは、もとの信号の周期（ここでは、25Hz）と等しい。
回路60bによって行われる空間的サブサンプリングは、
回路40bによって行われる空間的サブサンプリングと同
様のサブサンプリング又は補助的なサブサンプリングで
ある。すなわち、引用されたサンプリングマトリックス
の場合、ラインクインクス（５点型）又は、直交サブサ
ンプリングと同一若しくはこれの補助的サンプリングで
ある。
フォールバック処理サブアセンブリは、２つの並列通
路の出力端子に配置されたスイッチ70bを具えている。
このスイッチ70bの出力端子は、空間的サブサンプリン
グ回路40bの出力信号又は空間的サブサンプリング回路6
0bの出力信号のいずれか一方を択一的に受信する。従っ
て、スイッチ70bの出力端子には２つの連続する画像か
ら、12.5Hzの周波数で２つの以前にフィルタ処理した画
像を混合することによって、完全な画像が得られる。
前述の場合、信号処理装置は、判定を行うサブアセン
ブリを具えているが、ここでは、切換スイッチ80bも具
えている。この切換スイッチ80bは、判定回路90によっ
て制御され、補償モードでは、時間的サブサンプリング
回路10bの出力信号を選択し、フォールバックモードで
は、スイッチ70bの出力信号を選択する。
本発明は、上記の処理装置に限定されるものではな
く、いかなる種類の伝送及び／又は信号記憶装置にも関
連していることに注意すべきである。この伝送及び／又
は信号記憶装置は、一方では、これらの信号を表してい
る情報成分を、これら情報成分の伝送又は記憶情報担体
へと伝送する段を具え、他方では、このように伝送され
た情報成分を受信及び／又はこのように記憶された情報
を読み出すための段を具えている。すなわち、この情報
担体が通過帯域を制限している種類のものであり、且
つ、伝送及び／又は記憶の前に情報成分の量を少なくす
る処理動作が必要である場合、本発明は、このような装
置に関連するものであり、この時、その伝送段は、上記
信号処理装置のいずれか一つを具えている。
逆に、情報成分が前述の種類の信号処理装置によって
処理された場合、その後この信号をもとに時間比率で再
生する。この動作は、空間的サブサンプリングが伝送に
影響を及ぼす場合に、図７にて示す後処理によって行わ
れる。伝送において、このような空間的サブサンプリン
グが存在しない場合、装置の構造を、この図７から容易
に類推することができる。
図7a,7b及び7cにそれぞれ対応する３つの別個の状態
で、図７に示されている、後述する信号処理装置は、こ
こで記載されている例では、周波数が12.5Hzの入力画像
を受信する（結果的には、各々80ms続いている）。ま
た、装置の出力端子において、周波数が25Hzの画像を得
る必要がある。入力画像は、動き情報成分Ｄと、モード
（動き補償モード又はフォールバックモード）に関連す
る情報成分Ｍとを伴っている。これら動き情報成分及び
モード情報成分も、前記情報担体（図１又は図６参照）
によって、伝送及び／又は記憶される。
図7a〜7cに示されている処理装置はまず、動き補償サ
ブアセンブリを具えている。この動き補償サブアセンブ
リそれ自体が、画像記憶装置201a,201b及び202と、加算
器203とを具えている。この動き補償サブアセンブリの
前に、切換スイッチ110を設けている。この切換スイッ
チ110は、第１入力端子で直接入力画像を受信し、第２
入力端子で、第１サブサンプリング及び内挿サブアセン
ブリを介し前記と同一の入力画像を受信する。この第１
サブサンプリング及び内挿サブアセンブリは、第１空間
的サブアセンブリ回路211と第１空間的内挿回路212とを
具えている。この第１空間的内挿回路は、回路211で採
られているサブサンプリングモードに適合している。切
換スイッチ110は、各画像ブロック毎に、モード情報を
受信するとともに、このモード情報の機能に基づき、入
力端子に直接接続する位置（切換スイッチ110の対応す
る入力端子において、Ｃで示されている動き補償モー
ド）又は、これとは逆に、反対の位置（切換スイッチ11
0の対応する入力端子において、Ｒで示されているフォ
ールバックモード）に切り換わり、このＲの位置で第１
サブサンプリング及び内挿サブアセンブリの出力信号を
選択する。
図7a〜7cにて示す処理装置は、第２サブサンプリング
及び内挿サブアセンブリとを具えている。この第２サブ
サンプリング及び内挿サブアセンブリは、それ自体第２
空間的サブサンプリング回路221と、第２空間的内挿回
路222とを具えている。これらは、それぞれ回路211及び
212と同一のものである。この第２サブサンプリング及
び内挿サブアセンブリ221,222の前には、切換スイッチ1
20を設け、後には、切換スイッチ130を設けている。切
換スイッチ120は、その第１入力端子で動き補償サブア
センブリからの出力信号を受信し、第２入力端子で入力
画像を直接受信する。この受信されたモード情報に従
い、動き補償された信号（Ｃで示されている動き補償モ
ード）又は入力画像（Ｒで示されているフォールバック
モード）のいずれか一方を選択する。第１入力端子にお
いて、切換スイッチ130は、動き補償サブアセンブリの
出力信号を受信し、第２入力端子において、第２サブサ
ンプリング及び内挿サブアセンブリの出力信号を受信
し、受信されたモード情報に基づき、動き補償された信
号（Ｃで示される動き補償モード）又は、第２サブサン
プリング及び内挿サブアセンブリの出力信号（Ｒで示さ
れているフォールバックモード）のいずれか一方を受信
する。
図7a〜7cに示す処理装置は、更に切換スイッチ250を
具えている。この切換スイッチ250は、入力画像の２倍
の比率で（この場合、入力画像の周波数が12.5Hzである
ので、25Hzの周波数で）切換スイッチ130の出力信号又
は画像記憶装置201bの出力信号を択一的に選択する。
この処理装置の動作モードを、実際に接する３つの状
態に対して、それぞれ対応する図面、7a〜7cを参照して
説明する。先ず第１に、装置の入力画像を、動き補償モ
ード又はフォールバックモードのいずれか一方に従っ
て、すなわち、これれら２つのモードの一方又は他方に
従って、伝送及び／又は記憶の前に、処理された画像ブ
ロックによって構成することができ、これら３つの変形
例が前記３つの状態に対応していることに注意する必要
がある。
まず、入力画像が、伝送及び／又は記憶前に、動き補
償モードに従って処理された画像ブロックで独占的に構
成されているものと、仮定する（図7aにて示す第１状
態）。従って、対応するモードの情報によって３つの切
換スイッチ110〜130を、位置Ｃに保持する。更に、入力
画像のシーケンスをI1,I3,I5,I7通……で示し、且つ、
考慮瞬時tcに、（−Ｄで補償された）画像I1が、画像記
憶装置201aの出力端子で得られるものと仮定すると、同
時に、I1の後80msで生じる画像I3が、画像記憶装置201b
の入力端子に得られる。この時、切換スイッチ250はIC
で示されている位置において、動き補償サブアセンブリ
の加算器203の出力端子を選択する。この出力端子で得
られる２で示される画像は、画像I1及びI3とは逆のパ
リティを有する画像であり、これら画像I1及びI3の半値
加算によって、各々画像から40msでこれら２つの画像の
間に再生される。また、２で示される画像は、（前も
って選択され、前記動き補償サブアセンブリに供給され
た）変位ベクトルＤの方向を考慮している。25Hzの周波
数で、すなわち、40ms後、切換スイッチ250は、状態を
切り換え、ITで示されている位置において、記憶装置20
1bの出力信号を選択する。この出力信号はI3である。そ
の理由は、I3が、40ms早く、記憶装置201bの入力端子に
生じたからである。
同じ状態変化のサイクルが続行し、その後、切換スイ
ッチ251は、新しく選択された変位ベクトルの方向にI3
とI5との重み付き平均である画像４を選択する。その
後、画像I5、それから6,I7,8,I9等……を選択す
る。最終的には、切換スイッチの出力端子に、結果的に
は図7aの処理装置の出力端子に、I1,2,I3,4,I5,
6,I7等……のタイプの画像シーケンスが入力画像の２
倍の周波数で得られる。
入力画像を、伝送及び／又は記憶前に、前記フォール
バックモードに従い処理された画像ブロックによっても
っぱら構成するのと仮定する（図7bに示されている第２
状態）。今回は、対応するモード情報によって、３つの
切換スイッチ110〜130を位置Ｒに保持する。伝送終了時
の処理動作の間用いられるのと同じサンプリング行列に
従い、空間的サブサンプリング回路211によって、所定
のパリティ画像（例えば、奇数画像、すなわち、画像
I1,I3,I5等……）のサブサンプリング処理を行い、その
後、空間的内挿回路212によって、省略したサンプルを
再生する。入力画像I3に対する、第１サブサンプリング
及び内挿サブアセンブリの回路212の出力端子に得られ
る画像をI3Rで示すと、画像I3Rが入力画像I3の代わりと
なることがわかる。
同様に、空間的サブサンプリング回路221及び空間的
情報回路222によって、以前に用いられていたのと同じ
サンプリングマトリックスの位相に従って、パリティが
反対の画像（例えば、偶数の画像I2,I4,I6等……）のサ
ブサンプリング及び省略したサンプルの再生がそれぞれ
補償さている。入力画像I3に対する、第２内挿サブサン
プリング・サブアセンブリの回路222の出力端子に再生
されるこの画像を、I2Rで示す。従って、切換スイッチ2
50は、ICのポジションにおいて、I2Rで示されている前
記第２のサブアセンブリの出力端子に得られる画像を選
択し、又ITのポジションにおいて、I3Rで示されてい
る、第１サブサンプリング及び内挿サブアセンブリの出
力端子に40ms早く得られ、且つ画像記憶装置201bの出力
端子に得られる画像を選択する。今回はI1R,I2R,I3R,I
4R,I5R等……のタイプの画像シーケンスが、絶えず、入
力画像の２倍の周波数で、図7bの信号処理装置の出力端
子に得られる。
入力画像が、動き補償モードに従って伝送終了時に処
理される画像ブロックと、フォールバックモードに従っ
て伝送終了時に処理される画像ブロックとから、同時に
再生されるものと仮定する（通常最も頻繁に生じる状態
である、図7cで示されている第３状態）。２つのモード
の各々に対応しているモード情報によって、処理装置の
入力端子に生じる画像ブロックが従属する処理タイプに
従って、３つの切換スイッチ110,120,130は、択一的に
その位置をＣ又はＲに切り換える。すなわち、この装置
において行われる処理動作は、たとえどのような場合に
せよ、第１又は第２状態の場合に行われる処理動作とな
る。
実際には、フォールバックモードブロックの場合、第
１サブサンプリング及び内挿サブアセンブリ（211,21
2）は、所定のパリティ（例えば、奇数）の画像サンプ
ルの再生及び省略したサンプルの再生を連続的に供給す
る。前記第１サブアセンブリの出力端子に得られるブロ
ックI3Rは、切換スイッチ110によって、入力画像I3に再
挿入されてI3CRで示す将来出力画像を構成する。同様
に、フォールバックモードブロックの場合において、第
２サブサンプリング及び内挿サブアセンブリ（221,22
2）は、切換スイッチ120の出力信号を処理することによ
って、逆のパリティの画像（ここでは、偶数の画像）の
再生を供給する。この切換スイッチ120の第２状態の役
割は、（すでに記載した方法で、動き補償サブアセンブ
リ201a〜203の出力端子に得られる）補償されたブロッ
クI2を、入力画像I3に挿入することである。前記第２サ
ブアセンブリの入力端子に形成される画像をＩ″２で示
し、その出力端子に形成される画像をＩ″2Rで示す。従
って、切換スイッチ130は、位置制御を行う受信モード
情報の機能に基づき、動き補償サブアセンブリの補償さ
れた出力ブロック２、又は第２サブサンプリング及び
内挿サブアセンブリの内挿された出力ブロックＩ″2Rの
いずれか一方を選択することによって、将来出力画像I
2CRを完成することができる。
従って、この第３状態において、切換スイッチ250
は、ICで示されるポジションで切換スイッチ130の出力
画像I2CR又は、ITで示されるポジションで、切換スイッ
チ110の出力端子に0ms早く得られ、且つこの時、画像記
憶装置201bの出力端子に存在する画像I3CRのいずれか一
方を選択する。また、図7cに示す処理装置の出力端子
に、I1CR,I2CR,I3CR,I4CR,I5CR,等……のタイプの画像
のシーケンスが、入力画像の２倍の周波数で再び得られ
る。
図７を参照して前述した伝送及び／又は記憶後の信号
処理装置は、図１及び３を合わせ説明した、伝送及び／
又は記憶前の信号処理装置に対応している。伝送時に、
空間サブサンプリングを行わない場合（すなわち、図１
に示されているような、フォールバック処理サブアセン
ブリのみを用いる場合）、図７に示す処理装置は、以下
の方法で簡略化される。一方では、２つの内挿及びサブ
サンプリング・サブアセンブリ（211,212）及び（221,2
22）を取り除くとともに、これに対応する切換スイッチ
110及び120も取り除く。他方では図１の信号S1及びS2に
対応する信号が、この抑制を考慮し、動き補償サブアセ
ンブリの入力端子（記憶装置201b及び202の通常の入力
端子）及び、切換スイッチ130の入力端子Ｒにそれぞれ
供給される。図７から容易に案出することのできる変形
例は示していない。
本発明は、ここに記載されている例に限定されるもの
ではなく、本発明に基づき、本発明の範囲を逸脱するこ
となく変形、変更を行うことができること勿論である。
これら変形例のいくつかについては、すでに説明した。
動き推定回路を欠いて、フォールバック制御サブアセン
ブリに置き換えるかどうかを判定するのに用いられる基
準が、広範な状態に対応していることにも注意する。維
持されるべき基準とは、例えば、動きが早すぎる又は早
すぎない場合、及び動き推定回路がその動作範囲外で作
動する場合である。しかし、ノイズが大きくなり過ぎ、
推定エラーが生じる場合、すなわち、物体が反対方向に
動き、動き推定回路が、誤動作する画像区域で動作する
場合、フォールバックモードでトリガ制御を行うことも
できる。
更に、本発明は、ここに記載されている処理装置に限
定されるものではなく、また、一方では、信号を示して
いる情報成分を、これら情報成分を伝送又は記憶する担
体に伝送する段を具え、他方では、このように伝送され
た情報成分を受信及び／又はこのように記憶された情報
成分を読み出す段を具えている伝送及び／又は信号記憶
システムにも関するものであること明らかである。すな
わち、この情報担体の通過帯域が制限され、伝送及び／
又は記憶前得の情報成分の量を小さくするための処理動
作が必要であると認められる場合、本発明は、受信段が
前述の信号処理装置のいずれか一つを具えている、伝送
及び／又は信号記憶システムにも関するものである。
図面の簡単な説明 −図１は、本発明によるフローレート低減後の伝送及
び／又は記憶される信号の処理を行う装置の一例を示す
図である。
−図２は、この信号処理装置中の動き補償を伴う再生
サブアセンブリ及び、判定を行うサブアセンブリの判定
回路の一例を示す図である。
−図３は、図１との結合による、フォールバック処理
サブアセンブリの他の一例を示す図である。
−図4a〜4cは、それぞれ、図5a〜5cにて示されている
ような種々のサンプリングパターンに適合した、図３に
て示すフィルタリング回路の３つの伝送特性を示す図で
ある。
−図６は、本発明による、フローレート低減後に伝送
及び／又は記憶された信号の処理装置の第２の例を示す
図である。
−図７は、本発明による、関連する図１及び図３で示
されている信号処理装置に対応するタイプの信号処理装
置における信号処理の後、予め伝送及び／又は記憶され
た信号の信号処理装置を示す図であり、図7a,7b,7cにお
いて、３つの異なる動作モードのものを示している。
ここでは例えば、入力信号の繰り換えし数は25Hzであ
り、これらの信号に対して、処理装置は、繰り返し数が
12.5Hzの信号を供給しなければならない。２のファクタ
によるこの時間的サンプリングは、以下の方法によって
実現される。これは主に図1,3及び６と関連するもので
ある。
フロントページの続き (72)発明者 フォティエ ティエリ フランス国 75012 パリ アブニュ アルノールド ネッテ21 (56)参考文献 特開 昭63−152237（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 14/00 - 14/06 H04N 7/015 H04N 7/24 G06T 9/00

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】周期的なクラスタで群別され、且つブロッ
    ク単位で、通過帯域の制限されている情報担体に伝送及
    び／又は記憶される画像信号のような信号の処理を行
    い、伝送及び／又は記憶させた情報成分を低減させる信
    号処理装置において、該装置が、 （ａ）補償モードとして示される第１伝送及び／又は記
    憶モードにおいて、原信号クラスタよりも小さな速度
    の、伝送及び／又は記憶される第１信号シーケンスを供
    給するように構成された、所定の比率の時間的サブサン
    プリング・サブアセンブリと、 （ｂ）連続する周期的なクラスタに属するブロック間の
    動きを評価し、前記時間的サブサンプリングによってキ
    ャンセルされるブロックの置き換えによって、伝送又は
    記憶される動き情報をブロック単位で供給するように構
    成されている動き推定サブアセンブリと、 （ｃ）一方では、補償モードに従って伝送及び／又は記
    憶が行われる原信号中のブロックから信号ブロックを供
    給し、他方では、前記キャンセルされたブロックの置き
    換えによって前記ブロックと関連する動き情報成分から
    信号ブロックを供給し、前記キャンセルされたブロック
    の置き換えによって、前記伝送された信号及び動き情報
    成分シーケンスから受信終了時に前記信号ブロックを再
    生させるように構成した、動き補償を伴う信号ブロック
    再生サブアセンブリと、 （ｄ）原信号と、動き補償後再生された前記信号との比
    較に基づき、この比較の結果によって、前記補償モード
    を選択するかどうかについての情報を、ブロック単位で
    供給するように構成した、判定を行うサブアセンブリ
    と、 （ｅ）ブロック単位で、前記比較の結果に基づき、前記
    第１補償モードの代わりに、フォールバックとして示さ
    れる、第２伝送及び／又は記憶モードに従って少なくと
    も前記第１信号シーケンスと同期している第２信号シー
    ケンスを、前記第１信号シーケンスに加えるように構成
    されたフォールバック処理アセンブリとを具えているこ
    とを特徴とする信号処理装置。
  2. 【請求項２】前記判定を行うサブアセンブリが、判定回
    路によって制御される切換スイッチを具え、補償モード
    において時間的サブサンプリング・サブアセンブリの出
    力信号を選択し、フォールバックモードにおいてフォー
    ルバック処理サブアセンブリの出力信号を選択すること
    を特徴とする請求項１に記載の信号処理装置。
  3. 【請求項３】前記所定の比率が1/2と等しいことを特徴
    とする請求項１又は２に記載の信号処理装置。
  4. 【請求項４】前記フォールバック処理サブアセンブリ
    が、前記原信号の周期と等しいディレイを発生するディ
    レイ回路と、その後段の、前記時間的サブサンプリング
    ・サブアセンブリと同じ比率で動作する時間的サブサン
    プリング回路とを具えることを特徴とする請求項３に記
    載の信号処理装置。
  5. 【請求項５】前記フォールバック処理サブアセンブリ
    が、並列に配置された、前記所定の比率の第１及び第２
    空間的サブサンプリングチャンネルを具える空間的サブ
    サンプリング・サブアセンブリを具え、前記空間的サブ
    サンプリングのパターンが、動きに無関係であるが、時
    間的信号の分解能に対しては、固定されていることを特
    徴とする請求項１〜４のいずれか一項に記載の信号処理
    装置。
  6. 【請求項６】前記所定の比率が1/2と等しいことを特徴
    とする請求項５に記載の信号処理装置。
  7. 【請求項７】（Ａ）前記空間的サブサンプリング・サブ
    アセンブリが、各チャンネル毎に空間的フィルタリング
    回路と、その後段の1/2の比率で作動する空間的サブサ
    ンプリング回路とを具えるとともに、前記２つのチャン
    ネルの出力端子に、原信号の1/2の周波数で、前記空間
    的サブサンプリング回路の出力端子の一方又は他方を択
    一的に選択するように構成されている切換回路を具え； （Ｂ）前記判定を行うサブアセンブリが、判定回路によ
    って制御される切換スイッチを具え、補償モードにおい
    て、時間的サブサンプリング・サブアセンブリの出力信
    号又はフォールバックモードにおいて前記切換回路の出
    力信号を選択することを特徴とする請求項６に記載の信
    号処理装置。
  8. 【請求項８】（Ａ）時間的サブサンプリングの比率が1/
    2と等しく； （Ｂ）前記フォールバック処理サブアセンブリが、前記
    時間的サブサンプリング・サブアセンブリと並列に配置
    された空間的サブサンプリング・サブアセンブリを具
    え、該空間的サブサンプリング・サブアセンブリが２つ
    の並列に配置されたチャンネルを具え、この第１チャン
    ネルが第１空間サブサンプリング回路を具え、第２チャ
    ンネルが、直列に配置された原信号の１周期のディレイ
    を発生させるディレイ回路と、第２空間的サブサンプリ
    ング回路とを具え、前記空間的サブサンプリングのパタ
    ーンが、動きに無関係であるが、信号の時間的分解能に
    対しては固定されており、且つ、前記２つの並列に配置
    されたチャンネルの前段には、該チャンネルと直列に空
    間的フィルタリング回路を配置し、後段には、前記空間
    的サブサンプリング回路の出力信号の一方又は他方を、
    前記原信号の1/2の周波数で択一的に選択するように構
    成された切換回路を配置し、 （Ｃ）前記判定を行うサブアセンブリが、判定回路によ
    って制御される切換スイッチを具え、補償モードにおい
    て時間的サブサンプリング・サブアセンブリの出力信号
    を選択し、フォールバックモードにおいて前記切換スイ
    ッチの出力信号を選択することを特徴とする請求項１に
    記載の信号処理装置。
  9. 【請求項９】前記信号が画像を表している信号である場
    合、画像ブロック毎に選択が行われ、且つ、前記判定回
    路が、内挿エラー計算回路と、フォールバックエラー計
    算回路とを具えていることを特徴とする請求項７又は８
    に記載の信号処理装置。
  10. 【請求項１０】通過帯域が制限されてる情報担体がコン
    パクトディスクのタイプであることを特徴としている請
    求項９に記載の信号処理装置。
  11. 【請求項１１】伝送段と、伝送及び／又は記憶される情
    報成分の量を減少させる役割を果たす、通過帯域が制限
    されている情報担体上に伝送される信号の伝送及び／又
    は記憶の後、伝送及び／又は記憶された信号の受信及び
    ／又は読出段とを具える信号伝送及び／又は記憶システ
    ムにおいて、 前記伝送段が、請求項１〜10のいずれか一項に記載の信
    号処理装置を具えていることを特徴とする信号伝送及び
    ／又は記憶システム。
  12. 【請求項１２】伝送及び／又は記憶される情報成分の量
    を減少させた後、予め伝送及び／又は記憶された信号の
    処理を行う信号処理装置であって、第１補償伝送及び／
    又は記憶モードに従い、所定の比率の時間的サブサンプ
    リング・サブアセンブリによって、第１信号シーケンス
    を供給、又は、第２フォールバック伝送及び／又は記憶
    モードに従い、フォールバック処理サブアセンブリによ
    って、第２信号シーケンスを、前記第１信号シーケンス
    に適合させるように構成し、判定を行うサブアセンブリ
    を用いて、同様に伝送及び／又は記憶された動き情報成
    分と、一方又は他方のモードと関連する情報成分の比較
    に基づき、前記モードの選択をそれぞれ行う信号処理装
    置において、該装置が： （ａ）前記時間的サブサンプリング・サブアセンブリの
    出力信号に対応する、伝送及び／又は記憶された信号を
    受信するように構成された動き補償サブアセンブリと； （ｂ）第１入力端子で前記動き補償サブアセンブリの出
    力信号を受信し、第２入力端子で、前記フォールバック
    処理サブアセンブリの出力信号に対応する伝送及び／又
    は記憶される信号を受信し、且つ、前記第１又は第２動
    作モードに対応する前記モード情報に従って、該出力端
    子から、前記第１入力端子に生じる信号又は前記第２入
    力端子に生じる信号のいずれか一方をそれぞれ供給する
    切換スイッチと； （ｃ）入力信号の２倍の周波数で、前記切換スイッチの
    前記出力端子又は、前記信号処理装置の前記入力信号の
    周波数の半周期だけ遅れる前記動き補償サブアセンブリ
    の入力端子のいずれか一方を選択する交互選択切換スイ
    ッチとを具えていることを特徴とする信号処理装置。
  13. 【請求項１３】補償伝送及び／又は記憶モードを示して
    いる第１モードに従い、所定の比率で時間的サブサンプ
    リング・サブアセンブリによって第１信号シーケンスを
    供給するように構成、又は、フォールバック伝送及び／
    又は記憶モードを示している第２モードに従って、フォ
    ールバック処理サブアセンブリによって、第２信号を、
    前記第１シーケンスの空間的サブサンプリングを伴う前
    記第１シーケンスに加えるとともに、これらの空間的サ
    ブサンプリング・シーケンスの一方又は他方を交互に選
    択するように構成し、判定を行うサブアセンブリによっ
    て、同様に伝送及び／又は記憶される動き情報成分と、
    一方又は他方のモードと関連する情報成分の比較とに基
    づき、前記モードの選択を行い、時間的サブサンプリン
    グ・サブアセンブリの出力端子又は、前記フォールバッ
    ク処理サブアセンブリの出力端子のいずれか一方を選択
    するように構成した、伝送及び／又は記憶された情報成
    分の量を低減後、予め伝送及び／又は記憶された信号の
    処理を行う信号処理装置において、該装置が、 （ａ）予め伝送及び／又は記憶された信号に対応し、且
    つ前記装置の入力信号を構成する受信信号の第１サブサ
    ンプリング及び内挿サブアセンブリと； （ｂ）前記第１又は前記第２動作モードの前記選択に従
    って、入力端子を、それぞれ、直接前記装置の入力端子
    に又は、前記第１サブサンプリング及び内挿サブアセン
    ブリを介して前記と同じ前記装置の入力端子に接続して
    いる動き補償サブアセンブリと； （ｃ）前記第１又は前記第２動作モードの前記選択に従
    って、入力端子を、それぞれ前記動き補償サブアセンブ
    リの出力端子又は、直接前記装置の入力端子に接続して
    いる第２サブサンプリング及び内挿サブアセンブリと； （ｄ）前記第１又は第２動作モードの選択に、それぞれ
    対応する前記モード情報に従って、出力端子から、前記
    動き補償サブアセンブリの出力信号又は前記第２サブサ
    ンプリング及び内挿サブアセンブリの出力信号のいずれ
    か一方を供給する切換スイッチと； （ｅ）入力信号の２倍の周波数で、この切換スイッチの
    前記出力信号又は、前記装置の前記入力信号の周波数の
    半周期だけ遅れる前記動き補償サブアセンブリの入力信
    号のいずれか一方を、交互に選択する切換スイッチとを
    具えることを特徴とする信号処理装置。
  14. 【請求項１４】前記第１及び第２サブサンプリング及び
    内挿サブアセンブリが各々、空間的サブサンプリング回
    路と、空間的内挿回路とを具え、且つ前記動き補償サブ
    アセンブリが、画像記憶装置及び加算器を具え、これら
    記憶装置の内の第１番目の記憶装置の出力画像と、第２
    番目の記憶装置の入力画像と、前記入力画像及び出力画
    像の間の動きについての情報とに基づき、動き補償され
    た内挿を行い、前記記憶装置の各々によって生ずるディ
    レイが、前記信号処理装置の入力信号の周期と等しいこ
    とを特徴とする請求項13に記載の信号処理装置。
  15. 【請求項１５】動き補償サブアセンブリの入力信号の選
    択と、第２サブサンプリング及び内挿サブアセンブリの
    入力信号の選択とを、それぞれ第１切換スイッチと第２
    切換スイッチとで行い、これら切換スイッチを、前記モ
    ード情報に従って切り換えるように構成していることを
    特徴とする請求項13又は14に記載の信号処理装置。
  16. 【請求項１６】伝送段と、伝送及び／又は記憶される情
    報成分の量を減少させる役割を果たす、通過帯域が制限
    されている情報担体上に伝送される信号の伝送及び／又
    は記憶の後、伝送及び／又は記憶された信号の受信及び
    ／又は読出段とを具える信号伝送及び／又は記憶システ
    ムにおいて、 前記受信及び／又は読出段が、請求項12〜15のいずれか
    一項に記載の信号処理装置を具えていることを特徴とす
    る信号伝送及び／又は記憶システム。
JP2509203A 1989-06-20 1990-06-19 フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及び当該装置を具える信号伝送及び／又は記憶システム Expired - Lifetime JP3047014B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR8908187A FR2648651A1 (fr) 1989-06-20 1989-06-20 Dispositif de traitement de signaux prealablement transmis et/ou stockes apres reduction de debit, et systeme de transmission et/ou de stockage de signaux incluant dans son etage de reception un tel dispositif
FR8908186 1989-06-20
FR8908187 1989-06-20
FR8908186A FR2648650A1 (fr) 1989-06-20 1989-06-20 Dispositif de traitement de signaux destines a etre transmis et/ou stockes apres reduction de debit, et systeme de transmission et/ou de stockage de signaux incluant dans son etage d'emission un tel dispositif

Publications (2)

Publication Number Publication Date
JPH04500443A JPH04500443A (ja) 1992-01-23
JP3047014B2 true JP3047014B2 (ja) 2000-05-29

Family

ID=26227408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2509203A Expired - Lifetime JP3047014B2 (ja) 1989-06-20 1990-06-19 フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及び当該装置を具える信号伝送及び／又は記憶システム

Country Status (12)

Country Link
US (1) US5200821A (ja)
EP (1) EP0404238B1 (ja)
JP (1) JP3047014B2 (ja)
KR (1) KR0171053B1 (ja)
AT (1) ATE137074T1 (ja)
DE (1) DE69026538T2 (ja)
DK (1) DK0404238T3 (ja)
ES (1) ES2088406T3 (ja)
FI (1) FI100372B (ja)
HK (1) HK1007228A1 (ja)
SG (1) SG44766A1 (ja)
WO (1) WO1990016128A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166788A (en) * 1990-06-29 1992-11-24 Samsung Electronics Co., Ltd. Motion signal processor
FR2665042B1 (fr) * 1990-07-17 1992-10-30 Philips Electronique Lab Dispositif de traitement de signaux video.
TW208106B (ja) * 1991-02-20 1993-06-21 Samsung Electronics Co Ltd
FR2679726B1 (fr) * 1991-07-24 1996-08-23 Philips Electronique Lab Dispositifs de pre-traitement de signaux video, dispositif de restitution de signaux pretraites, et dispositifs de post-traitement correspondants.
EP0673153B1 (en) * 1994-03-18 2001-10-10 Canon Kabushiki Kaisha Method and Apparatus for forming an abstract image
US5754248A (en) * 1996-04-15 1998-05-19 Faroudja; Yves C. Universal video disc record and playback employing motion signals for high quality playback of non-film sources
US6262042B1 (en) 1998-05-29 2001-07-17 Research Triangle Institute 17β-amino and hydroxylamino-11β-arylsteroids and their derivatives having agonist or antagonist hormonal properties
US5962444A (en) * 1998-05-29 1999-10-05 Research Triangle Institute 17β-nitro-11β-arylsteroids and their derivatives having agonist or antagonist hormonal properties
US6734991B1 (en) * 1999-09-24 2004-05-11 Xerox Corporation Method and apparatus for determining halftone line frequency estimates using MIN/MAX detection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1213359A (en) * 1983-10-19 1986-10-28 Yoshinori Izumi Multiplex subsampling transmission system for a high definition color television picture signal
DE3435264A1 (de) * 1984-09-26 1986-04-03 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zur kompatiblen aufloesungserhoehung fuer farbfernsehuebertragungssysteme mit reduzierung der uebersprechstoerungen bei bewegungsadaptiver bildverarbeitung
US4692801A (en) * 1985-05-20 1987-09-08 Nippon Hoso Kyokai Bandwidth compressed transmission system
WO1987004033A1 (en) * 1985-12-24 1987-07-02 British Broadcasting Corporation Method of coding a video signal for transmission in a restricted bandwidth
WO1987005770A1 (en) * 1986-03-19 1987-09-24 British Broadcasting Corporation Video signal processing for bandwidth reduction
GB8616616D0 (en) * 1986-07-08 1986-08-13 Philips Nv Transmission system
FR2624997B1 (fr) * 1987-12-16 1990-06-01 France Etat Procede d'estimation multi predictif du mouvement des points d'une image electronique
GB8729878D0 (en) * 1987-12-22 1988-02-03 Philips Electronic Associated Processing sub-sampled signals
ES2048823T3 (es) * 1988-02-23 1994-04-01 Philips Nv Dispositivo de submuestreo espacio-temporal de se\ales video numericas representativas de una serie de imagenes enlazadas o secuenciales; sistema de transmision de tv de alta definicion incluyendo un dispos. de este tipo y etapas de emision y recepcion para un sist. de este tipo.
GB8805742D0 (en) * 1988-03-10 1988-04-07 Emi Plc Thorn Bandwidth reduction system for television signals
FR2633136B1 (fr) * 1988-06-16 1991-10-11 France Etat Procede et installation de diffusion de programmes de television haute definition compatible
FR2633137B1 (fr) * 1988-06-21 1990-11-09 Labo Electronique Physique Systeme d'emission et reception de television a haute definition a estimateur de vitesses ameliore et a debit de donnees reduit
DE68925011T2 (de) * 1988-09-16 1996-06-27 Philips Electronics Nv Hochauflösungs-Fersehsystem.
GB2227900A (en) * 1989-02-03 1990-08-08 Philips Nv Datv encoding and decoding

Also Published As

Publication number Publication date
EP0404238A1 (fr) 1990-12-27
KR920702152A (ko) 1992-08-12
EP0404238B1 (fr) 1996-04-17
US5200821A (en) 1993-04-06
ATE137074T1 (de) 1996-05-15
DE69026538D1 (de) 1996-05-23
ES2088406T3 (es) 1996-08-16
FI910774A0 (fi) 1991-02-18
JPH04500443A (ja) 1992-01-23
FI100372B (fi) 1997-11-14
SG44766A1 (en) 1997-12-19
KR0171053B1 (ko) 1999-03-20
DK0404238T3 (da) 1996-08-26
WO1990016128A1 (fr) 1990-12-27
HK1007228A1 (en) 1999-04-01
DE69026538T2 (de) 1996-11-21

Similar Documents

Publication Publication Date Title
EP0648398B1 (en) Motion compensated video processing
EP0322956A1 (en) Video encoding and decoding using an adpative filter
KR100490701B1 (ko) 영상정보저장방법및그장치와영상처리장치
JP3047014B2 (ja) フローレートの低減を伴う伝送及び／又は記憶の前後における信号処理装置、及び当該装置を具える信号伝送及び／又は記憶システム
NO302990B1 (no) Fremgangsmåte og anordning for formidling av komprimerte digitale videosignaler ved bruk av flere prosessorer
JP2960766B2 (ja) ２次元情報を符号化する装置とそれに対応する復号装置
KR950011818B1 (ko) 오차 수정방법 및 장치
NO301307B1 (no) Videobildebehandling
KR960005943B1 (ko) 텔레비젼 화상 정지 방법 및 장치
JPH0620050A (ja) 動画像信号の復号化装置と推定動きベクトル算出方法
US5008746A (en) High definition television signal processing including subsampling and motion compensation
US4989089A (en) Television picture coding device and corresponding decoding device, a television picture transmission system incorporating such devices, and transmission and receiving stages of such a system
JPH03276988A (ja) フィールド間予測符号化装置及び復号化装置
JP2755851B2 (ja) 動画像符号化装置及び動画像符号化方法
US4963965A (en) Method of and arrangement for converting the temporal rate of high definition television pictures and television picture decoder comprising such an arrangement
JPH10248064A (ja) 輝度評価による符号化の方法及び装置
JP3410467B2 (ja) 画像信号の伝送方法および受信機
JP3173508B2 (ja) 動画像復号化方法、及び、動画像復号化装置
US5161001A (en) Method for sub-sampling in the axis of motion of a sequence of electronic pictures
JP2523611B2 (ja) 静止画再生装置
Belfor et al. Subsampling of digital image sequences using motion information
AU638766B2 (en) Improved HD-MAC television signal decoding arrangement
JP2950140B2 (ja) Ｍｕｓｅデコーダ動き補正回路
JP2883592B2 (ja) 動画像復号化装置及び動画像復号化方法
JPH02220590A (ja) 高精細度テレビジョンシステム