JP3042727B2 - 行選択パルス用パルス発生回路及びその発生方法 - Google Patents
行選択パルス用パルス発生回路及びその発生方法Info
- Publication number
- JP3042727B2 JP3042727B2 JP3131222A JP13122291A JP3042727B2 JP 3042727 B2 JP3042727 B2 JP 3042727B2 JP 3131222 A JP3131222 A JP 3131222A JP 13122291 A JP13122291 A JP 13122291A JP 3042727 B2 JP3042727 B2 JP 3042727B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- circuit
- inductor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04166—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
- G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、行選択パルス(row sel
ection pulse) を発生するパルス発生回路及び行選択パ
ルスを発生するパルス発生方法に関する。
ection pulse) を発生するパルス発生回路及び行選択パ
ルスを発生するパルス発生方法に関する。
【０００２】本発明に係る行選択パルス発生回路は、交
流励起薄膜エレクトロルミネセント(AC-excited thin-f
ilm electroluminescent: ACTFEL) ディスプレイに適用
される。本発明が特に目的とするのは、対称駆動方式(s
ymmetric drive schemes) と関連して行選択パルスを発
生する新規な回路を実現することにある。
流励起薄膜エレクトロルミネセント(AC-excited thin-f
ilm electroluminescent: ACTFEL) ディスプレイに適用
される。本発明が特に目的とするのは、対称駆動方式(s
ymmetric drive schemes) と関連して行選択パルスを発
生する新規な回路を実現することにある。
【０００３】駆動されるべきディスプレイ構成は、以下
によって特徴づけられる。通常１００pF/mm2のオーダー
の高キャパシタンスのディスプレイ、行(row) 及び列
(column) ラインからなるマトリクス構成、及び連続的
な行毎の行書き込み、これにより現在選択されている行
は正又は負の直流電圧（Ｖｗｒｐ又はＶｗｒｎ）から交
互に生成される行選択パルスによって駆動される。選択
されなかった行は浮動状態(floating)におかれたままと
なる。行選択パルスの有効時間の間、選択された行にお
いてアドレスされた画素の所望の輝度レベルに応じて、
全列ラインは０乃至Ｖｍの振幅範囲内の列変調パルスに
よって同時に駆動される。直前の行における極性と反対
の極性の行選択パルスで次の行を選択することによって
書き込みシーケンスは続行される。その後、この方法に
よって全ての画素について書き込みが行なわれる。全て
の行について書き込みが終了した後、即ち、全フィール
ドについて書き込みがなされた後、同様の方法で次のフ
ィールドについての書き込みが行なわれる。ここでは、
第１の行から書き込みが開始されるが、直前のフィール
ドの書き込み極性とは反対の極性を有する行選択パルス
が使用される。
によって特徴づけられる。通常１００pF/mm2のオーダー
の高キャパシタンスのディスプレイ、行(row) 及び列
(column) ラインからなるマトリクス構成、及び連続的
な行毎の行書き込み、これにより現在選択されている行
は正又は負の直流電圧（Ｖｗｒｐ又はＶｗｒｎ）から交
互に生成される行選択パルスによって駆動される。選択
されなかった行は浮動状態(floating)におかれたままと
なる。行選択パルスの有効時間の間、選択された行にお
いてアドレスされた画素の所望の輝度レベルに応じて、
全列ラインは０乃至Ｖｍの振幅範囲内の列変調パルスに
よって同時に駆動される。直前の行における極性と反対
の極性の行選択パルスで次の行を選択することによって
書き込みシーケンスは続行される。その後、この方法に
よって全ての画素について書き込みが行なわれる。全て
の行について書き込みが終了した後、即ち、全フィール
ドについて書き込みがなされた後、同様の方法で次のフ
ィールドについての書き込みが行なわれる。ここでは、
第１の行から書き込みが開始されるが、直前のフィール
ドの書き込み極性とは反対の極性を有する行選択パルス
が使用される。
【０００４】明確のため、以下にディスプレイ上の画素
のオン／オフアドレスのための駆動電圧の発生シーケン
スについて説明する。行選択パルスが負の極性を有して
いるならば、画素を「オン」状態に駆動する列ラインは
変調電圧Ｖｍを受け、一方画素を「オフ」状態に駆動す
る列ラインは接地電位(ground potential)に接続され
る。正の極性を有する行選択パルスにより駆動される次
の行のため、画素を「オン」状態に駆動する列ラインは
対応して接地電位に接続され、画素を「オフ」状態に駆
動する列ラインは変調電圧Ｖｍまで励起される。これに
より、正の極性の行選択パルスのため、「オン」状態の
画素は電圧Ｖｗｒｐによって励起され「オフ」状態の画
素は電圧Ｖｗｒｐ−Ｖｍによって励起される。負の極性
の行選択パルスのため、これら励起電圧は夫々Ｖｍ−Ｖ
ｗｒｎ及びＶｗｒｎとなる。
のオン／オフアドレスのための駆動電圧の発生シーケン
スについて説明する。行選択パルスが負の極性を有して
いるならば、画素を「オン」状態に駆動する列ラインは
変調電圧Ｖｍを受け、一方画素を「オフ」状態に駆動す
る列ラインは接地電位(ground potential)に接続され
る。正の極性を有する行選択パルスにより駆動される次
の行のため、画素を「オン」状態に駆動する列ラインは
対応して接地電位に接続され、画素を「オフ」状態に駆
動する列ラインは変調電圧Ｖｍまで励起される。これに
より、正の極性の行選択パルスのため、「オン」状態の
画素は電圧Ｖｗｒｐによって励起され「オフ」状態の画
素は電圧Ｖｗｒｐ−Ｖｍによって励起される。負の極性
の行選択パルスのため、これら励起電圧は夫々Ｖｍ−Ｖ
ｗｒｎ及びＶｗｒｎとなる。
【０００５】
【従来技術】当該技術分野の現段階での技術内容は、以
下の文献に示されている。 (1) フィンランド特許第６２，４４７号（以下文献(1)
と称する。） (2) エス・ハラダ(S.Harada)、ティー・オオバ(T.Ohb
a)、ワイ・カナタニ(Y.Kanatani)及びエッチ・ウエダ
(H.Ueda)による"Japan Display 86"（以下文献(2)と称
する。） (3) テキサス・インスツルメント(Texas Instruments)
社による"Linear andInterface Circuit Applications
1986"（以下文献(3) と称する。） (4) マービン・エル・ヒギンス(Marvin L. Higgins) に
よる"A Low-PowerDrive Scheme for AC TFEL Displays:
SID 1985 DIGEST"(以下、文献(4) と称する。） (5) ラリー・エフ・ウェーバー(Larry F. Weber)及びマ
ーク・ビー・ウッド(Mark B. Wood)による"Eergy Recov
ery Sustain Circuit for the AC Plasma Display:SID
1987 DIGEST"（以下文献(5) と称する。）
下の文献に示されている。 (1) フィンランド特許第６２，４４７号（以下文献(1)
と称する。） (2) エス・ハラダ(S.Harada)、ティー・オオバ(T.Ohb
a)、ワイ・カナタニ(Y.Kanatani)及びエッチ・ウエダ
(H.Ueda)による"Japan Display 86"（以下文献(2)と称
する。） (3) テキサス・インスツルメント(Texas Instruments)
社による"Linear andInterface Circuit Applications
1986"（以下文献(3) と称する。） (4) マービン・エル・ヒギンス(Marvin L. Higgins) に
よる"A Low-PowerDrive Scheme for AC TFEL Displays:
SID 1985 DIGEST"(以下、文献(4) と称する。） (5) ラリー・エフ・ウェーバー(Larry F. Weber)及びマ
ーク・ビー・ウッド(Mark B. Wood)による"Eergy Recov
ery Sustain Circuit for the AC Plasma Display:SID
1987 DIGEST"（以下文献(5) と称する。）
【０００６】対称駆動方式(symmetric drive scheme)の
原理は、例えば文献(1) に示されている。図１はディス
プレイのための電子回路のブロック図である。
原理は、例えば文献(1) に示されている。図１はディス
プレイのための電子回路のブロック図である。
【０００７】対称駆動方式のための行ラインパルス発生
回路は公知ではないが、文献(2) に開示される対称駆動
方式に関する説明等から推測し得る。同文献において
は、行選択パルスの立ち上げ相(phase) の間に電圧立上
速度(rate-of-rise)を制限するため直列抵抗が用いられ
ているスイッチを使用した行パルス発生器が示されてい
る。行パルスのディスチャージ相は、明らかに行駆動回
路を利用して駆動されている。
回路は公知ではないが、文献(2) に開示される対称駆動
方式に関する説明等から推測し得る。同文献において
は、行選択パルスの立ち上げ相(phase) の間に電圧立上
速度(rate-of-rise)を制限するため直列抵抗が用いられ
ているスイッチを使用した行パルス発生器が示されてい
る。行パルスのディスチャージ相は、明らかに行駆動回
路を利用して駆動されている。
【０００８】リフレッシュ駆動方式(refresh drive sch
eme)のため、一般的に、行パルス発生器は、電圧立上速
度及び立下速度(rate-of-fall)が直列抵抗により制限さ
れているスイッチ（文献(3) ）又は定電流(constant-cu
rrent)スイッチ（文献(4) ）のどちらかを使用する構成
となっている。
eme)のため、一般的に、行パルス発生器は、電圧立上速
度及び立下速度(rate-of-fall)が直列抵抗により制限さ
れているスイッチ（文献(3) ）又は定電流(constant-cu
rrent)スイッチ（文献(4) ）のどちらかを使用する構成
となっている。
【０００９】容量性負荷(capacitive load) に対してパ
ルスを発生する際には、パルス発生回路中にインダクタ
を使用することによって電力消費を抑制することができ
る。従来技術で開示される回路においては、列パルス発
生器（文献(4) ）中及びプラズマディスプレイの持続パ
ルス発生器（文献(5) ）中にインダクタが設けられてい
るが、行パルス発生器中には設けられていない。
ルスを発生する際には、パルス発生回路中にインダクタ
を使用することによって電力消費を抑制することができ
る。従来技術で開示される回路においては、列パルス発
生器（文献(4) ）中及びプラズマディスプレイの持続パ
ルス発生器（文献(5) ）中にインダクタが設けられてい
るが、行パルス発生器中には設けられていない。
【００１０】文献(4) に開示されるのは共振タイプ(res
onant-type) の列パルス発生器である。このパルス発生
器においては、インダクタが駆動されるべき負荷と直列
に接続されており、更に４つのスイッチＳ１乃至Ｓ４及
び４つのクランプダイオードと共に構成されている。ス
イッチＳ１はインダクタを介してライン負荷をチャージ
するため使用され、スイッチＳ２はライン負荷のエネル
ギーをディスチャージするため使用され、そしてスイッ
チＳ３は供給電圧から全振幅維持電圧をインダクタと負
荷の接合点へ送り更に起こり得る逆方向発振の禁止を援
助するため使用される。スイッチＳ４はインダクタと負
荷との接合点から接地の間に配置され、その結果ディス
チャージ相後の更なる発振を禁止することができ、また
リフレッシュパルスが発生している期間中全ての列を接
地電位へ接続することができる。インダクタの両端部は
ダイオードＤ１乃至Ｄ４によって接地（アース）及び供
給電圧へ接続され、供給電圧と接地電位間の発振を制限
する。
onant-type) の列パルス発生器である。このパルス発生
器においては、インダクタが駆動されるべき負荷と直列
に接続されており、更に４つのスイッチＳ１乃至Ｓ４及
び４つのクランプダイオードと共に構成されている。ス
イッチＳ１はインダクタを介してライン負荷をチャージ
するため使用され、スイッチＳ２はライン負荷のエネル
ギーをディスチャージするため使用され、そしてスイッ
チＳ３は供給電圧から全振幅維持電圧をインダクタと負
荷の接合点へ送り更に起こり得る逆方向発振の禁止を援
助するため使用される。スイッチＳ４はインダクタと負
荷との接合点から接地の間に配置され、その結果ディス
チャージ相後の更なる発振を禁止することができ、また
リフレッシュパルスが発生している期間中全ての列を接
地電位へ接続することができる。インダクタの両端部は
ダイオードＤ１乃至Ｄ４によって接地（アース）及び供
給電圧へ接続され、供給電圧と接地電位間の発振を制限
する。
【００１１】文献(5) に開示されるのは、文献(4) で与
えられる回路構成の効率を改善しそして電流パルスのピ
ーク値を同時に減じさせるためスイッチの最適タイミン
グが利用され得る方法である。スイッチの複雑な駆動方
式を回避するため、文献(5)の著者は他に採り得る回路
構成を提供している。この回路構成は、キャパシタンス
とインダクタの直列回路中のキャパシタンスを超える電
圧が入力ステップ機能振幅の二重折返し値(two-fold va
lue)を上昇させるという公知のＬＣ回路の特徴を採用し
ている。従って、必要な駆動パルス振幅の１／２の第２
の供給電圧によって駆動回路を補足することにより、そ
して文献(4) の回路で採用されているスイッチＳ１及び
Ｓ２をインダクタと上記特別の電圧供給との間の単方向
性スイッチで置き代えることにより、スイッチ制御信号
の詳細なタイミング要求が緩和されることになる。
えられる回路構成の効率を改善しそして電流パルスのピ
ーク値を同時に減じさせるためスイッチの最適タイミン
グが利用され得る方法である。スイッチの複雑な駆動方
式を回避するため、文献(5)の著者は他に採り得る回路
構成を提供している。この回路構成は、キャパシタンス
とインダクタの直列回路中のキャパシタンスを超える電
圧が入力ステップ機能振幅の二重折返し値(two-fold va
lue)を上昇させるという公知のＬＣ回路の特徴を採用し
ている。従って、必要な駆動パルス振幅の１／２の第２
の供給電圧によって駆動回路を補足することにより、そ
して文献(4) の回路で採用されているスイッチＳ１及び
Ｓ２をインダクタと上記特別の電圧供給との間の単方向
性スイッチで置き代えることにより、スイッチ制御信号
の詳細なタイミング要求が緩和されることになる。
【００１２】しかしながら、かかる従来技術には幾つか
の欠点が存在する。
の欠点が存在する。
【００１３】行選択パルスの繰り返し速度に加え、その
持続時間はＡＣＴＦＥＬディスプレイの輝度を制御する
要素となっている。ディスプレイマトリクスが大きいと
き、即ち４００画素行以上を有するようなときは文献
(2) のように、行選択パルスは駆動コンセプトにおいて
多重相チャージング方式(multiphase charging scheme)
のため不必要に狭小となる。従って、本願明細書の前提
部分及び文献(1) で論じられている駆動コンセプトは実
用目的のためより好都合である。しかしながら、これは
文献(2) に開示されるような単純な行パルス発生器では
達成し得ず、その代りに別個のパルス発生回路が夫々正
及び負パルス発生器用に採用されなければならない。
持続時間はＡＣＴＦＥＬディスプレイの輝度を制御する
要素となっている。ディスプレイマトリクスが大きいと
き、即ち４００画素行以上を有するようなときは文献
(2) のように、行選択パルスは駆動コンセプトにおいて
多重相チャージング方式(multiphase charging scheme)
のため不必要に狭小となる。従って、本願明細書の前提
部分及び文献(1) で論じられている駆動コンセプトは実
用目的のためより好都合である。しかしながら、これは
文献(2) に開示されるような単純な行パルス発生器では
達成し得ず、その代りに別個のパルス発生回路が夫々正
及び負パルス発生器用に採用されなければならない。
【００１４】行選択パルスの電圧立上速度を制限するた
めに抵抗素子を使用すること（文献(3)）は、ディスプ
レイ輝度(luminance) に関してみれば不十分な解決方法
である。かかる抵抗素子を使用することによって、パル
ス幅が狭くなり、特に選択画素の輝度閾値電圧以上とな
るからである。ここで、文献(4) の定電流回路における
場合と同様に、電力消費が高くなることが更に別の欠点
となる。かかる高電力消費は、リフレッシュタイプの回
路に関しては対称駆動形式のより高いラインキャパシタ
ンスに起因するものである。対称行駆動形式で要求され
るプッシュプル(push-pull) タイプの駆動回路は、自ら
の出力キャパシタンスによって更に容量性負荷に寄与す
る。
めに抵抗素子を使用すること（文献(3)）は、ディスプ
レイ輝度(luminance) に関してみれば不十分な解決方法
である。かかる抵抗素子を使用することによって、パル
ス幅が狭くなり、特に選択画素の輝度閾値電圧以上とな
るからである。ここで、文献(4) の定電流回路における
場合と同様に、電力消費が高くなることが更に別の欠点
となる。かかる高電力消費は、リフレッシュタイプの回
路に関しては対称駆動形式のより高いラインキャパシタ
ンスに起因するものである。対称行駆動形式で要求され
るプッシュプル(push-pull) タイプの駆動回路は、自ら
の出力キャパシタンスによって更に容量性負荷に寄与す
る。
【００１５】従って、対称駆動形式の行パルス発生器
は、単一の選択された行のキャパシタンスと行駆動回路
キャパシタンスとの結合によってロードされる(loade
d)。例えば、４８０行ディスプレイにおいて、行ライン
のキャパシタンスは３．５ｎＦであり、そして行駆動回
路はそれに４．２ｎＦのキャパシタンスを付加する。行
選択パルスのための通常１８０Ｖ振幅を仮定すると、電
力回復回路なしにパルス発生器から要求される電力は次
のようになる。
は、単一の選択された行のキャパシタンスと行駆動回路
キャパシタンスとの結合によってロードされる(loade
d)。例えば、４８０行ディスプレイにおいて、行ライン
のキャパシタンスは３．５ｎＦであり、そして行駆動回
路はそれに４．２ｎＦのキャパシタンスを付加する。行
選択パルスのための通常１８０Ｖ振幅を仮定すると、電
力回復回路なしにパルス発生器から要求される電力は次
のようになる。
【００１６】 480 × (3.5nF + 4.2nF) × 1802V2 × 60Hz = 7.2W
【００１７】例えば、定電流スイッチの使用は、表面マ
ウント型のスイッチコンポーネントを実際に遮断するそ
れら電力損失の１／４、即ち単一のスイッチで１．８Ｗ
の負担を負うことになる。
ウント型のスイッチコンポーネントを実際に遮断するそ
れら電力損失の１／４、即ち単一のスイッチで１．８Ｗ
の負担を負うことになる。
【００１８】文献(4) 及び(5) による直列インダクタン
スの使用に基づいた実施は２つの重大な欠点をもたらし
ている。
スの使用に基づいた実施は２つの重大な欠点をもたらし
ている。
【００１９】第１に、機能上重要な欠点は、行ラインエ
ネルギーをディスチャージするための実際の回路が実現
されていないということである。
ネルギーをディスチャージするための実際の回路が実現
されていないということである。
【００２０】正電圧パルス発生器については、選択され
ていない浮動行ラインの電位以下から接地電位に至るま
では、極端に高い電力損失を生じさせることなく行ライ
ンをディスチャージすることができないという制限があ
る。その理由は、画素データに依存して、上記浮動する
行ラインの電圧は０乃至Ｖｍの範囲内で変化し、そして
この電圧はプッシュプルタイプ行駆動回路の上側クラン
プダイオードを介してダンプ(dumped)され、その結果、
最悪の場合全体のパネルキャパシタンスが駆動手段に対
する負荷として働くことになるため、極端な電力損失を
もたらすことになるからである。
ていない浮動行ラインの電位以下から接地電位に至るま
では、極端に高い電力損失を生じさせることなく行ライ
ンをディスチャージすることができないという制限があ
る。その理由は、画素データに依存して、上記浮動する
行ラインの電圧は０乃至Ｖｍの範囲内で変化し、そして
この電圧はプッシュプルタイプ行駆動回路の上側クラン
プダイオードを介してダンプ(dumped)され、その結果、
最悪の場合全体のパネルキャパシタンスが駆動手段に対
する負荷として働くことになるため、極端な電力損失を
もたらすことになるからである。
【００２１】負電圧行パルス発生器においては、ディス
チャージ相の実施は問題のあるものとなっている。市販
の行駆動回路を使用すると、選択されなかった行ライン
が正電圧行選択パルスの持続時間の間ずっと駆動回路の
低(LOW) 状態に保持されることになる。その結果、電力
消費の不都合な拡大を回避するために、負電圧行選択パ
ルス出力は電圧範囲０乃至Ｖｍの間で浮動状態となるこ
とを許容しなければならない。
チャージ相の実施は問題のあるものとなっている。市販
の行駆動回路を使用すると、選択されなかった行ライン
が正電圧行選択パルスの持続時間の間ずっと駆動回路の
低(LOW) 状態に保持されることになる。その結果、電力
消費の不都合な拡大を回避するために、負電圧行選択パ
ルス出力は電圧範囲０乃至Ｖｍの間で浮動状態となるこ
とを許容しなければならない。
【００２２】文献(4) 及び(5) におけるもう一つの重要
な欠点は、この種の回路において動作開始及び誤動作時
の保護手段がないということである。コスト及びパッケ
ージの点で最適なデザインが望まれ場合の基本的な重要
事項は、動作開始及び誤動作時のためのパルス発生スイ
ッチを過度寸法(overdimensioning)とする必要がないと
いうことである。
な欠点は、この種の回路において動作開始及び誤動作時
の保護手段がないということである。コスト及びパッケ
ージの点で最適なデザインが望まれ場合の基本的な重要
事項は、動作開始及び誤動作時のためのパルス発生スイ
ッチを過度寸法(overdimensioning)とする必要がないと
いうことである。
【００２３】文献(4) に開示される列駆動コンセプトを
正電圧パルス発生器回路へ発達させる過程における更な
る欠点は、低効率並びに行ライン駆動のチャージ及びデ
ィスチャージ相の終了時の高ピーク電流によってもたら
される。かかる欠点は、行電極コネクタの寿命及びＥＭ
Ｉエミッション(EMI emissions) の制限について不利益
をもたらしている。
正電圧パルス発生器回路へ発達させる過程における更な
る欠点は、低効率並びに行ライン駆動のチャージ及びデ
ィスチャージ相の終了時の高ピーク電流によってもたら
される。かかる欠点は、行電極コネクタの寿命及びＥＭ
Ｉエミッション(EMI emissions) の制限について不利益
をもたらしている。
【００２４】文献(5) による維持パルス発生器の利用を
妨げる更なる欠点は、同パルス発生器が予備供給電圧を
必要とすることに起因する。予備電圧供給は単なるキャ
パシタによって置き代えることができるが、これは動作
開始のためのスイッチ素子が過度寸法となることを強制
することになる。加えて、キャパシタの極端な空間占位
と高コストをももたらすことになる。更に、かかる欠点
は、動作開始時に駆動回路と行電極コンタクトにストレ
スを与える異常に急峻なパルスを発生させることにな
る。回路のより簡単な集積化を行なうことが可能となれ
ば、これら２つの重大な欠点は回避するよって余計なコ
ストがかかるという迷惑を今後もたらすことになる。
妨げる更なる欠点は、同パルス発生器が予備供給電圧を
必要とすることに起因する。予備電圧供給は単なるキャ
パシタによって置き代えることができるが、これは動作
開始のためのスイッチ素子が過度寸法となることを強制
することになる。加えて、キャパシタの極端な空間占位
と高コストをももたらすことになる。更に、かかる欠点
は、動作開始時に駆動回路と行電極コンタクトにストレ
スを与える異常に急峻なパルスを発生させることにな
る。回路のより簡単な集積化を行なうことが可能となれ
ば、これら２つの重大な欠点は回避するよって余計なコ
ストがかかるという迷惑を今後もたらすことになる。
【００２５】
【発明が解決しようとする課題】本発明の目的は、従来
技術における欠点を解消すること、並びに行選択パルス
を発生する新規な回路及びそのパルス発生方法を提供す
ることにある。
技術における欠点を解消すること、並びに行選択パルス
を発生する新規な回路及びそのパルス発生方法を提供す
ることにある。
【００２６】
【発明を解決するための手段】本発明は、行選択パルス
の発生を２つのパルス、一つは正電圧行選択パルスを発
生し他の一つは負電圧行選択パルスを発生する、に分け
るというコンセプトに基づいてなされたものである。パ
ルス発生器の負荷は、直列インダクタＬ１、Ｌ１Ｎを介
してフィードされる。インダクタを介して負荷キャパシ
タンスをチャージするため、スイッチ素子Ｓ１、Ｓ２Ｎ
がインダクタと行パルス発生器電圧供給Ｖｗｒｐ，Ｖｗ
ｒｎとの間に配置されている。全値まで振幅を上げてそ
こで維持するのは、供給電圧及びインダクタと負荷の結
合点の間に配置されたスイッチ素子Ｓ３、Ｓ３Ｎによっ
てなされる。負荷キャパシタンスに格納されたエネルギ
ーは、インダクタを介して、インダクタと接地との間に
配置されたスイッチＳ２、Ｓ１Ｎによってディスチャー
ジされる。更に、チャージ及びディスチャージ相の間に
インダクタＬ１（Ｌ１Ｎ）に格納されたエネルギーを回
復させそして出力過渡電圧を制限するため、ダイオード
Ｄ１乃至Ｄ４（Ｄ１Ｎ乃至Ｄ４Ｎ）はインダクタの両端
部からそれぞれ供給電圧Ｖｗｒｐ（Ｖｗｒｎ）と接地ま
で接続されている。スイッチは共に好都合に２つの外部
制御信号ＰｏｓＷＲ１，ＰｏｓＷＲ２（ＮｅｇＷＲ１，
ＮｅｇＷＲ２）で制御される。更に、各スイッチの予備
フィードバック回路ＦＢ１乃至ＦＢ３（ＦＢ１Ｎ乃至Ｆ
Ｂ３Ｎ）が供給電圧に結合されて、オン状態へのターン
オン相(phase) 及びオン状態からのターンオフ相を作用
させる。
の発生を２つのパルス、一つは正電圧行選択パルスを発
生し他の一つは負電圧行選択パルスを発生する、に分け
るというコンセプトに基づいてなされたものである。パ
ルス発生器の負荷は、直列インダクタＬ１、Ｌ１Ｎを介
してフィードされる。インダクタを介して負荷キャパシ
タンスをチャージするため、スイッチ素子Ｓ１、Ｓ２Ｎ
がインダクタと行パルス発生器電圧供給Ｖｗｒｐ，Ｖｗ
ｒｎとの間に配置されている。全値まで振幅を上げてそ
こで維持するのは、供給電圧及びインダクタと負荷の結
合点の間に配置されたスイッチ素子Ｓ３、Ｓ３Ｎによっ
てなされる。負荷キャパシタンスに格納されたエネルギ
ーは、インダクタを介して、インダクタと接地との間に
配置されたスイッチＳ２、Ｓ１Ｎによってディスチャー
ジされる。更に、チャージ及びディスチャージ相の間に
インダクタＬ１（Ｌ１Ｎ）に格納されたエネルギーを回
復させそして出力過渡電圧を制限するため、ダイオード
Ｄ１乃至Ｄ４（Ｄ１Ｎ乃至Ｄ４Ｎ）はインダクタの両端
部からそれぞれ供給電圧Ｖｗｒｐ（Ｖｗｒｎ）と接地ま
で接続されている。スイッチは共に好都合に２つの外部
制御信号ＰｏｓＷＲ１，ＰｏｓＷＲ２（ＮｅｇＷＲ１，
ＮｅｇＷＲ２）で制御される。更に、各スイッチの予備
フィードバック回路ＦＢ１乃至ＦＢ３（ＦＢ１Ｎ乃至Ｆ
Ｂ３Ｎ）が供給電圧に結合されて、オン状態へのターン
オン相(phase) 及びオン状態からのターンオフ相を作用
させる。
【００２７】特に、本発明による回路は請求項１の特徴
部分の記載によって特徴づけられるものであり、また本
発明による方法は請求項４の特徴部分の記載によって特
徴づけられるものである。
部分の記載によって特徴づけられるものであり、また本
発明による方法は請求項４の特徴部分の記載によって特
徴づけられるものである。
【００２８】
【実施例】実際、ＡＣＴＦＥＬディスプレイのための行
選択パルスの発生はタスクを２つのパルス発生器、即ち
正電圧行パルス発生器(positive-voltage row pulser)
及び負電圧行パルス発生器(negative-voltage row puls
er)に分けることによって達成される。この方式(schem
e)は、上記両者の輝度(brightness)変調パルスの列への
行パルス駆動による同時フィードを促進させ、列駆動回
路の高周波制御信号のシステム領域からの分離の必要性
を不要なものとする。
選択パルスの発生はタスクを２つのパルス発生器、即ち
正電圧行パルス発生器(positive-voltage row pulser)
及び負電圧行パルス発生器(negative-voltage row puls
er)に分けることによって達成される。この方式(schem
e)は、上記両者の輝度(brightness)変調パルスの列への
行パルス駆動による同時フィードを促進させ、列駆動回
路の高周波制御信号のシステム領域からの分離の必要性
を不要なものとする。
【００２９】スイッチにおける電力浪費を低下させて全
体としての電力消費を減じさせるため、本発明の回路
は、容量性負荷と直列なインダクタにより構成される従
来のＬＣ共振回路コンセプトの利用に基づいている。
体としての電力消費を減じさせるため、本発明の回路
は、容量性負荷と直列なインダクタにより構成される従
来のＬＣ共振回路コンセプトの利用に基づいている。
【００３０】図２から分かるように、パルス発生回路は
インダクタの両端部から接地電位及び電力供給ライン
（共に行パルス発生タイプ）へ接続されるクランプダイ
オードＤ１乃至Ｄ４、Ｄ１Ｎ乃至Ｄ４Ｎを採用してい
る。各スイッチ素子Ｓ１乃至Ｓ３（Ｓ１Ｎ乃至Ｓ３Ｎ）
は、オン状態へのターンオン及びオン状態からのターン
オフを行なうパルス発生器の出力電圧から独立したフィ
ードバックループと共に設けられている。
インダクタの両端部から接地電位及び電力供給ライン
（共に行パルス発生タイプ）へ接続されるクランプダイ
オードＤ１乃至Ｄ４、Ｄ１Ｎ乃至Ｄ４Ｎを採用してい
る。各スイッチ素子Ｓ１乃至Ｓ３（Ｓ１Ｎ乃至Ｓ３Ｎ）
は、オン状態へのターンオン及びオン状態からのターン
オフを行なうパルス発生器の出力電圧から独立したフィ
ードバックループと共に設けられている。
【００３１】負荷キャパシタンスをチャージすべく通路
(path)を設けるため、図２の回路は供給電圧Ｖｗｒｐと
インダクタＬ１との間に配置されたスイッチＳ１を採用
している。スイッチの外部制御入力ＰｏｓＷＲ１及びパ
ルス発生回路の内部フィードバック回路ＦＢ１は、スイ
ッチの制御回路ＳＣ１へ導かれている。外部禁止入力Ｐ
ｏｓＷＲ２はダイオードＤ５を介してＳＣ１のフィード
バック入力へ集約されている。行選択パルス電圧の全値
への振幅上昇及び逆方向発振の禁止は、図２において、
負荷と供給電圧Ｖｗｒｐとの間に配置されたスイッチＳ
３によって達成される。フィードバック回路ＦＢ３と同
様に、外部制御入力ＰｏｓＷＲ１はスイッチＳ３の制御
回路ＳＣ３に接続される。ディスチャージ相のため、図
２の回路は、インダクタから接地へ直列に接続されるス
イッチＳとその制御スイッチＳＣＳ２を有する。制御ス
イッチＳＣＳ２に更に接続されるのはフィードバック回
路ＦＢ２及び外部制御入力ＰｏｓＷＲ１である。行選択
パルス振幅が接地電位と電圧Ｖｗｒｐとの範囲内で全て
の状態において維持されるようにするため、負荷から電
圧Ｖｗｒｐへ接続されるダイオードＤ３及び負荷から接
地へ接続されるダイオードＤ４をこの回路をターンオフ
した後にインダクタＬ１に格納されているエネルギーを
負荷へ転送するため、回路中の接地からインダクタまで
にダイオードＤ２が付加されている。それぞれが、フィ
ードバック回路ＦＢ２がスイッチＳ２をターンオフした
瞬間の後にインダクタ内に格納されているエネルギーの
援助によりディスチャージ相を引き伸ばすため、回路は
インダクタから電圧ＶｗｒｐまでにダイオードＤ１を組
み込んでいる。インダクタＬ１は、動作周波数において
負荷キャパシタンスと共振するよう好都合に整合されて
いる。通常、動作周波数は４８０行ディスプレイで３０
ｋＨｚであり、これは通常負荷キャパシタンスが約７ｎ
Ｆであることを示しており、その結果インダクタのイン
ダクタンスは約２ｍＨとなる（図４参照）。更に一般的
に、インダクタＬ１のインダクタンスが選択され、その
結果インダクタと負荷キャパシタンスによって構成され
る共振回路における発振サイクル時間Ｔｒｅｓは好都合
に、行選択パルス立上及び立下相のため確保された付加
時間期間より１００乃至２００％長くなる。インダクタ
ンスは次の公式から計算することができる。
(path)を設けるため、図２の回路は供給電圧Ｖｗｒｐと
インダクタＬ１との間に配置されたスイッチＳ１を採用
している。スイッチの外部制御入力ＰｏｓＷＲ１及びパ
ルス発生回路の内部フィードバック回路ＦＢ１は、スイ
ッチの制御回路ＳＣ１へ導かれている。外部禁止入力Ｐ
ｏｓＷＲ２はダイオードＤ５を介してＳＣ１のフィード
バック入力へ集約されている。行選択パルス電圧の全値
への振幅上昇及び逆方向発振の禁止は、図２において、
負荷と供給電圧Ｖｗｒｐとの間に配置されたスイッチＳ
３によって達成される。フィードバック回路ＦＢ３と同
様に、外部制御入力ＰｏｓＷＲ１はスイッチＳ３の制御
回路ＳＣ３に接続される。ディスチャージ相のため、図
２の回路は、インダクタから接地へ直列に接続されるス
イッチＳとその制御スイッチＳＣＳ２を有する。制御ス
イッチＳＣＳ２に更に接続されるのはフィードバック回
路ＦＢ２及び外部制御入力ＰｏｓＷＲ１である。行選択
パルス振幅が接地電位と電圧Ｖｗｒｐとの範囲内で全て
の状態において維持されるようにするため、負荷から電
圧Ｖｗｒｐへ接続されるダイオードＤ３及び負荷から接
地へ接続されるダイオードＤ４をこの回路をターンオフ
した後にインダクタＬ１に格納されているエネルギーを
負荷へ転送するため、回路中の接地からインダクタまで
にダイオードＤ２が付加されている。それぞれが、フィ
ードバック回路ＦＢ２がスイッチＳ２をターンオフした
瞬間の後にインダクタ内に格納されているエネルギーの
援助によりディスチャージ相を引き伸ばすため、回路は
インダクタから電圧ＶｗｒｐまでにダイオードＤ１を組
み込んでいる。インダクタＬ１は、動作周波数において
負荷キャパシタンスと共振するよう好都合に整合されて
いる。通常、動作周波数は４８０行ディスプレイで３０
ｋＨｚであり、これは通常負荷キャパシタンスが約７ｎ
Ｆであることを示しており、その結果インダクタのイン
ダクタンスは約２ｍＨとなる（図４参照）。更に一般的
に、インダクタＬ１のインダクタンスが選択され、その
結果インダクタと負荷キャパシタンスによって構成され
る共振回路における発振サイクル時間Ｔｒｅｓは好都合
に、行選択パルス立上及び立下相のため確保された付加
時間期間より１００乃至２００％長くなる。インダクタ
ンスは次の公式から計算することができる。
【００３２】Ｌ ＝ Ｔｒｅｓ2 ／（４×ＰＩ2 ×Ｃ） ここで、Ｌはインダクタのインダクタンスであり、Ｃは
図中の負荷キャパシタンスである。
図中の負荷キャパシタンスである。
【００３３】図２の回路は次のように動作する。制御入
力ＰｏｓＷＲ１が有効(active)状態にセットされると、
スイッチＳ１がターンオンされて電流が電圧Ｖｗｒｐか
らインダクタを介して負荷キャパシタンスまで流れはじ
める。同時に、フィードバック回路ＦＢ３が行選択パル
スの少なくとも行選択パルス振幅の１／２までの十分な
電圧昇圧を検出するとすぐに、スイッチＳ３がターンオ
ンされるようになる。正常な動作においては、インダク
タＬ１のエネルギーを負荷へフィードするためにスイッ
チＳ３がターンオンする前に、フィードバック回路ＦＢ
１の制御の下でスイッチＳ１がターンオフされる。一
方、何らかの誤動作が生じている場合、スイッチＳ１を
オフにセットするようフィードバック回路ＦＢ１を動作
させるのには十分となるまでは負荷以上の電圧が上昇し
ない。かかる状態で余分な電流が増加するのを避けるた
めに、制御信号ＰｏｓＷＲ２が現在のタイムアウト後に
スイッチをターンオフする。チャージ相の終了時、スイ
ッチＳ３が行選択振幅を全値まで強制的に上昇させ、デ
ィスチャージ相の開始まで電圧を維持する。制御信号Ｐ
ｏｓＷＲ１が有効状態とならないときは、スイッチＳ３
がターンオフされスイッチＳ２がターンオンされる。負
荷以上の電圧が十分に落ちた場合、浮動行ラインの最高
電圧Ｖｍ以下までは落ちなくとも、フィードバック回路
ＦＢ２はスイッチＳ２をオフし、インダクタＬ１に格納
されているエネルギーがディスチャージ相を浮動行ライ
ンの電圧に至るまで伸ばす。この後、列駆動側の変調電
圧がゼロまで降下すると行ラインの電圧は他の浮動行の
電圧と共にゼロまで降下する。書込みサイクルの開始時
点でスイッチＳ１（Ｓ２Ｎ）はターンオンされ、遅くと
も負荷電圧が供給電圧と同じとなった時点でターンオフ
される。スイッチＳ２（Ｓ１Ｎ）はスイッチＳ３と共通
の外部入力を使用してターンオンされ、遅くとも正電圧
行パルス発生器の出力電圧が浮動非選択行ラインの電圧
に達した時点、又はそれに対応して負電圧パルス発生器
の出力電圧が接地電位となった時点でターンオフされ
る。スイッチＳ３（Ｓ３Ｎ）は負荷電圧が供給電圧レベ
ルの１／２に達する前にはターンオンされない。スイッ
チＳ３はタイムアウト期間Ｔが経過した後ターンオフさ
れる。タイムアウト期間Ｔの長さは全サイクル期間の約
６０乃至７０％である。
力ＰｏｓＷＲ１が有効(active)状態にセットされると、
スイッチＳ１がターンオンされて電流が電圧Ｖｗｒｐか
らインダクタを介して負荷キャパシタンスまで流れはじ
める。同時に、フィードバック回路ＦＢ３が行選択パル
スの少なくとも行選択パルス振幅の１／２までの十分な
電圧昇圧を検出するとすぐに、スイッチＳ３がターンオ
ンされるようになる。正常な動作においては、インダク
タＬ１のエネルギーを負荷へフィードするためにスイッ
チＳ３がターンオンする前に、フィードバック回路ＦＢ
１の制御の下でスイッチＳ１がターンオフされる。一
方、何らかの誤動作が生じている場合、スイッチＳ１を
オフにセットするようフィードバック回路ＦＢ１を動作
させるのには十分となるまでは負荷以上の電圧が上昇し
ない。かかる状態で余分な電流が増加するのを避けるた
めに、制御信号ＰｏｓＷＲ２が現在のタイムアウト後に
スイッチをターンオフする。チャージ相の終了時、スイ
ッチＳ３が行選択振幅を全値まで強制的に上昇させ、デ
ィスチャージ相の開始まで電圧を維持する。制御信号Ｐ
ｏｓＷＲ１が有効状態とならないときは、スイッチＳ３
がターンオフされスイッチＳ２がターンオンされる。負
荷以上の電圧が十分に落ちた場合、浮動行ラインの最高
電圧Ｖｍ以下までは落ちなくとも、フィードバック回路
ＦＢ２はスイッチＳ２をオフし、インダクタＬ１に格納
されているエネルギーがディスチャージ相を浮動行ライ
ンの電圧に至るまで伸ばす。この後、列駆動側の変調電
圧がゼロまで降下すると行ラインの電圧は他の浮動行の
電圧と共にゼロまで降下する。書込みサイクルの開始時
点でスイッチＳ１（Ｓ２Ｎ）はターンオンされ、遅くと
も負荷電圧が供給電圧と同じとなった時点でターンオフ
される。スイッチＳ２（Ｓ１Ｎ）はスイッチＳ３と共通
の外部入力を使用してターンオンされ、遅くとも正電圧
行パルス発生器の出力電圧が浮動非選択行ラインの電圧
に達した時点、又はそれに対応して負電圧パルス発生器
の出力電圧が接地電位となった時点でターンオフされ
る。スイッチＳ３（Ｓ３Ｎ）は負荷電圧が供給電圧レベ
ルの１／２に達する前にはターンオンされない。スイッ
チＳ３はタイムアウト期間Ｔが経過した後ターンオフさ
れる。タイムアウト期間Ｔの長さは全サイクル期間の約
６０乃至７０％である。
【００３４】スイッチの制御入力としては、単に２つの
外部制御入力ＰｏｓＷＲ１及びＰｏｓＷＲ２（ＮｅｇＷ
Ｒ１及びＮｅｇＷＲ２）がパルス発生器ごとに要求され
る。当然のことながら、有効(active)状態においては、
ＰｏｓＷＲ１（ＮｅｇＷＲ１）がスイッチＳ１及びＳ３
（Ｓ２Ｎ及びＳ３Ｎ）をターンオンさせ、スイッチ動作
がフィードバック回路によって禁止されることはない。
ＰｏｓＷＲ１（ＮｅｇＷＲ１）が非有効(nonactive) 状
態の場合、スイッチＳ２（Ｓ１Ｎ）はオン状態のままで
あり、この場合でもスイッチ動作がフィードバック回路
によって禁止されることはない。現在のタイムアウト経
過後にＳ１（Ｓ２Ｎ）をオン状態からオフへターンさせ
るのはＰｏｓＷＲ２（ＮｅｇＷＲ２）の義務である。好
都合に、スイッチＳ１はブートストラップタイプ(boots
trap-type)のスイッチである。
外部制御入力ＰｏｓＷＲ１及びＰｏｓＷＲ２（ＮｅｇＷ
Ｒ１及びＮｅｇＷＲ２）がパルス発生器ごとに要求され
る。当然のことながら、有効(active)状態においては、
ＰｏｓＷＲ１（ＮｅｇＷＲ１）がスイッチＳ１及びＳ３
（Ｓ２Ｎ及びＳ３Ｎ）をターンオンさせ、スイッチ動作
がフィードバック回路によって禁止されることはない。
ＰｏｓＷＲ１（ＮｅｇＷＲ１）が非有効(nonactive) 状
態の場合、スイッチＳ２（Ｓ１Ｎ）はオン状態のままで
あり、この場合でもスイッチ動作がフィードバック回路
によって禁止されることはない。現在のタイムアウト経
過後にＳ１（Ｓ２Ｎ）をオン状態からオフへターンさせ
るのはＰｏｓＷＲ２（ＮｅｇＷＲ２）の義務である。好
都合に、スイッチＳ１はブートストラップタイプ(boots
trap-type)のスイッチである。
【００３５】図４は正電圧ラインパルス発生器(positiv
e-voltage line pulser)の詳細な例を示す図である。図
２のブロックと相違するブロックに関する回路構成は以
下の通りである。ブートストラップタイプのスイッチＳ
１は、トランジスタＴ１、Ｔ２、ダイオードＤ１、Ｄ
３、Ｄ４、ツェナーダイオードＺＤ１、キャパシタＣ
１、抵抗Ｒ１、Ｒ２、Ｒ３で構成される。制御回路ＳＣ
１は、トランジスタＴ３、Ｔ４、抵抗Ｒ４、Ｒ５、Ｒ１
０、Ｒ１１で構成される。図２のダイオードＤ５は図４
ではダイオードＤ６に置き代えられている。フィードバ
ック回路ＦＤ１はツェナーダイオードＺＤ４及び抵抗Ｒ
１２を有している。スイッチＳ２はトランジスタＴ５及
び抵抗Ｒ６を有している。制御スイッチＳＣＳ２はトラ
ンジスタＴ６、Ｔ７、ダイオードＤ５、抵抗Ｒ７、Ｒ
８、Ｒ９を有している。フィードバック回路ＦＢ２はツ
ェナーダイオードＺＤ３及び抵抗Ｒ１３を有している。
スイッチＳ３は、トランジスタＴ８、Ｔ１０、ダイオー
ドＤ７、Ｄ８、Ｄ９、ツェナーダイオードＺＤ６、キャ
パシタＣ２、抵抗Ｒ１４、Ｒ１５、Ｒ１８からなるブー
トストラップタイプのスイッチである。スイッチの制御
回路ＳＣ３はトランジスタＴ９、抵抗Ｒ１７を有してい
る。フィードバックＦＢ３はツェナーダイオードＺＤ５
及び抵抗Ｒ１６を適宜に有している。回路は、トランジ
スタＴ８のソース電圧が負荷電圧まで降下するよう抵抗
Ｒ２０をもって構成されている。図２のダイオードＤ１
は図４ではダイオードＤ２に置き代えられている。それ
と対応して、ダイオードＤ２はトランジスタＴ５のボデ
ィダイオードと共に機能するツェナーダイオードＺＤ２
に置き代えられている。更に、ダイオードＤ３はダイオ
ードＤ１０によって、またダイオードＤ４はダイオード
Ｄ１１によってそれぞれ置き代えられている。
e-voltage line pulser)の詳細な例を示す図である。図
２のブロックと相違するブロックに関する回路構成は以
下の通りである。ブートストラップタイプのスイッチＳ
１は、トランジスタＴ１、Ｔ２、ダイオードＤ１、Ｄ
３、Ｄ４、ツェナーダイオードＺＤ１、キャパシタＣ
１、抵抗Ｒ１、Ｒ２、Ｒ３で構成される。制御回路ＳＣ
１は、トランジスタＴ３、Ｔ４、抵抗Ｒ４、Ｒ５、Ｒ１
０、Ｒ１１で構成される。図２のダイオードＤ５は図４
ではダイオードＤ６に置き代えられている。フィードバ
ック回路ＦＤ１はツェナーダイオードＺＤ４及び抵抗Ｒ
１２を有している。スイッチＳ２はトランジスタＴ５及
び抵抗Ｒ６を有している。制御スイッチＳＣＳ２はトラ
ンジスタＴ６、Ｔ７、ダイオードＤ５、抵抗Ｒ７、Ｒ
８、Ｒ９を有している。フィードバック回路ＦＢ２はツ
ェナーダイオードＺＤ３及び抵抗Ｒ１３を有している。
スイッチＳ３は、トランジスタＴ８、Ｔ１０、ダイオー
ドＤ７、Ｄ８、Ｄ９、ツェナーダイオードＺＤ６、キャ
パシタＣ２、抵抗Ｒ１４、Ｒ１５、Ｒ１８からなるブー
トストラップタイプのスイッチである。スイッチの制御
回路ＳＣ３はトランジスタＴ９、抵抗Ｒ１７を有してい
る。フィードバックＦＢ３はツェナーダイオードＺＤ５
及び抵抗Ｒ１６を適宜に有している。回路は、トランジ
スタＴ８のソース電圧が負荷電圧まで降下するよう抵抗
Ｒ２０をもって構成されている。図２のダイオードＤ１
は図４ではダイオードＤ２に置き代えられている。それ
と対応して、ダイオードＤ２はトランジスタＴ５のボデ
ィダイオードと共に機能するツェナーダイオードＺＤ２
に置き代えられている。更に、ダイオードＤ３はダイオ
ードＤ１０によって、またダイオードＤ４はダイオード
Ｄ１１によってそれぞれ置き代えられている。
【００３６】スイッチＳ１のフィードバック回路ＦＢ１
はツェナーダイオードＺＤ４及び抵抗Ｒ１２を有してい
る。スイッチＳ１のレベルシフト(level-shift) トラン
ジスタＴ２のソース端末はトランジスタＴ４を介して接
地へ導かれている。フィードバック回路ＦＢ１は負荷か
らトランジスタＴ４のベースまで接続されている。トラ
ンジスタＴ４のベースはまたダイオードＤ６を介して第
２の制御入力から導かれ、それによって制御入力の有効
状態がスイッチＳ１をターンオフさせる。
はツェナーダイオードＺＤ４及び抵抗Ｒ１２を有してい
る。スイッチＳ１のレベルシフト(level-shift) トラン
ジスタＴ２のソース端末はトランジスタＴ４を介して接
地へ導かれている。フィードバック回路ＦＢ１は負荷か
らトランジスタＴ４のベースまで接続されている。トラ
ンジスタＴ４のベースはまたダイオードＤ６を介して第
２の制御入力から導かれ、それによって制御入力の有効
状態がスイッチＳ１をターンオフさせる。
【００３７】スイッチＳ２のフィードバック回路ＦＢ２
は、ツェナーダイオードＺＤ３及び抵抗Ｒ１３の直列接
続として構成されている。スイッチＳ２に対する制御
は、トランジスタＴ５のソース端末と接地との間に接続
されるダーリントントランジスタ(Darlington transist
or) Ｔ６、Ｔ７によって達成される。フィードバック回
路ＦＢ２からの信号は駆動トランジスタＴ６のベースへ
送られる。
は、ツェナーダイオードＺＤ３及び抵抗Ｒ１３の直列接
続として構成されている。スイッチＳ２に対する制御
は、トランジスタＴ５のソース端末と接地との間に接続
されるダーリントントランジスタ(Darlington transist
or) Ｔ６、Ｔ７によって達成される。フィードバック回
路ＦＢ２からの信号は駆動トランジスタＴ６のベースへ
送られる。
【００３８】スイッチＳ３はブートストラップタイプの
スイッチで構成される。そのフィードバック回路は、ツ
ェナーダイオードＺＤ５と供給電圧Ｖｗｒｐから（トラ
ンジスタＴ８のゲートからソースへ接続された）トラン
ジスタＴ９のベースに配置された抵抗Ｒ１６との直列接
続を介して、スイッチトランジスタＴ８のドレインから
ソース(drain-to-source) を検知することによって構成
される。
スイッチで構成される。そのフィードバック回路は、ツ
ェナーダイオードＺＤ５と供給電圧Ｖｗｒｐから（トラ
ンジスタＴ８のゲートからソースへ接続された）トラン
ジスタＴ９のベースに配置された抵抗Ｒ１６との直列接
続を介して、スイッチトランジスタＴ８のドレインから
ソース(drain-to-source) を検知することによって構成
される。
【００３９】負電圧行パルス発生器は、好ましくは、図
２に示される正電圧パルス発生器と十分に類似する動作
原理及び回路を有している。インダクタを介して負荷か
らエネルギーをディスチャージするスイッチＳ１Ｎの制
御だけが、フィードバック回路ＦＢ１Ｎが現在の時点の
みスイッチをターンオンさせてそれを維持するために変
更されるのみである。現在の保護時間後にスイッチＳ１
Ｎが再びターンオンされ、それによりパルス発生器の出
力が停止状態において、例えばパルス発生器の内部電流
に起因して、負電位へドリフトしないようにすることを
確保する。
２に示される正電圧パルス発生器と十分に類似する動作
原理及び回路を有している。インダクタを介して負荷か
らエネルギーをディスチャージするスイッチＳ１Ｎの制
御だけが、フィードバック回路ＦＢ１Ｎが現在の時点の
みスイッチをターンオンさせてそれを維持するために変
更されるのみである。現在の保護時間後にスイッチＳ１
Ｎが再びターンオンされ、それによりパルス発生器の出
力が停止状態において、例えばパルス発生器の内部電流
に起因して、負電位へドリフトしないようにすることを
確保する。
【００４０】選択されなかった駆動回路の出力段(outpu
t states) が正電圧行選択パルスが発生している間に低
(low) 状態へ導かれると、負電圧パルス発生器において
クランプダイオードはＶｍとＶｗｒｎとの間のレベルを
とる。重大な電流反転を防ぐため、付加的なダイオード
Ｄ６ＮがスイッチＳ１Ｎと直列に配置される。負電圧パ
ルス発生器の出力における直流(DC)電圧レベルの上昇
は、フィードバック回路により制御されるスイッチＳ１
Ｎのオン状態の期間を短くすることによって防止され
る。
t states) が正電圧行選択パルスが発生している間に低
(low) 状態へ導かれると、負電圧パルス発生器において
クランプダイオードはＶｍとＶｗｒｎとの間のレベルを
とる。重大な電流反転を防ぐため、付加的なダイオード
Ｄ６ＮがスイッチＳ１Ｎと直列に配置される。負電圧パ
ルス発生器の出力における直流(DC)電圧レベルの上昇
は、フィードバック回路により制御されるスイッチＳ１
Ｎのオン状態の期間を短くすることによって防止され
る。
【００４１】図３に示される負電圧パルス発生器はダイ
オードＤ５Ｎ、Ｄ６Ｎによる基本的な回路構成を有して
いるが、一方ダイオードＤ１Ｎ及びＤ４Ｎは接地の代わ
りに列パルス発生器の供給電圧Ｖｍへ導かれる。かかる
種々の変更仕様の理由は次の通りである。市販の行駆動
回路の幾つかのタイプは、選択されなかった行駆動回路
の出力が正電圧行選択パルス発生期間において低(low)
に導かれる場合のみ適当に動作する。その結果、平均的
変調電圧において浮動する行ラインは、駆動出力段の低
電流沈下型(lower current-sinking) ＦＥＴ素子を介し
て、負電圧行パルス発生器の出力に接続される。電力消
費が拡大するのを避けるため、負電圧行パルス発生器の
出力は正電圧行選択パルスが発生している間０乃至Ｖｍ
の範囲内で浮動し得るように設定されなければならな
い。従って、ダイオードＤ６ＮはスイッチＳ１Ｎとの直
列接続に必要であり、一方クランプダイオードＤ１Ｎ及
びＤ４Ｎは供給電圧Ｖｍに接続されなければならない。
浮動する行ラインの上昇方向に直流電圧がドリフトする
傾向によって別の問題が生じており、そのためディスプ
レイ上での画像バーンイン(image burn-in) を避けるべ
くドリフト防止が必要となる。このドリフト傾向は正電
圧行選択パルスの降下に由来するものであり、更に負電
圧行パルス発生器の出力における電圧も行駆動回路のキ
ャパシタンスが原因で降下する。スイッチＳ１Ｎがイン
ダクタの接地電位へ向かう一端でオン状態を維持される
と、インダクタを介して電流が流れ始め、またエネルギ
ーがインダクタ内に格納される。このエネルギーはその
後浮動する行ラインへ転送され、電圧を上昇させる。か
かる状態は、スイッチＳ１Ｎにおいてディスチャージ相
のオン状態が従来より短くなるように制御することによ
って好都合に回避することができ、その結果連続する次
の正電圧行選択パルスが負電圧パルス発生器の出力を接
地電位まで上昇させることができるのみである。
オードＤ５Ｎ、Ｄ６Ｎによる基本的な回路構成を有して
いるが、一方ダイオードＤ１Ｎ及びＤ４Ｎは接地の代わ
りに列パルス発生器の供給電圧Ｖｍへ導かれる。かかる
種々の変更仕様の理由は次の通りである。市販の行駆動
回路の幾つかのタイプは、選択されなかった行駆動回路
の出力が正電圧行選択パルス発生期間において低(low)
に導かれる場合のみ適当に動作する。その結果、平均的
変調電圧において浮動する行ラインは、駆動出力段の低
電流沈下型(lower current-sinking) ＦＥＴ素子を介し
て、負電圧行パルス発生器の出力に接続される。電力消
費が拡大するのを避けるため、負電圧行パルス発生器の
出力は正電圧行選択パルスが発生している間０乃至Ｖｍ
の範囲内で浮動し得るように設定されなければならな
い。従って、ダイオードＤ６ＮはスイッチＳ１Ｎとの直
列接続に必要であり、一方クランプダイオードＤ１Ｎ及
びＤ４Ｎは供給電圧Ｖｍに接続されなければならない。
浮動する行ラインの上昇方向に直流電圧がドリフトする
傾向によって別の問題が生じており、そのためディスプ
レイ上での画像バーンイン(image burn-in) を避けるべ
くドリフト防止が必要となる。このドリフト傾向は正電
圧行選択パルスの降下に由来するものであり、更に負電
圧行パルス発生器の出力における電圧も行駆動回路のキ
ャパシタンスが原因で降下する。スイッチＳ１Ｎがイン
ダクタの接地電位へ向かう一端でオン状態を維持される
と、インダクタを介して電流が流れ始め、またエネルギ
ーがインダクタ内に格納される。このエネルギーはその
後浮動する行ラインへ転送され、電圧を上昇させる。か
かる状態は、スイッチＳ１Ｎにおいてディスチャージ相
のオン状態が従来より短くなるように制御することによ
って好都合に回避することができ、その結果連続する次
の正電圧行選択パルスが負電圧パルス発生器の出力を接
地電位まで上昇させることができるのみである。
【００４２】図５は負電圧パルス発生器の構成の一例を
示す図であり、図３のブロックが以下のように流用され
る。スイッチＳ１ＮはトランジスタＴ１２、ツェナーダ
イオードＺＤ７、抵抗Ｒ２３、Ｒ２４を有している。ス
イッチの制御回路ＳＣ１は、トランジスタＴ１１、キャ
パシタＣ３、Ｃ４、抵抗Ｒ２０、Ｒ２１、Ｒ２２を有し
ている。フィードバック回路ＦＢ１Ｎは、キャパシタＣ
８、ダイオードＤ１４、Ｄ１５、抵抗Ｒ３５、Ｒ３６、
キャパシタＣ９を有している。図３のダイオードＤ６Ｎ
は図５ではダイオードＤ１２に置き代えられている。ス
イッチＳ２Ｎは、トランジスタＴ１３、ツェナーダイオ
ードＺＤ８、キャパシタＣ５、抵抗Ｒ２６、Ｒ２７を有
している。スイッチＳ２Ｎの制御回路ＳＣＳ２Ｎは、ト
ランジスタＴ１４、キャパシタＣ６、抵抗Ｒ２８乃至Ｒ
３０を有している。フィードバック回路ＦＢ２Ｎはダイ
オードＤ１８で構成されている。スイッチＳ３Ｎはトラ
ンジスタＴ１５、抵抗Ｒ３２を有している。スイッチの
制御回路ＳＣ３Ｎは抵抗Ｒ３３、トランジスタＴ１６を
有しており、一方フィードバック回路ＦＢ３Ｎは抵抗Ｒ
３１、Ｒ３２で構成されている。図３のダイオードＤ１
Ｎは図５ではダイオードＤ１３で置き代えられており、
またこれに対応して、ダイオードＤ４ＮはダイオードＤ
１６で置き代えられている。ダイオードＤ２Ｎは、トラ
ンジスタＴ１３のボディダイオード(body diode)と共に
機能するツェナーダイオードＺＤ９で構成されている。
ダイオードＤ３ＮはトランジスタＴ１５のボディダイオ
ードによって提供されている。図３のダイオードＤ５Ｎ
は図５ではダイオードＤ１７で置き代えられている。更
に、フィードバック回路ＦＢ１Ｎに属するキャパシタＣ
８と共にインダクタＬ２の緩衝回路(snubber circuit)
を形成する抵抗Ｒ２５が回路に設けられている。
示す図であり、図３のブロックが以下のように流用され
る。スイッチＳ１ＮはトランジスタＴ１２、ツェナーダ
イオードＺＤ７、抵抗Ｒ２３、Ｒ２４を有している。ス
イッチの制御回路ＳＣ１は、トランジスタＴ１１、キャ
パシタＣ３、Ｃ４、抵抗Ｒ２０、Ｒ２１、Ｒ２２を有し
ている。フィードバック回路ＦＢ１Ｎは、キャパシタＣ
８、ダイオードＤ１４、Ｄ１５、抵抗Ｒ３５、Ｒ３６、
キャパシタＣ９を有している。図３のダイオードＤ６Ｎ
は図５ではダイオードＤ１２に置き代えられている。ス
イッチＳ２Ｎは、トランジスタＴ１３、ツェナーダイオ
ードＺＤ８、キャパシタＣ５、抵抗Ｒ２６、Ｒ２７を有
している。スイッチＳ２Ｎの制御回路ＳＣＳ２Ｎは、ト
ランジスタＴ１４、キャパシタＣ６、抵抗Ｒ２８乃至Ｒ
３０を有している。フィードバック回路ＦＢ２Ｎはダイ
オードＤ１８で構成されている。スイッチＳ３Ｎはトラ
ンジスタＴ１５、抵抗Ｒ３２を有している。スイッチの
制御回路ＳＣ３Ｎは抵抗Ｒ３３、トランジスタＴ１６を
有しており、一方フィードバック回路ＦＢ３Ｎは抵抗Ｒ
３１、Ｒ３２で構成されている。図３のダイオードＤ１
Ｎは図５ではダイオードＤ１３で置き代えられており、
またこれに対応して、ダイオードＤ４ＮはダイオードＤ
１６で置き代えられている。ダイオードＤ２Ｎは、トラ
ンジスタＴ１３のボディダイオード(body diode)と共に
機能するツェナーダイオードＺＤ９で構成されている。
ダイオードＤ３ＮはトランジスタＴ１５のボディダイオ
ードによって提供されている。図３のダイオードＤ５Ｎ
は図５ではダイオードＤ１７で置き代えられている。更
に、フィードバック回路ＦＢ１Ｎに属するキャパシタＣ
８と共にインダクタＬ２の緩衝回路(snubber circuit)
を形成する抵抗Ｒ２５が回路に設けられている。
【００４３】スイッチＳ２Ｎのフィードバック回路はパ
ルス発生器の出力とスイッチとの間に接続されたダイオ
ードＤ１８によって構成され、その結果パルス発生器出
力におけるスイッチＳ２Ｎの制御電圧以下への電圧降下
がスイッチをターンオンさせる。駆動トランジスタＴ１
４がスイッチＳ２Ｎのソース端末へ付加される。
ルス発生器の出力とスイッチとの間に接続されたダイオ
ードＤ１８によって構成され、その結果パルス発生器出
力におけるスイッチＳ２Ｎの制御電圧以下への電圧降下
がスイッチをターンオンさせる。駆動トランジスタＴ１
４がスイッチＳ２Ｎのソース端末へ付加される。
【００４４】スイッチＳ１Ｎのフィードバック回路は、
ダイオードＤ８及びパルス発生器出力とスイッチの制御
入力との間に配置されたキャパシタＣ８の直列接続によ
って構成される。それにより、接地とパルス出力との間
の電圧差がキャパシタＣ８に格納される電圧と等しくな
ったときスイッチＳ１Ｎはターンオンされる。インダク
タＬ２の緩衝回路中に含まれるキャパシタはキャパシタ
Ｃ８として動作することができる。
ダイオードＤ８及びパルス発生器出力とスイッチの制御
入力との間に配置されたキャパシタＣ８の直列接続によ
って構成される。それにより、接地とパルス出力との間
の電圧差がキャパシタＣ８に格納される電圧と等しくな
ったときスイッチＳ１Ｎはターンオンされる。インダク
タＬ２の緩衝回路中に含まれるキャパシタはキャパシタ
Ｃ８として動作することができる。
【００４５】スイッチＳ３Ｎのフィードバック回路は、
パルス発生器出力から供給電圧Ｖｗｒｎへ接続される抵
抗分割器Ｒ３１、Ｒ３２によって構成される。直列接続
された抵抗の分割器結合点は、スイッチトランジスタＴ
１５のゲート及びソース端末館に接続されている駆動ト
ランジスタＴ１６のベースへ接続される。
パルス発生器出力から供給電圧Ｖｗｒｎへ接続される抵
抗分割器Ｒ３１、Ｒ３２によって構成される。直列接続
された抵抗の分割器結合点は、スイッチトランジスタＴ
１５のゲート及びソース端末館に接続されている駆動ト
ランジスタＴ１６のベースへ接続される。
【００４６】図５に示される回路の動作は次の通りであ
る。制御信号ＮｅｇＷＲ１が高レベルとなり制御入力Ｎ
ｅｇＷＲ２が高レベルとなると、トランジスタＴ１３が
ターンオンされ、負荷キャパシタンスが負供給電圧Ｖｗ
ｒｎへのチャージングを開始する。高レベルＮｅｇＷＲ
１もまた、負荷以上の電圧が低レベルまで降下して駆動
トランジスタＴ１６をターンオフさせると同時にトラン
ジスタＴ１５をターンオンさせる。負荷以上の電圧が電
圧Ｖｗｒｎに至るまで降下すると、ダイオードＤ１８が
トランジスタのベース駆動を降下させ、それによりトラ
ンジスタＴ１３がターンオフされる。この相において、
インダクタＬ２に格納されているエネルギーがトランジ
スタＴ１５のボディダイオードとダイオードＤ１３を介
して供給電圧ラインＶｍ及びＶｗｒｎへ戻り始める。誤
動作状態での負荷以上の電圧が十分に低レベルまで降下
しないときは、トランジスタＴ１５はターンオンされ
ず、そしてトランジスタＴ１３は制御信号ＮｅｇＷＲ２
が低レベルになるまでターンオン状態を維持する。パル
ス発生器出力電圧が低レベルになると、フィードバック
キャパシタＣ８は電圧Ｖｗｒｎ／２までチャージされ
る。制御信号ＮｅｇＷＲ１が低レベルになると、トラン
ジスタＴ１２がターンオンされ、それにより、負荷以上
の電圧がインダクタＬ２を介して接地電位までのディス
チャージを開始する。負荷以上の電圧がＶｗｒｎ／２ま
で上昇すると、トランジスタＴ１１がターンオンされ、
それによりトランジスタＴ１２をターンオフする。ディ
スチャージ相(phase) は、トランジスタＴ１３のボディ
ダイオード及びツェナーダイオードＺＤ９を介して浮動
するインダクタに格納されるエネルギーの援助で継続さ
れる。パルス発生器出力電圧が上昇を停止すると、トラ
ンジスタＴ１２は再びターンオンされる。この構成によ
って、誤動作状態においてパルス発生器出力がその内部
電流路に起因して負方向へドリフトするのを防ぐことが
できる。
る。制御信号ＮｅｇＷＲ１が高レベルとなり制御入力Ｎ
ｅｇＷＲ２が高レベルとなると、トランジスタＴ１３が
ターンオンされ、負荷キャパシタンスが負供給電圧Ｖｗ
ｒｎへのチャージングを開始する。高レベルＮｅｇＷＲ
１もまた、負荷以上の電圧が低レベルまで降下して駆動
トランジスタＴ１６をターンオフさせると同時にトラン
ジスタＴ１５をターンオンさせる。負荷以上の電圧が電
圧Ｖｗｒｎに至るまで降下すると、ダイオードＤ１８が
トランジスタのベース駆動を降下させ、それによりトラ
ンジスタＴ１３がターンオフされる。この相において、
インダクタＬ２に格納されているエネルギーがトランジ
スタＴ１５のボディダイオードとダイオードＤ１３を介
して供給電圧ラインＶｍ及びＶｗｒｎへ戻り始める。誤
動作状態での負荷以上の電圧が十分に低レベルまで降下
しないときは、トランジスタＴ１５はターンオンされ
ず、そしてトランジスタＴ１３は制御信号ＮｅｇＷＲ２
が低レベルになるまでターンオン状態を維持する。パル
ス発生器出力電圧が低レベルになると、フィードバック
キャパシタＣ８は電圧Ｖｗｒｎ／２までチャージされ
る。制御信号ＮｅｇＷＲ１が低レベルになると、トラン
ジスタＴ１２がターンオンされ、それにより、負荷以上
の電圧がインダクタＬ２を介して接地電位までのディス
チャージを開始する。負荷以上の電圧がＶｗｒｎ／２ま
で上昇すると、トランジスタＴ１１がターンオンされ、
それによりトランジスタＴ１２をターンオフする。ディ
スチャージ相(phase) は、トランジスタＴ１３のボディ
ダイオード及びツェナーダイオードＺＤ９を介して浮動
するインダクタに格納されるエネルギーの援助で継続さ
れる。パルス発生器出力電圧が上昇を停止すると、トラ
ンジスタＴ１２は再びターンオンされる。この構成によ
って、誤動作状態においてパルス発生器出力がその内部
電流路に起因して負方向へドリフトするのを防ぐことが
できる。
【００４７】図６は正電圧行パルス発生器の別の（択一
可能な）構成を示す図である。同図の回路において、図
２のスイッチＳ１は、新たな回路によって置き代えられ
ている。この新たな回路は、その電圧が実際の動作電圧
のメイン電力供給によって供給される電圧の約１／２で
ある予備供給電圧Ｖｗｒｐ／２を利用している。スイッ
チＳ１及びダイオードＤ５は、チャージ相を援助すべく
直列にこの予備電力供給からインダクタへ接続されてい
る。低レベルの動作電圧のため、スイッチＳ１について
はフィードバックの必要はない。スイッチＳ２、Ｓ３及
びそれらのフィードバック回路は、ダイオード（Ｄ１乃
至Ｄ４）と同様に、基本的回路構成における方法と同じ
方法で接続されている。スイッチＳ１、Ｓ２及びＳ３は
単一の共通外部制御入力ＰｏｓＷＲ１を有しており、一
方スイッチＳ１は禁止入力ＰｏｓＷＲ２によって付加的
に制御される。それと二者択一的に、スイッチＳ１は与
えられた外部制御入力を有することが可能である。一
方、スイッチＳ２及びＳ３は共通制御入力によって制御
される。負パルス発生回路も類似の方法で構成すること
ができる。
可能な）構成を示す図である。同図の回路において、図
２のスイッチＳ１は、新たな回路によって置き代えられ
ている。この新たな回路は、その電圧が実際の動作電圧
のメイン電力供給によって供給される電圧の約１／２で
ある予備供給電圧Ｖｗｒｐ／２を利用している。スイッ
チＳ１及びダイオードＤ５は、チャージ相を援助すべく
直列にこの予備電力供給からインダクタへ接続されてい
る。低レベルの動作電圧のため、スイッチＳ１について
はフィードバックの必要はない。スイッチＳ２、Ｓ３及
びそれらのフィードバック回路は、ダイオード（Ｄ１乃
至Ｄ４）と同様に、基本的回路構成における方法と同じ
方法で接続されている。スイッチＳ１、Ｓ２及びＳ３は
単一の共通外部制御入力ＰｏｓＷＲ１を有しており、一
方スイッチＳ１は禁止入力ＰｏｓＷＲ２によって付加的
に制御される。それと二者択一的に、スイッチＳ１は与
えられた外部制御入力を有することが可能である。一
方、スイッチＳ２及びＳ３は共通制御入力によって制御
される。負パルス発生回路も類似の方法で構成すること
ができる。
【００４８】図６に示す回路は次のように機能する。外
部制御入力ＰｏｓＷＲ１が有効状態になると、スイッチ
Ｓ１、ダイオードＤ５及びインダクタによって構成され
る直列接続を介して、電流が予備電圧Ｖｗｒｐ／２から
負荷キャパシタンスへ流れ始める。フィードバック回路
が負荷以上（少なくとも電圧Ｖｗｒｐ／２以上）までの
十分な電圧上昇を検地すると同時に、スイッチＳ３はタ
ーンオンされ得る。ＬＣ回路における従来から公知の特
徴によると、インダクタに格納されたエネルギーは負荷
キャパシタンス以上となるまで電圧を上昇させ続け、損
失がない場合には、ステップ機能(step-function) 入力
電圧については二重折返し(two-fold)値まで上昇させ
る。現実には損失があるので、維持される電圧は僅かに
低レベルとなるので、パルス発生器出力電圧を電圧Ｖｗ
ｒｐまで上昇させるためにスイッチＳ３が必要である。
誤動作状態において、インダクタに格納されるエネルギ
ーは電圧Ｖｗｒｐ／２以上の負荷を超える電圧まで上昇
させるには不十分なときは、スイッチＳ３がターンオン
となることができなくなる。禁止入力ＰｏｓＷＲ２が有
効となるとスイッチＳ１がターンオフされる。ディスチ
ャージ相の間の動作は図２の基本的回路について示され
た動作と同じである。
部制御入力ＰｏｓＷＲ１が有効状態になると、スイッチ
Ｓ１、ダイオードＤ５及びインダクタによって構成され
る直列接続を介して、電流が予備電圧Ｖｗｒｐ／２から
負荷キャパシタンスへ流れ始める。フィードバック回路
が負荷以上（少なくとも電圧Ｖｗｒｐ／２以上）までの
十分な電圧上昇を検地すると同時に、スイッチＳ３はタ
ーンオンされ得る。ＬＣ回路における従来から公知の特
徴によると、インダクタに格納されたエネルギーは負荷
キャパシタンス以上となるまで電圧を上昇させ続け、損
失がない場合には、ステップ機能(step-function) 入力
電圧については二重折返し(two-fold)値まで上昇させ
る。現実には損失があるので、維持される電圧は僅かに
低レベルとなるので、パルス発生器出力電圧を電圧Ｖｗ
ｒｐまで上昇させるためにスイッチＳ３が必要である。
誤動作状態において、インダクタに格納されるエネルギ
ーは電圧Ｖｗｒｐ／２以上の負荷を超える電圧まで上昇
させるには不十分なときは、スイッチＳ３がターンオン
となることができなくなる。禁止入力ＰｏｓＷＲ２が有
効となるとスイッチＳ１がターンオフされる。ディスチ
ャージ相の間の動作は図２の基本的回路について示され
た動作と同じである。
【００４９】図７の回路は、図６のディスチャージスイ
ッチＳ２及びそれに関連する素子を有する。それら関連
素子は、インダクタの入力端末から変調電圧Ｖｍへ配置
されたスイッチＳ２とダイオードＤ６の直列接続によっ
て置き代えられている。この変更は、フィードバック回
路を不要にするのでスイッチＳ２の制御を僅かに簡素化
させる。欠点は電圧供給Ｖｗｒｐにおいて電力消費が増
加することである。これは、インダクタのディスチャー
ジ相の間に格納されたエネルギーが、メイン供給電圧Ｖ
ｗｒｐの代わりに変調電圧供給Ｖｍへ送られるためであ
る。
ッチＳ２及びそれに関連する素子を有する。それら関連
素子は、インダクタの入力端末から変調電圧Ｖｍへ配置
されたスイッチＳ２とダイオードＤ６の直列接続によっ
て置き代えられている。この変更は、フィードバック回
路を不要にするのでスイッチＳ２の制御を僅かに簡素化
させる。欠点は電圧供給Ｖｗｒｐにおいて電力消費が増
加することである。これは、インダクタのディスチャー
ジ相の間に格納されたエネルギーが、メイン供給電圧Ｖ
ｗｒｐの代わりに変調電圧供給Ｖｍへ送られるためであ
る。
【００５０】選択されなかった行が正電圧行選択パルス
が発生している間にレベル低下したときは、浮動する行
ラインを立ち上げるという直流電圧レベルの傾向は、ダ
イオードＤ５Ｎを介しての負電圧パルス発生器出力と列
ラインパルス発生器出力との接続によって二者択一的に
防止することができる。
が発生している間にレベル低下したときは、浮動する行
ラインを立ち上げるという直流電圧レベルの傾向は、ダ
イオードＤ５Ｎを介しての負電圧パルス発生器出力と列
ラインパルス発生器出力との接続によって二者択一的に
防止することができる。
【００５１】ブートスラップタイプのスイッチはＰ−Ｆ
ＥＴスイッチ素子で置き代えることが可能であり、また
その逆も可能である。
ＥＴスイッチ素子で置き代えることが可能であり、また
その逆も可能である。
【００５２】各パルス発生回路におけるスイッチの制御
回路、例えばＳＣ１、ＳＣＳ２、ＳＣ３、は少なくとも
部分的に共通制御回路で置き代えることが可能である。
かかる制御回路には２つの外部制御信号ＰｏｓＷＲ１、
ＰｏｓＷＲ２及びスイッチ制御フィードバック信号ＦＢ
１、ＦＢ２、ＦＢ３が入力として送られ、また少なくと
も２つの制御信号がそこからスイッチへ送られる。
回路、例えばＳＣ１、ＳＣＳ２、ＳＣ３、は少なくとも
部分的に共通制御回路で置き代えることが可能である。
かかる制御回路には２つの外部制御信号ＰｏｓＷＲ１、
ＰｏｓＷＲ２及びスイッチ制御フィードバック信号ＦＢ
１、ＦＢ２、ＦＢ３が入力として送られ、また少なくと
も２つの制御信号がそこからスイッチへ送られる。
【００５３】制御スイッチＳＣＳ２、ＳＣＳ２Ｎは、メ
インスイッチＳ２、Ｓ２Ｎの制御入力へ接続される回路
で置き代えることが可能である。
インスイッチＳ２、Ｓ２Ｎの制御入力へ接続される回路
で置き代えることが可能である。
【００５４】図４及び図５に示されるスイッチと関連す
るフィードバック回路は、その一例となる回路であって
本実施例で開示されるもの以外の如何なるスイッチとも
関連して使用され得るものを示すと理解されなければな
らない。
るフィードバック回路は、その一例となる回路であって
本実施例で開示されるもの以外の如何なるスイッチとも
関連して使用され得るものを示すと理解されなければな
らない。
【００５５】
【発明の効果】本発明は顕著な利益をもたらすものであ
る。
る。
【００５６】本発明による回路は高い効率を達成するの
で、表面マウント形式の素子の微細回路集積及び廉価回
路使用が可能となる。各スイッチへのフィードバック接
続のため、動作開始及び誤動作時の信頼性が従来の回路
と比較して改善される。画素輝度閾値電圧以上の電流出
力能力、即ち安定した輝度を維持するために極めて重要
な能力は高い。
で、表面マウント形式の素子の微細回路集積及び廉価回
路使用が可能となる。各スイッチへのフィードバック接
続のため、動作開始及び誤動作時の信頼性が従来の回路
と比較して改善される。画素輝度閾値電圧以上の電流出
力能力、即ち安定した輝度を維持するために極めて重要
な能力は高い。
【００５７】必要とされるスイッチの数は少ない。実
際、行選択パルスのディスチャージ相及びゼロ電圧にお
ける列ラインに対する浮動行の直流（ＤＣ）レベルの維
持は、第４のスイッチＳ４を必要とせずに全ての回路実
装において達成されている。
際、行選択パルスのディスチャージ相及びゼロ電圧にお
ける列ラインに対する浮動行の直流（ＤＣ）レベルの維
持は、第４のスイッチＳ４を必要とせずに全ての回路実
装において達成されている。
【００５８】外部制御入力の数も同様に少なくてよいた
め、制御回路のコストが減少しまた制御自体も簡素化さ
れている。スイッチＳ１（Ｓ２Ｎ）の動作時間の一時的
な中段のため禁止入力ＰｏｓＷＲ２（ＮｅｇＷＲ２）を
採用することは、スイッチ電流が誤動作中は過度に増え
ないという状態を確保することになる。
め、制御回路のコストが減少しまた制御自体も簡素化さ
れている。スイッチＳ１（Ｓ２Ｎ）の動作時間の一時的
な中段のため禁止入力ＰｏｓＷＲ２（ＮｅｇＷＲ２）を
採用することは、スイッチ電流が誤動作中は過度に増え
ないという状態を確保することになる。
【００５９】バイポーラトランジスタの援助でスイッチ
素子のソース端末を介するスイッチ制御はスイッチング
状態の変化を促進させる。これは、スイッチにおけるエ
ネルギー消費と電力消費をカットするのに必須である。
他の利点としては、バイポーラトランジスタの使用によ
り制御が簡易化するということが挙げられる。
素子のソース端末を介するスイッチ制御はスイッチング
状態の変化を促進させる。これは、スイッチにおけるエ
ネルギー消費と電力消費をカットするのに必須である。
他の利点としては、バイポーラトランジスタの使用によ
り制御が簡易化するということが挙げられる。
【００６０】正電圧行パルス発生器のスイッチＳ１及び
Ｓ３としてブートストラップタイプのスイッチを採用す
ることは、より安価で手に入り易いＮ−ＦＢＴスイッチ
の使用を促進することになる。
Ｓ３としてブートストラップタイプのスイッチを採用す
ることは、より安価で手に入り易いＮ−ＦＢＴスイッチ
の使用を促進することになる。
【００６１】電圧検知スイッチ（Ｓ３、Ｓ３Ｎ）を介し
てのフィードバックループの実装は供給電圧レベルとは
独立したスイッチ保護をもたらすことになる。
てのフィードバックループの実装は供給電圧レベルとは
独立したスイッチ保護をもたらすことになる。
【図１】従来のＡＣＴＦＥＬマトリクスディスプレイ用
の制御ブロック図である。
の制御ブロック図である。
【図２】正電圧行選択パルスを発生する本発明のパルス
発生器を示す図である。
発生器を示す図である。
【図３】負電圧行選択パルスを発生する本発明の互換性
あるパルス発生回路を示す図である。
あるパルス発生回路を示す図である。
【図４】本発明の正電圧行選択パルス発生器の一例を示
す回路図である。
す回路図である。
【図５】本発明の負電圧行選択パルス発生器の一例を示
す回路図である。
す回路図である。
【図６】本発明による正電圧行パルス発生器のための変
形回路図である。
形回路図である。
【図７】本発明による正電圧行パルス発生器のための更
なる変形回路図である。
なる変形回路図である。
【図８】本発明による正電圧行パルス発生器の機能説明
に適用されるタイミング図である。
に適用されるタイミング図である。
Ｄ ダイオード Ｌ インダクタ Ｔ トランジスタ ＺＤ ツェナーダイオード Ｒ 抵抗 Ｓ スイッチ Ｃ キャパシタ
Claims (10)
- 【請求項１】 交流励起薄膜エレクトロルミネセント
（ＡＣＴＦＥＬ）ディスプレイの対称制御路式の行選択
パルス用パルス発生回路であって、 供給電圧を該回路に供給する供給電圧源（Ｖｗｒｐ、Ｖ
ｗｒｎ）と、 接地電位を確立する回路接地と、 該回路を制御する２つの制御入力（ＰｏｓＷＲ１，Ｐｏ
ｓＷＲ２）と、 負荷として動作する該ディスプレイへ行選択パルスを送
る出力と、 反対極性の行選択パルスを発生する、該回路接地に対し
て本質的に対称的な回路とからなる行選択パルス用パル
ス発生回路において、該回路はさらに、 負荷と直列に配置されたインダクタ（Ｌ１、Ｌ１Ｎ）と
からなり、該インダクタの大きさは、負荷の容量との共
振において、共振発振のサイクル時間が行選択パルスの
立上げ相及び立下げ相のために確保された時間周期の付
加された持続時間よりも１００乃至２００％長くなるよ
うな大きさであり、該回路はさらに、 該インダクタ（Ｌ１）と、該インダクタ（Ｌ１）を介し
て負荷キャパシタンスをチャージする該供給電圧（Ｖｗ
ｒｐ、Ｖｗｒｎ）又はその部分電圧（Ｖｗｒｐ／２、Ｖ
ｗｒｎ／２）との間に配置されたスイッチ（Ｓ１、Ｓ２
Ｎ）と、 行選択パルスの振幅を全値まで上昇させるために、該供
給電圧（Ｖｗｒｐ、Ｖｗｒｎ）と該負荷との間に配置さ
れた第２のスイッチ（Ｓ３）と、 該インダクタ（Ｌ１）の入力端末と、接地電位又は接地
電位（Ｖｍ）に近似する電位との間に配置された第３の
スイッチ（Ｓ２、Ｓ１Ｎ）とからなり、該スイッチは、
該負荷容量にチャージされたエネルギーをディスチャー
ジするよう動作し、該回路はさらに、 負荷のチャージ及びディスチャージ相の間に該インダク
タに格納されたエネルギーを回復させ、そして出力電圧
を制限する、該インダクタ（Ｌ１）の両端部からより高
い及びより低い電位へ接続された所謂クランプダイオー
ド（Ｄ１乃至Ｄ４）と、 該インダクタ（Ｌ１）の出力端末から、スイッチをオン
又はオフさせる少なくとも１つのスイッチ（Ｓ３）への
フィードバック回路（Ｆ３）とからなることを特徴とす
る回路。 - 【請求項２】 負電圧行選択パルスのパルス発振器に特
に適する請求項１にに記載の回路において、逆方向バイ
アスダイオード（Ｄ１Ｎ、Ｄ４Ｎ）が該インダクタ（Ｌ
１Ｎ）の両端部から変調電圧電力供給ライン（Ｖｍ）へ
接続され、そしてダイオード（Ｄ６Ｎ）が該第３のスイ
ッチ（Ｓ１Ｎ）と直列に付加されて接地電位への負荷の
ディスチャージを行ない、それにより該変調電圧供給ラ
イン（Ｖｍ）によって供給された電圧と接地電位との範
囲内で正電圧行選択パルスが有効な間に負電圧行選択パ
ルス発振器の出力電圧が浮動できることを特徴とする回
路。 - 【請求項３】 請求項１又は２に記載の回路において、
該スイッチ（Ｓ１、Ｓ２とＳ３、Ｓ１Ｎ、Ｓ２ＮとＳ３
Ｎ）は所謂ブートストラップタイプのスイッチであるこ
とを特徴とする回路。 - 【請求項４】 請求項１又は２に記載の回路において、
行選択パルス電圧を全値まで上昇させる該第２のスイッ
チ（Ｓ３）に接続された該フィードバック回路（ＦＢ
３、ＦＢ３Ｎ）は、不可電圧が供給電圧（Ｖｗｒｐ、Ｖ
ｗｒｎ）の１／２を超えるまで上昇した場合のみ該スイ
ッチ（Ｓ３）をオンとするよう構成されていることを特
徴とする回路。 - 【請求項５】 請求項１又は２に記載の回路において、
負荷キャパシタンスをチャージする該第１のスイッチ
（Ｓ１、Ｓ２Ｎ）は、少なくともその１の端末において
ダイオード（Ｄ５）を介して該インダクタ（Ｌ１）の入
力端末に接続され、一方他の端末は補助電圧供給（Ｖｗ
ｒｐ／２、Ｖｗｒｎ／２）に導かれており、ここで該補
助電圧供給（Ｖｗｒｐ／２、Ｖｗｒｎ／２）の出力電圧
は、有利なことにはメイン電圧供給（Ｖｗｒｐ、Ｖｗｒ
ｎ）の出力電圧の約１／２であることを特徴とする回
路。 - 【請求項６】 請求項１、２又は５に記載の回路におい
て、負荷キャパシタンスをディスチャージする該正電圧
行パルス発生器の該第３のスイッチ（Ｓ３）は、その１
の端末においてダイオード（Ｄ６）を介し該インダクタ
（Ｌ１）の入力端末に接続され、一方他の端末は変調電
圧供給（Ｖｍ）に導かれることを特徴とする回路。 - 【請求項７】 交流励起薄膜エレクトロルミネセント
（ＡＣＴＦＥＬ）ディスプレイ用の回路における行選択
パルス発生方法において、 行選択パルス（ＰｏｓＲｏｗＤｒｉｖｅ）が３つの制御
可能スイッチ（Ｓ１、Ｓ２とＳ３、Ｓ１Ｎ、Ｓ２ＮとＳ
３Ｎ）とインダクタ（Ｌ１、Ｌ１Ｎ）によって生成さ
れ、負荷と直列に配置される該インダクタ（Ｌ１）が負
荷キャパシタンスと共振するよう整合され、その結果共
振発振のサイクル時間は行選択パルスの立上げ相及び立
下げ相用にリザーブされた時間周期の付加された持続時
間よりも１００乃至２００％長くなり、該パルスが発生
されることにより、 (1) 該インダクタ（Ｌ１、Ｌ１Ｎ）の入力端末と該供給
電圧（Ｖｗｒｐ、Ｖｗｒｎ）又はその部分電圧（Ｖｗｒ
ｐ／２、Ｖｗｒｎ／２）との間に配置された第１のスイ
ッチ（Ｓ１、Ｓ１Ｎ）を介して負荷キャパシタンスがチ
ャージされ、 (2) 該供給電圧（Ｖｗｒｐ、Ｖｗｒｎ）と該インダクタ
（Ｌ１）の出力端末との間に配置された第２のスイッチ
（Ｓ３、Ｓ３Ｎ）によって行選択パルスがその全振幅ま
で励起され、 (3) 該インダクタ（Ｌ１、Ｌ１Ｎ）の入力端末と接地電
位又は接地電位（Ｖｍ）に近似する電位との間に配置さ
れた第３のスイッチ（Ｓ２、Ｓ１Ｎ）によって負荷キャ
パシタンスがディスチャージされ、ここで該スイッチは
負荷キャパシタンス内に格納されたエネルギーをディス
チャージするよう動作し、 (4) チャージ相の間に該インダクタ（Ｌ１）内に格納さ
れたエネルギーを、負荷のチャージ相若しくはディスチ
ャージ相又はその両相を引き伸ばすことに利用するか、
又は、該エネルギーを該インダクタ（Ｌ１、Ｌ１Ｎ）の
両端部からより高い及びより低い電位へ接続される所謂
クランプダイオード（Ｄ１乃至Ｄ４、Ｄ１Ｎ乃至Ｄ４
Ｎ）を使用して該供給電圧ライン（Ｖｗｒｐ、Ｖｗｒ
ｎ、Ｖｍ）の一つに転送することに利用し、そして、 (5) 外部制御に加えて、該スイッチ（Ｓ１、Ｓ２とＳ
３、Ｓ１Ｎ、Ｓ２Ｎ、Ｓ３Ｎ）の一つが、該インダクタ
（Ｌ１、Ｌ１Ｎ）の出力端末を経由するフィードバック
回路（ＦＢ３）によって制御される、 ことを特徴とする行選択パルス発生方法。 - 【請求項８】 請求項７に記載の方法において、行選択
パルスは連続的に繰り返す相を介して生成され、 該第１のスイッチ（Ｓ１、Ｓ２Ｎ）が切り換えられて、
負荷電圧が供給電圧レベル（Ｖｗｒｐ、Ｖｗｒｎ）に達
するまでオン状態を維持するか、又は故障若しくは誤動
作状態のときには外部制御入力が該スイッチをオフと
し、 該第２のスイッチ（Ｓ３、Ｓ３Ｎ）が、負荷電圧が供給
電圧レベル（Ｖｗｒｐ、Ｖｗｒｎ）の少なくとも１／２
に達したときオンとされ、そして負荷の容量のディスチ
ャージ相を励起すべく該第３のスイッチ（Ｓ２、Ｓ２
Ｎ）がオンとされ、それにより該第２のスイッチ（Ｓ
３、Ｓ３Ｎ）が同時にオフとされることを特徴とする方
法。 - 【請求項９】 請求項７又は８に記載の方法において、
負荷キャパシタンスの接地電位へのディスチャージ相の
間に、負荷電圧が浮動する選択されなかったラインの電
圧レベルに達した場合よりも短期間に該第３のスイッチ
（Ｓ２、Ｓ３Ｎ）をオン状態に維持し、又はこれに対応
して負電圧パルス発生器の出力電圧が接地電位になるこ
とを特徴とする方法。 - 【請求項１０】 請求項７又は８に記載の方法におい
て、該第３のスイッチ（Ｓ２、Ｓ３Ｎ）が変調電圧（Ｖ
ｍ）へディスチャージされ、連続する次の行選択パルス
がスタートするまで該スイッチをオン状態に維持するこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI902755 | 1990-06-04 | ||
| FI902755A FI87706C (fi) | 1990-06-04 | 1990-06-04 | Koppling foer alstring av radvalspulser och foerfarande foer att alstra dylika pulser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0749665A JPH0749665A (ja) | 1995-02-21 |
| JP3042727B2 true JP3042727B2 (ja) | 2000-05-22 |
Family
ID=8530556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3131222A Expired - Fee Related JP3042727B2 (ja) | 1990-06-04 | 1991-06-03 | 行選択パルス用パルス発生回路及びその発生方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5294919A (ja) |
| JP (1) | JP3042727B2 (ja) |
| DE (1) | DE4117563C2 (ja) |
| FI (1) | FI87706C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2151469A1 (en) * | 1992-12-10 | 1994-06-23 | Mohan L. Kapoor | Increased brightness drive system for an electroluminescent display panel |
| BR9707084A (pt) * | 1996-01-25 | 1999-04-06 | Add Vision Incl | Sistema de iluminação que interage não invasivamente com uma máquina principal |
| JP3070553B2 (ja) * | 1997-11-26 | 2000-07-31 | 日本電気株式会社 | データライン駆動装置 |
| US6040809A (en) * | 1998-01-30 | 2000-03-21 | Candescent Technologies Corporation | Fed display row driver with chip-to-chip settling time matching and phase detection circuits used to prevent uneven or nonuniform brightness in display |
| GB9914808D0 (en) * | 1999-06-25 | 1999-08-25 | Koninkl Philips Electronics Nv | Active matrix electroluminscent device |
| US6448950B1 (en) * | 2000-02-16 | 2002-09-10 | Ifire Technology Inc. | Energy efficient resonant switching electroluminescent display driver |
| CN101542569A (zh) * | 2007-01-12 | 2009-09-23 | 松下电器产业株式会社 | 等离子显示装置 |
| US8624818B2 (en) * | 2011-03-03 | 2014-01-07 | Integrated Device Technology, Inc. | Apparatuses and methods for reducing power in driving display panels |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
| US4707692A (en) * | 1984-11-30 | 1987-11-17 | Hewlett-Packard Company | Electroluminescent display drive system |
| US4733228A (en) * | 1985-07-31 | 1988-03-22 | Planar Systems, Inc. | Transformer-coupled drive network for a TFEL panel |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| US4866349A (en) * | 1986-09-25 | 1989-09-12 | The Board Of Trustees Of The University Of Illinois | Power efficient sustain drivers and address drivers for plasma panel |
-
1990
- 1990-06-04 FI FI902755A patent/FI87706C/fi active IP Right Grant
-
1991
- 1991-05-29 DE DE4117563A patent/DE4117563C2/de not_active Expired - Fee Related
- 1991-06-03 JP JP3131222A patent/JP3042727B2/ja not_active Expired - Fee Related
- 1991-06-04 US US07/710,118 patent/US5294919A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0749665A (ja) | 1995-02-21 |
| FI87706C (fi) | 1993-02-10 |
| DE4117563A1 (de) | 1991-12-05 |
| FI902755A0 (fi) | 1990-06-04 |
| US5294919A (en) | 1994-03-15 |
| DE4117563C2 (de) | 2002-01-17 |
| FI87706B (fi) | 1992-10-30 |
| FI902755A (fi) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138988B2 (en) | Driving circuit and display device | |
| US5426334A (en) | Micropower gate charge pump for power MOSFETS | |
| US5559402A (en) | Power circuit with energy recovery for driving an electroluminescent device | |
| KR100508255B1 (ko) | 에너지 회수회로 및 그 구동방법 | |
| US20030090440A1 (en) | Energy recovery circuit for driving a capacitive load | |
| KR100860688B1 (ko) | 플라즈마 디스플레이 패널의 전극 구동 회로 및 플라즈마 디스플레이 장치 | |
| JP3042727B2 (ja) | 行選択パルス用パルス発生回路及びその発生方法 | |
| JPH10149135A (ja) | プラズマディスプレイ装置 | |
| US8098022B2 (en) | Circuit configuration for operating at least one discharge lamp and method for generating an auxiliary voltage | |
| JPH09180880A (ja) | Ｅｌ素子駆動回路およびこれを用いるｅｌ素子照明装置 | |
| US7009823B2 (en) | Energy recovery circuit and energy recovery method using the same | |
| KR100456141B1 (ko) | 에너지 회수회로 | |
| KR20010103509A (ko) | 피디피의 에너지 회수 회로 | |
| US8339388B2 (en) | Controlling an energy recovery stage of a plasma screen | |
| KR100705279B1 (ko) | 플라즈마 디스플레이 패널 구동 장치 | |
| KR20000009131A (ko) | 플라즈마 표시장치의 전력 회수장치 | |
| KR100490554B1 (ko) | 자기 에너지를 이용한 플라즈마 디스플레이 패널의 에너지회수장치 및 이를 구비하는 플라즈마 디스플레이 패널의구동장치 | |
| KR100570965B1 (ko) | 에너지 회수회로 및 그 구동방법 | |
| KR100533730B1 (ko) | 플라즈마 디스플레이의 에너지 회수장치 및 방법 | |
| KR20020036240A (ko) | 승압기능을 가지는 에너지 회수회로 및 그 구동방법 | |
| KR100508254B1 (ko) | 에너지 회수회로 및 그 구동방법 | |
| KR20010087004A (ko) | 저전력 스캔 구동 회로를 가지는 표시(ｄｉｓｐｌａｙ) 소자 | |
| JP2002313560A (ja) | Ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |