JP3041333B2 - データ通信システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は時系列デジタルデータ
の変調・復調を高速データモデム装置を用いて行うデー
タ通信システムに関する。

【０００２】

【従来の技術】２１世紀の高度な情報社会に向けて、電
気通信ネットワークシステムには大きな変革が訪れつつ
ある。現代では、電気通信が社会の重要な基盤設備とし
て個人生活や社会経済の発展と効率化に欠かせないもの
となっている。特に電話通信の分野では最新のデジタル
通信技術とコンピュータ技術の進歩を取り入れ、より多
様な情報通信の要求に応じ、携帯電話やペイジャー（Ｐ
ａｇｅｒ）などが著しい発達を遂げてきた。

【０００３】例えば従来のペイジャーにメッセージを送
る際の経路の例は図１２に示される。ペイジャーのサー
ビスが行われている地域は幾つかのゾーン１０に分けら
れている。それぞれのゾーン１０に対応してペイジャー
に電波を送出する送信局１２が設置されている。ペイジ
ャーへのメッセージはまず電話局１４に送られる。電話
局１４から各送信局１２へ中継ケーブル１６を介してこ
のメッセージが伝送され、各送信局１２からはそれぞれ
対応するゾーン１０に対し電波が送出される。これによ
ってペイジャーがどのゾーン１０にいてもかならず電波
を受けることができるようなシステムが構築されてい
る。

【０００４】ところで図６から容易に推察できるように
電話局１４から各送信局１２への距離は一定ではない。
つまり各送信局１２ごとにその中継ケーブル１６はその
長さが異なったものとなる。したがって、一般に、電話
局１４から各送信局へのメッセージの伝送時間は互いに
異なっている。その結果、もし電話局が同時に各送信局
１２にメッセージを伝送するならば、各送信局１２が送
出するそれぞれの電波は、互いに時間差を持ったものと
なる。

【０００５】さて、もしペイジャーが、ゾーン１０の境
界付近に位置していたとすると、複数の送信局からの電
波を同時に受信することになる。これらの電波の時間差
が大きくなれば安定した受信はもはや不可能である。し
たがって、この電波の時間差は１０μ秒以内にしなけれ
ばならないと規定されている。

【０００６】従来この時間差を１０μ秒以内にするため
に電話局１４から各送信局１２へ伝送する際に相手の送
信局に応じて時間遅延を付加し、各送信局１２から出力
される電波の時間差をなくしていた。つまり、近い送信
局１２ほど多く時間遅延をかけてから中継ケーブル１６
に送出していた。これによって各送信局１２から送出さ
れるタイミングを揃えることができる。電話局１４で付
加される時間遅延は手動によってその量が調整される。
新たに機器を導入したときや、あるいは中継ケーブル１
６の敷設等が行われたときに、通常、この遅延時間の量
の調整が行われている。

【０００７】近年、携帯電話やペイジャーだけでなく、
ファクシミリ装置やネットワーク通信の増加により、情
報通信の通信容量を増やすことが社会的急務とされてい
る。そのため、最近の情報通信においては、伝送速度を
向上させるため、いわゆる高速データモデム装置と呼ば
れる高速のモデムが使われてきている。

【０００８】この高速データモデム装置は、９６００ｂ
ｐｓ程度の極めて高速の通信を行う事を可能とする。と
ころで一般のアナログ通信路はその伝送品質がそれほど
高くないし、また距離によってもその品質は変化する。
そのため、この高速データモデム装置は、通信に先だっ
て通信路の品質を検査して、その結果から伝送速度、及
び等化回路等の定数等を自動的に変化させる。また実際
の通信の最中にエラーが発生した場合や、瞬断等が発生
した場合においては、自動的に通信の回復する際にトレ
ーニング等を行い、エラーからの効果的な回復とその予
防措置を実現している。

【０００９】このようにこの高速データモデム装置は通
信路の特性を最大限に生かすためにはその伝送速度及び
タイミングは通信路の伝送品質に大きく依存する。

【００１０】高速データモデム装置はこのような特性を
持っているため、前述の携帯電話やペイジャーなどへの
メッセージを伝送する目的に適用することは非常に難か
しかった。

【００１１】なぜならば、前述のとおり、メッセージは
各送信局から電波の形で送出される際に各送信局１２か
らの電波の時間差は１０μ秒以内でなければならないと
規定されており、一方、高速データモデム装置を使用す
ると、前述したように通信路の瞬断等に応じて自動的に
通信の再開を行うため、電波の時間差を１０μ秒以内に
することは非常に難しかった。

【００１２】

【発明が解決しようとする課題】従来の装置は以上のよ
うに構成されているので、ペイジャーにメッセージを送
出するために各送信局１２に高速データモデム装置を使
ってメッセージを伝送することは大変難しかった。

【００１３】しかしながら、ペイジャー等の個数の増加
にともない、伝送速度の向上は是非とも達成しなければ
ならない問題である。したがって、高速データモデム装
置を使い、かつ各送信局への伝送遅延時間が一定である
データ通信システムが社会的にも切望されていた。

【００１４】

【課題を解決するための手段】本発明は前記課題を解決
するために、まず送信装置の基準ビットデータ発生器が
発生する基準ビットデータを時系列デジタルデータの中
に一定周期ごとに挿入する。この挿入されたデータを高
速データモデム装置が変調しアナログ通信路に送出す
る。一方基準正弦波発生器は前記基準ビットデータの周
期と同一周期の正弦波を発生し、この正弦波は基準正弦
波合成器によって前記高速データモデム装置の出力の変
調信号と合成されアナログ通信路に送出される。

【００１５】そして、受信装置の基準正弦波分離器はア
ナログ通信路からの受信信号から基準正弦波と変調信号
とを分離する。分離後の変調信号は受信側高速データモ
デム装置によって復調され復調信号が得られる。基準ビ
ットデータ分離器はこの復調信号を基準ビットデータと
時系列デジタルデータに分離する。位相比較器によっ
て、前記基準正弦波と前記基準ビットデータとの位相差
が検出され、その位相差情報に基づき時間遅延器が前記
時系列デジタルデータを時間遅延し、外部に出力する。

【００１６】

【作用】時系列デジタルデータと共に高速データモデム
装置によって変調・復調される基準ビットデータと、高
速データモデム装置とは独立に伝送される基準正弦波と
の位相差を受信側で検出することにより、高速データモ
デム装置での変調・復調時間を算出することができる。
よって、変調・復調時間の変化に応じて遅延時間を付加
すれば、入力から出力までの総合的な遅延時間を一定に
保つ事ができる。

【００１７】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。

【００１８】図１は本発明に係る通信システムの一実施
例を示すブロック図である。この通信システムは送信装
置２０と、複数の受信装置２２と、それらを接続する通
信路２４から構成される。電話局は送信装置２０を用い
て各送信局にメッセージを伝送し、各送信局は受信装置
２２を用い、前記メッセージを受信し、ペイジャーに電
波を発信する。なお、各送信局の受信装置は同一の動作
をするため、図１では一つの受信装置のみを示し他の受
信装置は省略してある。

【００１９】送信されるメッセージはまず、送信装置２
０内の基準ビットデータ挿入器２６に入力する。基準ビ
ットデータ挿入器２６によって基準ビットデータを挿入
されたメッセージは送信側の高速データモデム装置２８
において変調を受ける。この高速データモデム装置の変
調出力と、基準正弦波とが基準正弦波合成器３０におい
て合成され、通信路２４に送出される。ここで、基準信
号発生器３２は前記基準ビットデータと前記基準正弦波
とを発生する。これらの各基準信号はそれぞれ前記基準
ビットデータ挿入器２６と基準正弦波合成器３０とに供
給される。

【００２０】通信路２４からの信号は、受信装置２２内
の基準正弦波分離器３４に入力する。基準正弦波分離器
３４は受信信号から基準正弦波を分離し、位相比較器３
６に出力する。基準正弦波を取り除かれた残りの受信信
号は受信側の高速データモデム装置３８に出力される。
受信側の高速データモデム装置３８によって復調された
信号は、基準ビットデータ分離器４０に出力される。基
準ビットデータ分離器４０は受信側の高速データモデム
装置３８の出力から、基準ビットデータを抽出して取り
出す。基準ビットデータを取り除かれた信号はシフトレ
ジスタ４２に入力する。基準ビットデータ分離器４０か
らの基準ビットデータは位相比較器３６において、前記
分離された基準正弦波との位相を比較される。比較の結
果である位相差情報は位相比較器３６から、シフトレジ
スタ４２へ出力される。シフトレジスタ４２は前記位相
差情報に基づいて前記基準ビットデータ分離器４０から
の信号を時間遅延させてメッセージを出力する。

【００２１】以下、順次、送信装置２０と受信装置２２
の詳細な構成について説明する。図２に送信装置２０の
詳細なブロック回路図、図３に受信装置２２の詳細なブ
ロック回路図をそれぞれ示す。

【００２２】送信装置 図２は送信装置２０の詳細なブロック回路図である。メ
ッセージが入力する基準ビットデータ挿入器２６はシフ
トレジスタから構成されるシリアル・パラレル変換器５
０と、基準信号発生器３２からの基準ビットデータを保
持するラッチ５２とを備えている。シリアル・パラレル
変換器５０のメッセージ出力と、ラッチ５２の基準ビッ
トデータ出力とはパラレルに高速データモデム装置２８
に入力している。これによって、メッセージの中に基準
ビットデータが挿入されている。上記メッセージと基準
ビットデータとのパラレルの信号は、高速データモデム
装置２８によって変調され、シリアルデータとしてデー
タ合成器３０に出力される。

【００２３】基準信号発生器３２は矩形波を発振する発
振器５４とローパスフィルタ５６とを備えている。発振
器は４００Ｈｚの矩形波を発振し、この矩形波は基準ビ
ットデータとして基準ビットデータ挿入器２６に入力
し、その内部のラッチ５２に保持される。前記４００Ｈ
ｚの矩形波はローパスフィルタ５６によって基準正弦波
に変換される。このローパスフィルタ５６はデジタルフ
ィルタなどによって構成され、位相は前記４００Ｈｚの
矩形波と一定の関係を保つことが可能となっている。

【００２４】データ合成器３０はアナログ加算器などの
信号加算器である。データ合成器３０は、高速データモ
デム装置２８からの変調出力と、基準信号発生器３２か
らの基準正弦波とをアナログ的に加算し、通信路２４に
送出する。

【００２５】高速データモデム装置２８からの変調出力
は、およそ５００Ｈｚ以上の周波数成分を持っているの
に対し、基準信号発生器３２からの基準正弦波は４００
Ｈｚである。これによって、後述するように受信装置は
通信路上の信号から変調信号と基準正弦波をローパスフ
ィルタとハイパスフィルタを用いて分離することができ
る。

【００２６】受信装置 図３は受信装置２２の詳細なブロック回路図である。通
信路２４からの受信信号が入力する基準正弦波分離器３
４は、基準正弦波を取り除くハイパスフィルタ６０と、
基準正弦波のみを取り出すローパスフィルタ６２とを備
えている。ハイパスフィルタ６０は５００Ｈｚ以上の信
号のみを取り出すフィルタであり、４００Ｈｚの基準正
弦波を効果的に取り除くことができる。ローパスフィル
タ６２は４００Ｈｚ以下の信号のみを取り出すフィルタ
であり、４００Ｈｚの基準正弦波のみを取り出すことが
できる。ハイパスフィルタ６０の出力は受信側の高速デ
ータモデム装置３８に入力し、ローパスフィルタ６２の
出力である４００Ｈｚの基準正弦波は位相比較器３６に
入力している。

【００２７】高速データモデム装置３８によって上記の
変調信号は復調され、パラレルデータとして基準ビット
データ分離器４０に入力している。基準ビットデータ分
離器４０は基準ビットデータ以外のデータをメッセージ
の再生に使うため、基準ビットデータ分離器４０内のパ
ラレル・シリアル変換器６４に入力している。基準ビッ
トデータはそのまま位相比較器３６に出力される。これ
によって基準ビットデータの分離が行われている。パラ
レル・シリアル変換器６４の復調メッセージ出力は時間
遅延をするためシフトレジスタ４２に入力している。

【００２８】前記ローパスフィルタ６２の出力である４
００Ｈｚの基準正弦波は位相比較器３６内のコンパレー
タ６６に入力している。位相比較器３６は、このコンパ
レータ６６と、位相差検出器６８と、遅延量算出器７０
とを備えている。前記コンパレータ６６は正弦波の極性
を判定することにより、正弦波を２値化、すなわち矩形
波に変換している。極性の判定は、「０」ボルトとの比
較をすることによって達成されている。

【００２９】コンパレータ６６の出力と基準ビットデー
タ分離器４０からの基準ビットデータとの位相差が、位
相差検出器６８によって検出される。位相差検出器６８
は時間を計測するカウンタであり、前記信号の位相差を
時間として出力する。この時間を位相差時間ΔＴと書
き、ΔＴは遅延量算出器７０に出力される。

【００３０】遅延量算出器７０は、前記位相差時間ΔＴ
と基準正弦波の周期Ｔとの差Ｔ−ΔＴを算出し、シフト
レジスタ４２に出力する。

【００３１】シフトレジスタ４２は、基準ビットデータ
分離器４０の出力である復調メッセージのシリアルデー
タを、上記Ｔ−ΔＴ時間だけ時間遅延させた後、出力す
る。送信及び受信の動作 次に図４を用いて本実施例の動作を説明する。図４は送
信から受信に至るまでの代表的な信号を記したタイムチ
ャートである。

【００３２】本実施例においては通信の対象であるメッ
セージは８ビットごとに分けられており、この８ビット
を１フレ−ムと呼ぶ。各フレームはフレームビット
「Ｆ」によって分離されている。

【００３３】本実施例においては基準ビットデータの周
期Ｔは２フレームの時間に設定されている。すなわち基
準ビットデータは１フレーム当たり１ビット挿入され、
その値は１フレームごとに「０」と「１」を繰り返して
いる。図４の送信データはこの基準ビットデータを挿入
した様子を示しており、基準ビットデータの位置は
「Ｒ」で表されている。その値の例が基準ビットデータ
として図４中に示されており、前述したようにその値は
１フレームごとに「０」と「１」を繰り返す値となって
いる。

【００３４】この「０」と「１」を１フレームごとに繰
り返す信号は基準信号発生器３２の発振器５４が出力す
る信号そのものである。この信号をローパスフィルタ５
６を通過させた結果が基準正弦波であり、図中にこの基
準正弦波の波形が示されている。本実施例においてはこ
の基準正弦波及び基準ビットデータは周波数４００Ｈｚ
に設定されている。すなわちそれらの周期Ｔは２．５ミ
リ秒である。

【００３５】送信側の高速データモデム装置３８からの
変調信号と、前記基準正弦波とはアナログ的に合成さ
れ、通信路２４に送出される。

【００３６】受信装置においては、基準正弦波分離器３
４内のハイパスフィルタ６０とローパスフィルタ６２に
よって前記変調信号と基準正弦波とが分離される。この
分離された変調信号が受信側の高速データモデム装置に
入力し復調される。復調データの様子を図４の中に示
す。図４の中の復調データから「Ｒ」すなわち基準ビッ
トデータの値を取り出したものを図中、復調データの下
段に示す。

【００３７】一方、分離された基準正弦波位相比較器３
６内のコンパレータ６６に入力し、２値化信号、すなわ
ち矩形波に変換される。この変換された信号を図中、基
準正弦波の下段に示す。この２値化信号（矩形波）と前
記取り出された基準ビットデータの位相差時間が位相差
検出器６８によってΔＴとして計測される。

【００３８】このΔＴは、送信側の高速データモデム装
置と受信側の高速データモデム装置との変調・復調時間
に他ならず、このΔＴを計測することにより高速データ
モデム装置の変調・復調時間を計測することができる。
ΔＴと、基準ビットデータの周期との差が、遅延量算出
器７０によって算出され、シフトレジスタ４２に送出さ
れる。

【００３９】受信側高速データモデム装置からの復調デ
ータはパラレル・シリアル変換器６４によってシリアル
データに変換される際に基準ビットデータが無視され、
この結果基準ビットデータを取り除く事が可能となって
いる。基準ビットデータが取り除かれた復調メッセージ
が図４中に示されている。

【００４０】最後に復調メッセージはシフトレジスタ４
２によってＴ−ΔＴ時間だけ遅延されて最終出力とな
る。

【００４１】このように通信の対象となるメッセージは
高速データモデム装置によってΔＴ時間、シフトレジス
タ４２によってＴ−ΔＴ時間、合計Ｔ時間だけ遅延され
る。すなわち、本実施例によれば、高速データモデム装
置による変調・復調時間を計測し、それに応じた時間遅
延を施したため、メッセージの遅延量を常にＴ時間とす
ることができる。

【００４２】例えば、変調・復調時間が長くなったとき
にはこれに応じてシフトレジスタ４２による遅延時間は
逆に短くなるため、総合の遅延時間は一定の値に保たれ
る。図４に示した例より変調・復調時間が長くなったと
きの例を図５に示す。図４と図５を比較することによ
り、総合の遅延時間がつねに一定となることが理解され
よう。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
２種類の基準信号（基準ビットデータと、基準正弦波）
の一方を高速データモデムで変調・復調させ、他方を直
接通信路に送出したため、その位相差を受信装置にて計
測することにより、変調・復調時間を知ることができ、
その変調・復調時間に基づき最終的な時間遅延を施した
ため、通信路の瞬断等により高速データモデムの変調・
復調時間に変動が生じても、送信・受信間の時間遅延を
一定にすることができる。

【００４４】これによって、本発明によれば、電話局と
送信局との間の時間遅延を一定にすることができ、その
結果ペイジャーのサービスをより広範なものとすること
ができる。

【図面の簡単な説明】

【図１】本発明による通信システムの一実施例を示すブ
ロック図である。

【図２】本発明による通信システムの送信装置の一実施
例を示すブロック回路図である。

【図３】本発明による通信システムの受信装置の一実施
例を示すブロック回路図である。

【図４】本発明による通信システムの一実施例における
代表的な信号を表すタイムチャートである。

【図５】本発明による通信システムの一実施例における
代表的な信号を表すタイムチャートであって、図４に示
された場合より変調・復調時間が長い場合を示すタイム
チャートである。

【図６】従来の通信システムにより、ペイジャーにメッ
セージを送る仕組みを説明するための説明図である。

【符号の説明】

１０ ゾーン １２ 送信局 １４ 電話局 １６ 中継ケーブル ２０ 送信装置 ２２ 受信装置 ２４ 通信路 ２６ 基準ビットデータ挿入器 ２８ 高速データモデム装置 ３０ 基準正弦波合成器 ３２ 基準信号発生器 ３４ 基準正弦波分離器 ３６ 位相比較器 ３８ 高速データモデム装置 ４０ 基準ビットデータ分離器 ４２ シフトレジスタ ５０ シリアル・パラレル変換器 ５２ ラッチ ５４ 発振器 ５６ ローパスフィルタ ６０ ハイパスフィルタ ６２ ローパスフィルタ ６４ パラレル・シリアル変換器 ６６ コンパレータ ６８ 位相差検出器 ７０ 遅延量算出器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 雅徳 神奈川県横浜市港北区菊名７−３−16 大井電気株式会社内 (56)参考文献 特開 平２−151135（ＪＰ，Ａ) 特開 平２−192327（ＪＰ，Ａ) 特開 昭61−62244（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04B 7/24 - 7/26 102 H04Q 7/00 - 7/38

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】時系列デジタルデータを送信側の高速デー
   タモデム装置を用いて変調し、その変調信号をアナログ
   通信路に送出する送信装置と、 前記変調信号を前記アナログ通信路から受信し、受信側
   の高速データモデム装置を用いて復調し、前記時系列デ
   ジタルデータを復号する受信装置と、 を含む通信システムにおいて、 前記送信装置は、 一定周期ごとに所定の基準ビットデータを発生する基準
   ビットデータ発生器と、前記一定周期ごとに前記基準ビ
   ットデータを前記時系列デジタルデータ中に挿入し前記
   送信側の高速データモデム装置に出力する基準ビットデ
   ータ挿入器と、 前記基準ビットデータと同一周期を持
   つ正弦波を発生する基準正弦波発生器と、前記送信側の
   高速データモデム装置の出力である変調信号と前記基準
   正弦波とを合成して前記アナログ通信路に送出する基準
   正弦波合成器と、を含み、 前記受信装置は、 前記アナログ通信路から受信した受信信号を前記基準正
   弦波と変調信号とに分離し前記変調信号を受信側の高速
   データモデム装置に出力する基準正弦波分離器と、 前記受信側の高速データモデム装置の出力である復調信
   号を前記時系列デジタルデータと前記基準ビットデータ
   とに分離する基準ビットデータ分離器と、 前記分離された基準正弦波と、前記分離された基準ビッ
   トデータとの位相差を計測する位相比較器と、 前記位相比較器が出力する位相差情報に基づいて、前記
   時系列デジタルデータを時間遅延させる時間遅延器と、 を含むデータ通信システム。