JP3040464U - Abnormal voltage detector for microcomputer - Google Patents

Abnormal voltage detector for microcomputer

Info

Publication number
JP3040464U
JP3040464U JP1997000588U JP58897U JP3040464U JP 3040464 U JP3040464 U JP 3040464U JP 1997000588 U JP1997000588 U JP 1997000588U JP 58897 U JP58897 U JP 58897U JP 3040464 U JP3040464 U JP 3040464U
Authority
JP
Japan
Prior art keywords
voltage
microcomputer
terminal
abnormal voltage
latch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1997000588U
Other languages
Japanese (ja)
Inventor
俊 雄 陳
怡 林
國 成 余
Original Assignee
合泰半導體股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合泰半導體股▲ふん▼有限公司 filed Critical 合泰半導體股▲ふん▼有限公司
Priority to JP1997000588U priority Critical patent/JP3040464U/en
Application granted granted Critical
Publication of JP3040464U publication Critical patent/JP3040464U/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 マイクロコンピュータ内で生じた瞬間的な異
常電圧(電源電圧の異常)を確実に検出する。 【解決手段】 電圧に異常が生じたことを検出する検出
回路1と当該検出回路1から出力された信号をラッチし
て異常電圧の発生を報知する信号(PFF 信号)を出力す
るラッチ回路2とを含み、前記検出回路1はNOTゲー
ト10で構成され、当該NOTゲート10の電流接続端子P1
は、マイクロコンピータ内のリセット電圧端子Vresに接
続される一方、前記NOTゲート10の入力端子P2は前記
マイクロコンピュータの電源端子VDD に接続され、さら
に、前記NOTゲート10の出力端子PFDOは前記ラッチ回
路2の入力端子P3に接続され、前記検出回路1がマイク
ロコンピュータ内の所定電圧範囲外の瞬間的な電圧変動
を検出すると、前記ラッチ回路2の出力端子PFDOから異
常電圧の発生を報知する信号(PFF 信号)を出力し、前
記マイクロコンピュータの動作を中断またはリセットさ
せる。
(57) [Abstract] [PROBLEMS] To reliably detect an instantaneous abnormal voltage (abnormality of power supply voltage) generated in a microcomputer. SOLUTION: A detection circuit 1 for detecting the occurrence of an abnormal voltage, and a latch circuit 2 for latching a signal output from the detection circuit 1 and outputting a signal (PFF signal) for informing the occurrence of the abnormal voltage. The detection circuit 1 includes a NOT gate 10, and the current connection terminal P1 of the NOT gate 10 is included.
Is connected to the reset voltage terminal Vres in the microcomputer, the input terminal P2 of the NOT gate 10 is connected to the power supply terminal VDD of the microcomputer, and the output terminal PFDO of the NOT gate 10 is connected to the latch circuit. 2 is connected to the input terminal P3 of the latch circuit 2, and when the detection circuit 1 detects a momentary voltage fluctuation outside the predetermined voltage range within the microcomputer, a signal (indicated by the output terminal PFDO of the latch circuit 2 that an abnormal voltage is generated) PFF signal) is output to suspend or reset the operation of the microcomputer.

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【考案の属する技術分野】[Technical field to which the invention belongs]

本考案は、マイクロコンピュータ内で生じた瞬間的な異常電圧(電源電圧の異 常)を確実に検出することができるようにしたマイクロコンピュータ用異常電圧 検出装置に関する。 The present invention relates to an abnormal voltage detection device for a microcomputer capable of reliably detecting an instantaneous abnormal voltage (abnormal power supply voltage) generated in a microcomputer.

【0002】[0002]

【従来の技術】[Prior art]

通常のマイクロコンピュータは、一定の電源電圧範囲内で正常に動作し、この 範囲外の電圧では正常の動作を保証し得ない。つまり演算ミスを起こすなどの不 具合が発生する。 このため、電源電圧が一定の範囲内(正常範囲内)にあることを検出する装置 を設けてこの電圧を監視し、一定の電圧範囲外になったことが検出された場合に は、マイクロコンピュータにリセット信号を出力して、マイクロコンピュータの 動作を停止させている。また、電源電圧が一定の範囲内に達した場合には、マイ クロコンピュータを再起動可能にしている。 Normal microcomputers operate normally within a certain power supply voltage range, and normal operation cannot be guaranteed at voltages outside this range. In other words, it causes inaccuracies such as calculation errors. Therefore, a device that detects that the power supply voltage is within a certain range (normal range) is installed, and this voltage is monitored. If it is detected that the voltage is outside the certain range, the microcomputer A reset signal is output to stop the operation of the microcomputer. When the power supply voltage reaches within a certain range, the microcomputer can be restarted.

【0003】 このような電源電圧の異常を検出する装置は図1に示してある。 図1(A)に示すものは、アナログ回路によって構成される電圧異常検出装置 である。この装置は、電源電圧VDDを常に監視し、異常電圧になるとリセット 信号を出力するものである。ところが、アナログ回路で構成されているために、 回路を動作させるために比較的大きな電力が必要である。このことは、消費電力 を少なくしようとする最近の設計思想に反するものである。An apparatus for detecting such an abnormal power supply voltage is shown in FIG. What is shown in FIG. 1A is a voltage abnormality detection device including an analog circuit. This device constantly monitors the power supply voltage VDD and outputs a reset signal when an abnormal voltage occurs. However, since it is composed of analog circuits, a relatively large amount of power is required to operate the circuits. This is contrary to the recent design concept of reducing power consumption.

【0004】 この要請に応えたものとしては、同図(B),(C)に示すような構成の異常 電圧検出装置がある。つまり、電源電圧に基づく比較電圧を生成するRCの直列 回路を設け、この回路で生成された比較電圧が一定の電圧範囲内(V1HとV1Lと の間)であればリセット信号を出力しないが、この電圧範囲外であればリセット 信号を出力するように構成している。このようにRCの直列回路によって比較電 圧を生成する回路を構成すると、この回路にはコンデンサの充電電流が流れるの みで常時電流が流れているわけではないので、消費電力を非常に小さくすること ができるのである。In response to this request, there is an abnormal voltage detecting device having a configuration as shown in FIGS. In other words, an RC series circuit that generates a comparison voltage based on the power supply voltage is provided, and if the comparison voltage generated by this circuit is within a certain voltage range (between V1H and V1L), the reset signal is not output. If the voltage is out of this range, the reset signal is output. When the circuit for generating the comparison voltage is configured by the series circuit of RC in this way, the charging current of the capacitor does not always flow in this circuit, so that the power consumption is extremely reduced. You can do that.

【0005】[0005]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、このような従来の異常電圧検出装置にあっては、確かに消費電 力を抑えるという点では満足されるものであるが、RCの直列回路は一種のロー パスフィルターを構成するものであるので、出願番号PCT/WO/96/21 158号(1996年7月11日公示)にも開示されているように、電源電圧V CCが比較的ゆっくりと上下した場合にはその変動に比較電圧が応答できるが、 瞬間的な変動に対しては応答することができない。つまり、瞬間的に発生した異 常電圧の場合には、リセット信号が出力されないことになる。 However, such a conventional abnormal voltage detector is satisfactory in terms of suppressing the power consumption, but the RC series circuit constitutes a kind of low-pass filter. Therefore, as disclosed in the application number PCT / WO / 96/21 158 (published on July 11, 1996), when the power supply voltage V CC rises and falls relatively slowly, the fluctuation of the comparison voltage Can respond, but cannot respond to momentary fluctuations. That is, the reset signal is not output in the case of the abnormal voltage which is generated instantaneously.

【0006】 このことは、マイクロコンピュータ内で演算ミスを生じるような瞬間的な異常 電圧(安定した電圧から急激に電圧が低下し、また急速に電圧が上昇すること) が発生しても、異常電圧検出回路ではこれを検出することができないことを意味 する。This means that even if a momentary abnormal voltage (a sudden voltage drop from a stable voltage and a rapid voltage rise) that causes a calculation error in the microcomputer occurs, This means that the voltage detection circuit cannot detect this.

【0007】 本考案は、このような従来の問題点を解決するためになされたものであり、瞬 間的に発生した異常電圧を確実に検出することができるマイクロコンピュータ用 異常電圧検出装置の提供を目的とする。The present invention has been made to solve such conventional problems, and provides an abnormal voltage detection device for a microcomputer capable of reliably detecting an abnormal voltage that occurs momentarily. With the goal.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

請求項1に記載の考案は、電圧に異常が生じたことを検出する検出回路と当該 検出回路から出力された信号をラッチして異常電圧の発生を報知する信号を出力 するラッチ回路とを含み、前記検出回路はNOTゲートで構成され、当該NOT ゲートの電流接続端子は、マイクロコンピータ内のリセット電圧端子に接続され る一方、前記NOTゲートの入力端子は前記マイクロコンピュータの電源端子に 接続され、さらに、前記NOTゲートの出力端子は前記ラッチ回路の入力端子に 接続され、前記検出回路がマイクロコンピュータ内の所定電圧範囲外の瞬間的な 電圧変動を検出すると、前記ラッチ回路の出力端子から異常電圧の発生を報知す る信号を出力し、前記マイクロコンピュータの動作を中断またはリセットさせる ことを特徴とするマイクロコンピュータ用異常電圧検出装置である。 The invention according to claim 1 includes a detection circuit for detecting that an abnormality has occurred in the voltage, and a latch circuit for latching a signal output from the detection circuit and outputting a signal for notifying the occurrence of the abnormal voltage. The detection circuit is composed of a NOT gate, the current connection terminal of the NOT gate is connected to the reset voltage terminal in the microcomputer, while the input terminal of the NOT gate is connected to the power supply terminal of the microcomputer, Further, the output terminal of the NOT gate is connected to the input terminal of the latch circuit, and when the detection circuit detects a momentary voltage fluctuation outside a predetermined voltage range in the microcomputer, an abnormal voltage is output from the output terminal of the latch circuit. Is output, and the operation of the microcomputer is interrupted or reset. A microcomputer abnormal voltage detecting apparatus.

【0009】 請求項2に記載の考案は、請求項1に記載のマイクロコンピュータ用異常電圧 検出装置において、前記検出回路を、CMOSのNOTゲートから形成したこと を特徴とするマイクロコンピュータ用異常電圧検出装置である。According to a second aspect of the present invention, in the abnormal voltage detection device for a microcomputer according to the first aspect, the detection circuit is formed of a NOT gate of CMOS, and the abnormal voltage detection for a microcomputer is performed. It is a device.

【0010】 請求項3に記載の考案は、請求項1又は請求項2に記載のマイクロコンピュー タ用異常電圧検出装置において、前記ラッチ回路は、1つのフリップフロップ、 またはこのフリップフロップと同じ作用をするラッチ回路から構成されることを 特徴とするマイクロコンピュータ用異常電圧検出装置である。According to a third aspect of the present invention, in the abnormal voltage detection device for a microcomputer according to the first or second aspect, the latch circuit is one flip-flop or the same operation as this flip-flop. An abnormal voltage detection device for a microcomputer, characterized in that it is configured by a latch circuit that operates.

【0011】 請求項4に記載の考案は、請求項3に記載のマイクロコンピュータ用異常電圧 検出装置において、前記ラッチ回路を1つのフリップフロップ、またはこのフリ ップフロップと同じ作用をするラッチ回路から構成したとき、当該フリップフロ ップまたは当該ラッチ回路の入力端子が前記NOTゲートの出力端子に接続され 、前記ラッチ回路のD端子と電源端子は共に前記マイクロコンピータ内のリセッ ト電圧端子に接続され、前記ラッチ回路のQ端子とR端子とに異常電圧の発生を 報知する信号を出力することを特徴とするマイクロコンピュータ用異常電圧検出 装置である。According to a fourth aspect of the present invention, in the abnormal voltage detection device for a microcomputer according to the third aspect, the latch circuit is composed of one flip-flop or a latch circuit having the same operation as the flip-flop. At this time, the input terminal of the flip-flop or the latch circuit is connected to the output terminal of the NOT gate, the D terminal and the power supply terminal of the latch circuit are both connected to the reset voltage terminal in the micro computer, and the latch circuit is connected. An abnormal voltage detection device for a microcomputer, which outputs a signal notifying the occurrence of an abnormal voltage to the Q terminal and the R terminal of the circuit.

【0012】 請求項5に記載の考案は、請求項1又は請求項2記載のマイクロコンピュータ 用異常電圧検出装置において、前記検出回路における電圧に異常が生じたことを 検出する所定範囲の電圧は、製造時に固定的に設定(マスクオプション)されて いることを特徴とするマイクロコンピュータ用異常電圧検出装置である。According to a fifth aspect of the present invention, in the abnormal voltage detection device for a microcomputer according to the first or second aspect, the voltage within a predetermined range for detecting an abnormal voltage in the detection circuit is: This is an abnormal voltage detector for a microcomputer, which is fixedly set (mask option) at the time of manufacture.

【0013】[0013]

【考案の実施の形態】 以下に、本考案の一実施形態を図面に基づいて詳細に説明する。 図2に示す回路は、本考案にかかるマイクロコンピュータ用異常電圧検出装置 の具体的な回路図である。本考案の異常電圧検出装置は、電源電圧VDDに異常 が生じたことを検出する検出回路1とこの検出回路1から出力された信号をラッ チするラッチ回路2(フリップフロップ11)とから構成される。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described in detail below with reference to the drawings. The circuit shown in FIG. 2 is a specific circuit diagram of the abnormal voltage detection device for a microcomputer according to the present invention. The abnormal voltage detection device of the present invention comprises a detection circuit 1 for detecting an abnormality in the power supply voltage VDD and a latch circuit 2 (flip-flop 11) for latching the signal output from the detection circuit 1. It

【0014】 検出回路1を構成するNOTゲート10は、CMOSで構成するのが良く、こ のゲート10の電流接続端子P1には、マイクロコンピュータ内のリセット電圧 端子の電圧Vresが直接印加され、また、このゲート10の入力端子P2には マイクロコンピュータの電源端子の電源電圧VDDが印加される。このように直 接電源電圧をNOTゲートに入力していると、瞬間的に発生した電源電圧の異常 をNOTゲートが高感度で検出することができることになる。また、このゲート 10の出力端子PFDOからの信号は、ラッチ回路2の入力端子P3(CB端子 )に入力される。ラッチ回路2としては、D型フリップフロップを用いているが 、これ以外にJKフリップフロップ、マスタースレーブ型フリップフロップなど 、種々のフリップフロップを用いることができる。またこれらのフリップフロッ プと同様の作用をするラッチ回路であっても良い。The NOT gate 10 constituting the detection circuit 1 is preferably composed of CMOS, and the voltage Vres of the reset voltage terminal in the microcomputer is directly applied to the current connection terminal P1 of the gate 10, and The power supply voltage VDD of the power supply terminal of the microcomputer is applied to the input terminal P2 of the gate 10. When the direct power supply voltage is input to the NOT gate in this way, the NOT gate can detect an abnormal power supply voltage that has occurred momentarily with high sensitivity. The signal from the output terminal PFDO of the gate 10 is input to the input terminal P3 (CB terminal) of the latch circuit 2. Although the D-type flip-flop is used as the latch circuit 2, other various flip-flops such as a JK flip-flop and a master-slave flip-flop can be used. Further, a latch circuit that operates in the same manner as these flip-flops may be used.

【0015】 本考案のようにD型フリップフロップを用いた場合には、上記のように、その CB端子はNOTゲート10のPFDO出力端子からの信号が入力されるように 接続され、また、D端子と電源端子P4はともにマイクロコンピュータ内のリセ ット電圧端子Vresに接続される。このように接続することによって電源電圧 VDDに異常が生じた場合にそれが高感度で検出され、その検出と同時にラッチ 回路2のQ端子からPFF信号はが、またR端子からはRESET信号がそれぞ れ出力される。When a D-type flip-flop is used as in the present invention, as described above, its CB terminal is connected so that the signal from the PFDO output terminal of the NOT gate 10 is input, and D Both the terminal and the power supply terminal P4 are connected to the reset voltage terminal Vres in the microcomputer. When the power supply voltage VDD is abnormal due to such a connection, it is detected with high sensitivity, and at the same time, the PFF signal from the Q terminal of the latch circuit 2 and the RESET signal from the R terminal are detected at the same time. It is output respectively.

【0016】 このPFF信号(フレージ信号)は電源電圧VDDが異常電圧を呈している場 合に出力される信号であるので、マイクロコンピュータのリセット回路に入力さ れるようにしてマイクロコンピュータの動作を中断させたり、単にこのPFF信 号を利用して異常電圧の発生の表示等のトリガとして使用するようにしても良い 。Since this PFF signal (phase signal) is a signal output when the power supply voltage VDD has an abnormal voltage, it is input to the reset circuit of the microcomputer to interrupt the operation of the microcomputer. Alternatively, the PFF signal may simply be used as a trigger for displaying the occurrence of abnormal voltage.

【0017】 このように回路を構成すれば、マイクロコンピュータ内に異常電圧が生じた場 合には、その異常電圧の発生が瞬間的なものであっても、これを確実に検出する ことができ、異常電圧の検出によってラッチ回路2からは異常電圧の発生を報知 するPFF信号が継続的に出力されるので、このPFF信号をマイクロコンピュ ータのリセット信号に利用することによって、マイクロコンピュータの動作を停 止させることができるようになる。If the circuit is configured as described above, when an abnormal voltage occurs in the microcomputer, it can be reliably detected even if the abnormal voltage is instantaneous. The detection of the abnormal voltage causes the latch circuit 2 to continuously output the PFF signal for notifying the occurrence of the abnormal voltage. Therefore, by using this PFF signal as the reset signal of the microcomputer, the operation of the microcomputer can be performed. Will be able to stop.

【0018】 なお、検出回路1の検出電圧(異常電圧と判断するための基準電圧)は、マイ クロコンピュータの仕様によって様々であるので、対象となるマイクロコンピュ ータの電源電圧に応じて最適電圧に設定(マスクオプション等によって)すれば 良い。Since the detection voltage of the detection circuit 1 (reference voltage for determining an abnormal voltage) varies depending on the specifications of the microcomputer, the optimum voltage depends on the power supply voltage of the target microcomputer. Set to (by mask option etc.).

【0019】 このように構成された本考案の装置は、異常電圧が生じた場合図3に示すよう な波形が発生される。 すなわち、図中の曲線L1は、電源電圧VDDの電圧−時間曲線、曲線L2は 、リセット電圧Vresの電圧−時間曲線、曲線L3は、RESETの電圧−時 間曲線、曲線L4は、NOTゲート10のPFDO(power failure detector o utput )の電圧−時間曲線、曲線L5は、PFFの電圧−時間曲線をそれぞれ示 しているものであり、それぞれ個別に瞬間的または比較的長い時間の電圧降下が 生じているのがわかる。The apparatus of the present invention thus constructed generates a waveform as shown in FIG. 3 when an abnormal voltage occurs. That is, the curve L1 in the figure is the voltage-time curve of the power supply voltage VDD, the curve L2 is the voltage-time curve of the reset voltage Vres, the curve L3 is the voltage-time curve of RESET, and the curve L4 is the NOT gate 10. The voltage-time curve of the PFDO (power failure detector output) and the curve L5 show the voltage-time curve of the PFF, respectively, and the voltage drop occurs momentarily or for a relatively long time. I understand.

【0020】 特に従来の異常電圧検出装置と異なるのは、瞬間的(図3のT1 )な電圧降下 が電源電圧VDDに生じた場合であっても、その電圧異常を確実にとらえること ができる(PFFの電圧変化(曲線L5)参照)ところであり、このパルス状の PFF信号をマイクロコンピュータのリセット回路に入力してマイクロコンピュ ータの動作を中断させたり、単にこのPFF信号を利用して異常電圧の発生の表 示等をするようにすることができる。Particularly, the difference from the conventional abnormal voltage detecting device is that even if a momentary (T1 in FIG. 3) voltage drop occurs in the power supply voltage VDD, the abnormal voltage can be reliably detected ( PFF voltage change (see curve L5)) By the way, inputting this pulse-shaped PFF signal to the reset circuit of the microcomputer to interrupt the operation of the microcomputer, or simply using this PFF signal to cause abnormal voltage Can be displayed.

【0021】[0021]

【考案の効果】[Effect of the invention]

以上のように本考案は、請求項1から請求項5の構成によって、マイクロコン ピータ内の異常電圧の発生を瞬間的に確実に検出することができるようになり、 この検出による信号を用いてマイクロコンピュータの処理を中断させたりリセッ トさせたりすることができるようになる。 したがって、従来のように瞬間的に生じた異常電圧が検出できないというよう なことがなくなる。 As described above, the present invention makes it possible to instantaneously and reliably detect the occurrence of an abnormal voltage in the microcomputer by the configurations of claims 1 to 5, and by using a signal obtained by this detection. It becomes possible to suspend or reset the processing of the microcomputer. Therefore, unlike the conventional case, the abnormal voltage generated instantaneously cannot be detected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 (A)は、従来のアナログ回路で構成した異
常電圧検出装置であり、(B)は、従来のマイクロコン
ピュータ内の異常電圧を検出する異常電圧検出装置であ
り、(C)は、従来のマイクロコンピュータ内の異常電
圧を検出する他の異常電圧検出装置である。
FIG. 1A is a conventional abnormal voltage detection device composed of an analog circuit, FIG. 1B is a conventional abnormal voltage detection device for detecting an abnormal voltage in a microcomputer, and FIG. , Another abnormal voltage detection device for detecting an abnormal voltage in a conventional microcomputer.

【図2】 本考案にかかる異常電圧検出装置である。FIG. 2 is an abnormal voltage detector according to the present invention.

【図3】 図2の装置における各部の異常電圧検出時の
電圧−時間曲線である。
FIG. 3 is a voltage-time curve at the time of detecting an abnormal voltage of each part in the device of FIG.

【符号の説明】[Explanation of symbols]

1…検出回路、 2…ラッチ回路、10…NO
Tゲート、 11…フリップフロップ、VDD…電源
電圧、 Vres…リセット電圧端子、PFF…フ
レージ信号、 P1…電流接続端子、P2…入力端子、
P3…入力端子。
1 ... Detection circuit, 2 ... Latch circuit, 10 ... NO
T gate, 11 ... Flip-flop, VDD ... Power supply voltage, Vres ... Reset voltage terminal, PFF ... Phage signal, P1 ... Current connection terminal, P2 ... Input terminal,
P3 ... Input terminal.

Claims (5)

【実用新案登録請求の範囲】[Utility model registration claims] 【請求項1】 電圧に異常が生じたことを検出する検出
回路(1)と当該検出回路(1)から出力された信号を
ラッチして異常電圧の発生を報知する信号(PFF信
号)を出力するラッチ回路(2)とを含み、前記検出回
路(1)はNOTゲート(10)で構成され、当該NO
Tゲート(10)の電流接続端子(P1)は、マイクロ
コンピータ内のリセット電圧端子(Vres)に接続さ
れる一方、前記NOTゲート(10)の入力端子(P
2)は前記マイクロコンピュータの電源端子(VDD)
に接続され、さらに、前記NOTゲート(10)の出力
端子(PFDO)は前記ラッチ回路(2)の入力端子
(P3)に接続され、 前記検出回路(1)がマイクロコンピュータ内の所定電
圧範囲外の瞬間的な電圧変動を検出すると、前記ラッチ
回路(2)の出力端子から異常電圧の発生を報知する信
号(PFF信号)を出力し、前記マイクロコンピュータ
の動作を中断またはリセットさせることを特徴とするマ
イクロコンピュータ用異常電圧検出装置。
1. A detection circuit (1) for detecting the occurrence of an abnormal voltage, and a signal (PFF signal) for latching the signal output from the detection circuit (1) and notifying the occurrence of the abnormal voltage. And a latch circuit (2) for resetting, the detection circuit (1) is composed of a NOT gate (10).
The current connection terminal (P1) of the T gate (10) is connected to the reset voltage terminal (Vres) in the micro computer, while the input terminal (P) of the NOT gate (10) is connected.
2) is a power supply terminal (VDD) of the microcomputer
Further, the output terminal (PFDO) of the NOT gate (10) is connected to the input terminal (P3) of the latch circuit (2), and the detection circuit (1) is out of a predetermined voltage range in the microcomputer. When a momentary voltage fluctuation is detected, the output terminal of the latch circuit (2) outputs a signal (PFF signal) notifying the occurrence of an abnormal voltage to interrupt or reset the operation of the microcomputer. Abnormal voltage detector for microcomputer.
【請求項2】 前記検出回路(1)はCMOSのNOT
ゲート(10)から形成されることを特徴とする請求項
1に記載のマイクロコンピュータ用異常電圧検出装置。
2. The detection circuit (1) is a CMOS NOT.
The abnormal voltage detection device for a microcomputer according to claim 1, wherein the abnormal voltage detection device is formed of a gate (10).
【請求項3】 前記ラッチ回路(2)は、1つのフリッ
プフロップ、またはこのフリップフロップと同じ作用を
するラッチ回路から構成されることを特徴とする請求項
1又は請求項2に記載のマイクロコンピュータ用異常電
圧検出装置。
3. The microcomputer according to claim 1, wherein the latch circuit (2) is composed of one flip-flop or a latch circuit having the same operation as this flip-flop. Abnormal voltage detection device.
【請求項4】 前記ラッチ回路(2)を1つのフリップ
フロップ、またはこのフリップフロップと同じ作用をす
るラッチ回路から構成したとき、当該フリップフロップ
または当該ラッチ回路の入力端子(CB)が前記NOT
ゲート(10)の出力端子(PFDO)に接続され、前
記ラッチ回路(2)のD端子と電源端子(P4)は共に
前記マイクロコンピータ内のリセット電圧端子(Vre
s)に接続され、前記ラッチ回路(2)のQ端子とR端
子とに異常電圧の発生を報知する信号(PFF信号、R
ESET信号)を出力することを特徴とする請求項3に
記載のマイクロコンピュータ用異常電圧検出装置。
4. When the latch circuit (2) is composed of one flip-flop or a latch circuit having the same operation as this flip-flop, the input terminal (CB) of the flip-flop or the latch circuit is the NOT circuit.
It is connected to the output terminal (PFDO) of the gate (10), and the D terminal and the power supply terminal (P4) of the latch circuit (2) are both reset voltage terminals (Vre) in the micro computer.
signal (PFF signal, R which is connected to the latch circuit (2) and notifies the Q terminal and R terminal of the latch circuit (2) that an abnormal voltage is generated
The abnormal voltage detection device for a microcomputer according to claim 3, wherein the abnormal voltage detection device outputs an ESET signal).
【請求項5】 前記検出回路(1)における電圧に異常
が生じたことを検出する所定範囲の電圧は、製造時に固
定的に設定(マスクオプション)されていることを特徴
とする請求項1又は請求項2記載のマイクロコンピュー
タ用異常電圧検出装置。
5. The voltage in a predetermined range for detecting the occurrence of an abnormality in the voltage in the detection circuit (1) is fixedly set (mask option) at the time of manufacturing. The abnormal voltage detection device for a microcomputer according to claim 2.
JP1997000588U 1997-02-12 1997-02-12 Abnormal voltage detector for microcomputer Expired - Lifetime JP3040464U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1997000588U JP3040464U (en) 1997-02-12 1997-02-12 Abnormal voltage detector for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1997000588U JP3040464U (en) 1997-02-12 1997-02-12 Abnormal voltage detector for microcomputer

Publications (1)

Publication Number Publication Date
JP3040464U true JP3040464U (en) 1997-08-19

Family

ID=43175039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1997000588U Expired - Lifetime JP3040464U (en) 1997-02-12 1997-02-12 Abnormal voltage detector for microcomputer

Country Status (1)

Country Link
JP (1) JP3040464U (en)

Similar Documents

Publication Publication Date Title
EP2553541B1 (en) Failsafe oscillator monitor and alarm
US20070283136A1 (en) Reset device for a computer system
US10951228B2 (en) Semiconductor apparatus
JP3040464U (en) Abnormal voltage detector for microcomputer
US5847587A (en) Means for instantaneously detecting abnormal voltage in a micro controller
JP7063692B2 (en) Watchdog timer monitoring system
JP2000275279A (en) Current detector
KR0177093B1 (en) CPU reset circuit
EP1967951B1 (en) Method and circuit for bus activity detection and system recovery
JP4351410B2 (en) Circuit device for detecting functional failures
JPH10105422A (en) Control circuit of protecting device
JP3579109B2 (en) Power supply monitoring circuit for CPU
JP2857442B2 (en) Power supply low voltage detector
JPH01197848A (en) Runaway preventing circuit for cpu
JPH0760357B2 (en) Reset circuit
JP2019134410A (en) Semiconductor device, power supply management circuit and electronic apparatus
JPH01256480A (en) Controller for elevator
JPH01223360A (en) Voltage monitoring circuit
KR19990009451A (en) Power-on reset device using voltage detector
JPS5942708Y2 (en) Power outage time detection circuit
KR960007102Y1 (en) Reset circuit
JPH11242617A (en) Cpu abnormality detecting circuit
JPH04147074A (en) Test signal generation circuit of semiconductor device
JPH0646225B2 (en) Electronic timer
JPH047648A (en) Microcomputer