KR19990009451A - Power-on reset device using voltage detector - Google Patents
Power-on reset device using voltage detector Download PDFInfo
- Publication number
- KR19990009451A KR19990009451A KR1019970031864A KR19970031864A KR19990009451A KR 19990009451 A KR19990009451 A KR 19990009451A KR 1019970031864 A KR1019970031864 A KR 1019970031864A KR 19970031864 A KR19970031864 A KR 19970031864A KR 19990009451 A KR19990009451 A KR 19990009451A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- power
- reset
- power supply
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
본 발명은 전원전압이 최소동작전압 이하로 낮아지는 것을 검출하여 리셋 신호를 출력하는 전압검출기를 이용한 파워온리셋장치에 관한 것으로, 기준전압발생부(10)는 전원전압을 입력받아 소정의 기준전압(Vref)을 발생하고, 분할전압발생부(30)는 전원전압(Vref)을 입력받아 해당되는 분할전압(Vdiv)을 발생한다. 비교부(20)는 상기 기준전압신호(Vref)와 분할접압신호(Vdiv)를 비교하여 비교전압신호(DET)를 출력하며, 이는 반전부(40)를 통하여 에지검출부(50)로 입력된다. 이때, 입력되는 전원전압(Vdd)이 소정의 최소동작전압 이하로 낮아지는 경우에는 리셋신호(reset pulse)가 발생되므로 해당장치의 오동작을 방지할 수 있는 효과가 있다.The present invention relates to a power-on reset device using a voltage detector for outputting a reset signal by detecting that the power supply voltage falls below the minimum operating voltage. The reference voltage generator 10 receives the power supply voltage and receives a predetermined reference voltage. (Vref) is generated, and the divided voltage generator 30 receives the power supply voltage Vref and generates a corresponding divided voltage Vdiv. The comparator 20 compares the reference voltage signal Vref with the divided contact signal Vdiv and outputs a comparison voltage signal DET, which is input to the edge detector 50 through the inverter 40. In this case, when the input power supply voltage Vdd is lowered below a predetermined minimum operating voltage, a reset pulse is generated, thereby preventing malfunction of the corresponding device.
Description
본 발명은 파워온리셋장치(Power On Reset Apparatus)에 관한 것으로서, 구체적으로는 전원전압이 최소동작전압 이하로 낮아지는 것을 검출하여 리셋 신호를 출력하는 전압검출기를 이용한 파워온리셋장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power on reset device, and more particularly, to a power on reset device using a voltage detector that detects that a power supply voltage drops below a minimum operating voltage and outputs a reset signal.
일반적인 마이컴(MICOM)에는 간단한 파워온리셋회로가 내장되어 있거나, 외부에 저항 및 케페시터를 이용한 파워온리셋회로를 구성하는 것이 일반적이다. 이러한 파워온리셋회로에서 파워온리셋이 걸리는 조건은 보통 파워가 풀스윙(full swing)할 때이다. 그러나, 마이컴의 내부에 실장 시에는 파워가 0V까지 떨어지지 않고 다시 원상태의 전원전압 값으로 다시 상승하는 경우가 발생할 수 있다.In general, MICOM has a simple power-on reset circuit or a power-on reset circuit using a resistor and a capacitor externally. In such a power-on reset circuit, the condition of power-on reset is usually when the power is full swing. However, when mounted inside the microcomputer, the power may not rise to 0V and rise again to the original power voltage value.
예를 들어, 리모콘(Remocon)의 경우 장착된 배터리와 그 접점의 접촉이 좋지 않을 때에 리모콘에 충격이 가해지면 일시적으로 파워의 공급이 중단되었다가 다시 공급되는 상황이 발생될 수 있다. 이때, 파워에 의한 케패시턴스가 있으므로 마이컴에 공급되는 파워는 0V까지 떨어지는데 일정 시간이 걸리게 된다. 여기서 0.5V~0.7Vdd 정도까지만 떨어지는 상태에서 다시 파워가 들어오게 되는 경우 파워는 풀 스윙을 하지는 않았으나 그때 리셋이 걸려야 하는 경우가 발생한다. 즉, 3V로 동작되는 제품의 경우 최소 동작 전압이 2.5V라 가정하면 파워가 2.5V 이하로 스윙을 하게 되면 오동작함을 의미하게 된다. 그러므로 이때는 리셋 동작이 수행되어 오동작 상태를 중단시키도록 되어야 한다.For example, in the case of a remote controller (Remocon), when a shock is applied to the remote control when the mounted battery and its contact is not good, a situation in which power supply is temporarily stopped and then supplied again may occur. At this time, since there is a capacitance due to power, the power supplied to the microcomputer takes a certain time to fall to 0V. In this case, when the power comes back while falling only to about 0.5V ~ 0.7Vdd, the power is not full swing, but it needs to be reset at that time. In other words, if the product is operated at 3V, assuming that the minimum operating voltage is 2.5V, it means that if the power swings below 2.5V, it will malfunction. Therefore, in this case, a reset operation should be performed to stop the malfunction state.
그러나 종래의 파워온리셋회로에서는 소정의 고정된 전압을 이용하는 것이 아니므로 상기와 같은 상황이 발생 할 때에는 리셋 동작이 수행되지 않게 된다.However, since the conventional power-on reset circuit does not use a predetermined fixed voltage, the reset operation is not performed when the above situation occurs.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 전압검출기를 이용하여 최소 전압을 검출하여 리셋 신호를 발생시켜 해당 리셋 동작을 수행하는 파워온리셋장치를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a power-on reset apparatus for performing a reset operation by generating a reset signal by detecting a minimum voltage using a voltage detector.
도 1은 본 발명의 바람직한 실시예에 따른 전압검출기를 이용한 파워온리셋장치의 블록도,1 is a block diagram of a power-on reset device using a voltage detector according to a preferred embodiment of the present invention;
도 2는 파워 스윙시 중요 신호의 상태를 보여주는 도면,2 is a view showing a state of a critical signal during a power swing,
도 3은 본 발명의 바람직한 실시예에 따른 전압검출기를 이용한 파워온리셋장치의 상세 회로도.3 is a detailed circuit diagram of a power-on reset device using a voltage detector according to a preferred embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10 : 기준전압발생부20 : 비교부10: reference voltage generation unit 20: comparison unit
30 : 분할전압발생부40 : 인버터30: divided voltage generator 40: inverter
50 : 에지검출부50: edge detector
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 전원전압을 입력받아 소정의 기준전압신호를 발생하는 기준전압발생부와; 전원전압을 입력받아 소정의 분할전압신호를 발생하는 분할전압발생부와; 상기 기준전압신호와 분할전압신호를 입력받아 비교하여 비교전압신호를 출력하는 비교부와; 상기 비교전압신호를 입력하여 전압이 변화되는 에지를 검출하여 해당되는 리셋신호를 출력하는 에지검출부를 포함한다.According to a feature of the present invention for achieving the object of the present invention as described above, the reference voltage generator for receiving a power supply voltage and generating a predetermined reference voltage signal; A division voltage generation unit configured to receive a power supply voltage and generate a predetermined division voltage signal; A comparator configured to receive the reference voltage signal and the divided voltage signal and compare the same to output a comparison voltage signal; The edge detection unit detects an edge of which the voltage changes by inputting the comparison voltage signal and outputs a corresponding reset signal.
이 실시예에 있어서, 상기 비교부는 차등증폭기로 구성된다.In this embodiment, the comparator comprises a differential amplifier.
이 실시예에 있어서, 상기 기준전압발생부와 상기 분할전압발생부는 외부로부터 입력되는 소정의 스탠바이신호에 의해 해당 동작이 디스에이블된다.In this embodiment, the operation is disabled by a predetermined standby signal input from the reference voltage generator and the divided voltage generator.
이 실시예에 있어서, 비교전압신호를 반전하여 상기 에지검출부로 제공하는 반전부를 포함하고, 상기 에지검출부는 상기 반전부의 출력을 입력으로하여 상승 에지를 검출하여 리셋신호를 출력한다.In this embodiment, an inverting unit inverting a comparison voltage signal and providing the edge detection unit to the edge detection unit, wherein the edge detection unit receives an output of the inverting unit, detects a rising edge, and outputs a reset signal.
상기와 같은 본 발명에 의하면, 전원전압이 최소동작전압 이하로 낮아지는 경우 이를 검출하여 리셋신호를 출력하게 된다.According to the present invention as described above, if the power supply voltage is lowered below the minimum operating voltage detects this and outputs a reset signal.
[실시예]EXAMPLE
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 바람직한 실시예에 따른 전압검출기를 이용한 파워온리셋장치의 블록도이고, 도 2는 파워 스윙시 중요 신호의 상태를 보여주는 도면이다. 그리고 도3은 본 발명의 바람직한 실시예에 따른 전압검출기를 이용한 파워온리셋장치의 상세 회로도이다.1 is a block diagram of a power-on reset device using a voltage detector according to a preferred embodiment of the present invention, Figure 2 is a view showing the state of a critical signal during power swing. 3 is a detailed circuit diagram of a power-on reset device using a voltage detector according to a preferred embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 파워온리셋장치는 크게 기준전압발생부(10)와, 비교부(20)와, 에지검출부(50)와, 반전부(40)로 구성된다. 상기 비교부(20)는 일반적으로 차등증폭기(difference amplifier)를 이용하여 구성 가능하며, 상기 반전부(40)는 일반적인 인버터 회로로 구성이 가능하다. 상기 에지검출부(50)는 이 실시예에서 상승에지(rising edge)를 검출하기 위한 상승에지검출기(rising edge detector)를 사용하여 구성하였다.Referring to FIG. 1, a power-on reset device according to an exemplary embodiment of the present invention includes a reference voltage generator 10, a comparator 20, an edge detector 50, and an inverter 40. . The comparator 20 may generally be configured using a differential amplifier, and the inverter 40 may be configured as a general inverter circuit. The edge detector 50 is constructed using a rising edge detector for detecting a rising edge in this embodiment.
이러한 구성을 갖는 전압검출기를 이용한 파워온리셋회로의 전체적인 동작을 첨부도면 도 1 및 도 2를 참조하여 설명하면 다음과 같다.The overall operation of the power-on reset circuit using the voltage detector having such a configuration will be described with reference to FIGS. 1 and 2 as follows.
도 1을 참조하여, 기준전압발생부(10)에서는 소정의 기준전압신호(Vref)를 발생하여 비교부(20)로 입력하고, 분할전압발생부(30)는 전원전압(Vdd)을 일정 비율로 분할하여 해당되는 분할전압신호(Vdiv)를 상기 비교부(20)로 입력한다. 상기 비교부(20)는 입력되는 두 전압신호 기준전압신호(Vref), 분할전압신호(Vdiv)를 비교하여 비교전압신호(DET)를 출력하고 이는 반전부(40)를 통해 반전된 비교전압신호(DET#)가 에지검출부(50)로 제공된다. 이때 에지검출부(50)는 에지가 검출되면 소정의 리셋신호(reset pulse)를 출력한다.Referring to FIG. 1, the reference voltage generator 10 generates a predetermined reference voltage signal Vref and inputs it to the comparator 20, and the divided voltage generator 30 sets the power supply voltage Vdd at a predetermined ratio. The split voltage signal Vdiv is input to the comparator 20 by dividing by. The comparison unit 20 outputs a comparison voltage signal DET by comparing two input voltage signals, the reference voltage signal Vref and the divided voltage signal Vdiv, which are inverted through the inversion unit 40. (DET #) is provided to the edge detection unit 50. At this time, the edge detector 50 outputs a predetermined reset pulse when an edge is detected.
한편, 상기와 같은 기준전압발생부(10)와, 분할전압발생부(30)는 직류패스(DC path) 형성되므로, 일정량의 전류가 항상 흐르게 된다. 이러한 직류패스는 정상적인 동작시에는 문제가 발생되지 않으나 해당되는 장치가 아이들(idle) 되거나 정지되는 경우에는 이 블록에서 발생되는 전류가 문제가 될 수 있다. 그러므로 이러한 경우, 기준전압발생부(10)와 분할전압발생부(30)는 소정의 스탠바이신호(standby)를 입력받아 디스에이블(disable)되도록 되어 있다. 따라서 동작모드(operate mode)가 아닌 경우는 기준전압발생부(10)와 분할전압발생부(30)는 디스에이블(disable)되어 직류패스가 차단된다. 이상과 같은 전압검출기를 이용한 파워온리셋장치의 파워스윙시 중요신호의 상태를 첨부도면 도 2에 도시하였으며, 이에 대한 실시회로의 일 예의 회로도가 첨부도면 도 3에 도시하였다.On the other hand, since the reference voltage generator 10 and the divided voltage generator 30 are formed with a DC path, a predetermined amount of current always flows. This DC path does not cause a problem during normal operation, but when the corresponding device is idle or stopped, the current generated in this block may be a problem. Therefore, in this case, the reference voltage generator 10 and the divided voltage generator 30 are configured to be disabled by receiving a predetermined standby signal. Therefore, when the operation mode is not in the operation mode, the reference voltage generator 10 and the divided voltage generator 30 are disabled so that the DC path is blocked. The state of important signals during power swing of the power-on reset device using the voltage detector as described above is shown in FIG. 2, and a circuit diagram of an example of the implementation circuit thereof is shown in FIG. 3.
한편, 일반적으로 마이컴에 내장되는 메모리 예컨데, EPROM의 특성상 1.8V미만이 되면 EPROM으로부터 유효하지 않은 데이터가 독출되어 예측할 수 없는 오동작이 발생될 수 있다. 따라서 이상과 같은 본 발명의 실시예에 따른 파워온리셋장치를 내장하게 됩면 전원전압이 1.8V 미만으로 스윙시에는 리셋신호가 발생되어 마이컴이 리셋 되게 된다. 즉, 소정의 최소 동작 전압 이하로 전압이 낮아지는 경우에는 리셋 신호가 발생된다. 그러므로 마이컴의 오동작을 방지하게 된다.On the other hand, in general, the memory embedded in the microcomputer, for example, if the characteristic of the EPROM is less than 1.8V, invalid data may be read from the EPROM and an unexpected operation may occur. Therefore, when the power-on reset device according to the embodiment of the present invention is incorporated as described above, the reset signal is generated when the power supply voltage is less than 1.8V, and the microcomputer is reset. That is, a reset signal is generated when the voltage drops below a predetermined minimum operating voltage. Therefore, the malfunction of the microcomputer is prevented.
이상과 같은 본명에 의하면, 입력되는 전원전압이 최소 동작 전압 이하로 낮아지는 경우에는 리셋 신호가 발생되므로 해당장치의 오동작을 방지할 수 있는 효과가 있다.According to the present invention as described above, when the input power supply voltage is lowered below the minimum operating voltage, the reset signal is generated, thereby preventing the malfunction of the device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970031864A KR19990009451A (en) | 1997-07-09 | 1997-07-09 | Power-on reset device using voltage detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970031864A KR19990009451A (en) | 1997-07-09 | 1997-07-09 | Power-on reset device using voltage detector |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990009451A true KR19990009451A (en) | 1999-02-05 |
Family
ID=66038913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970031864A KR19990009451A (en) | 1997-07-09 | 1997-07-09 | Power-on reset device using voltage detector |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990009451A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468677B1 (en) * | 1997-08-20 | 2005-04-06 | 삼성전자주식회사 | Reset signal interface device and method |
KR100487536B1 (en) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | Power-on reset circuit |
-
1997
- 1997-07-09 KR KR1019970031864A patent/KR19990009451A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468677B1 (en) * | 1997-08-20 | 2005-04-06 | 삼성전자주식회사 | Reset signal interface device and method |
KR100487536B1 (en) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | Power-on reset circuit |
US6914461B2 (en) | 2002-08-20 | 2005-07-05 | Samsung Electronics Co., Ltd. | Power-on reset circuits including first and second signal generators and related methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010419B1 (en) | Semiconductor integrated circuit | |
US4788454A (en) | Power-on reset circuit | |
KR100422588B1 (en) | A power-up signal generator | |
JPH06103748A (en) | Power control circuit for ic memory card | |
US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
KR20000000932A (en) | Start-up circuit for reference voltage generator | |
US7312644B2 (en) | Power failure detection circuit with fast drop response | |
CN100419911C (en) | Power-up circuit in semiconductor memory device | |
JP4748841B2 (en) | Semiconductor device | |
US6492849B2 (en) | Supply voltage detection circuit | |
JP2003060490A (en) | Clock stop detecting circuit, and semiconductor device | |
KR19990009451A (en) | Power-on reset device using voltage detector | |
US6340902B1 (en) | Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation | |
KR100265594B1 (en) | Power-up circuit | |
KR100268801B1 (en) | Power up circuit for semiconductor memory device | |
JPH07253830A (en) | Circuit and method for generating reset signal | |
KR101475229B1 (en) | Apparatus of generating power-up signal for stable initialize and method thereof | |
JP2003023346A (en) | Method for dealing with noise and semiconductor device using the same | |
JP2003016400A (en) | Power failure detecting device and card reader equipped with the same power failure detecting device | |
KR0132748B1 (en) | Power-up control circuit of semiconductor device | |
KR100295645B1 (en) | Voltage detecting circuit for flash eeprom | |
KR890002188B1 (en) | Service interruption detecion-circuit | |
KR20010063500A (en) | Power up circuit | |
KR100331842B1 (en) | apparatus for sencing super Vcc | |
JPH05218834A (en) | Reset circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |