KR101475229B1 - Apparatus of generating power-up signal for stable initialize and method thereof - Google Patents

Apparatus of generating power-up signal for stable initialize and method thereof Download PDF

Info

Publication number
KR101475229B1
KR101475229B1 KR1020130050222A KR20130050222A KR101475229B1 KR 101475229 B1 KR101475229 B1 KR 101475229B1 KR 1020130050222 A KR1020130050222 A KR 1020130050222A KR 20130050222 A KR20130050222 A KR 20130050222A KR 101475229 B1 KR101475229 B1 KR 101475229B1
Authority
KR
South Korea
Prior art keywords
supply voltage
power supply
initialization
external
internal
Prior art date
Application number
KR1020130050222A
Other languages
Korean (ko)
Other versions
KR20140131185A (en
Inventor
류기형
이현재
이월진
조광래
윤순병
Original Assignee
유한회사 인에이블코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유한회사 인에이블코리아 filed Critical 유한회사 인에이블코리아
Priority to KR1020130050222A priority Critical patent/KR101475229B1/en
Publication of KR20140131185A publication Critical patent/KR20140131185A/en
Application granted granted Critical
Publication of KR101475229B1 publication Critical patent/KR101475229B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

본 명세서는 외부 전원 전압이 미리 설정한 특정 레벨 이상이고, 복수의 내부 전원 전압이 복수의 인버터로 형성되는 래치를 통한 미리 설정된 문턱 전압 이상일 때, 래치 값을 상기 복수의 내부 전원 전압으로 천이시키고 출력 단자를 하이 레벨로 천이시킨 후, 상기 하이 레벨로 천이된 복수의 신호와 상기 외부 전원 전압에 의해 발생한 신호가 모두 하이 레벨로 천이될 때 내부 초기화 완료 신호를 하이 레벨로 천이시켜 내부 초기화를 완료하는 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법에 관한 것이다. 이를 위하여 본 명세서의 실시예에 따른 파워 업 신호 발생 장치는, 외부로부터 공급되는 외부 전원 전압을 감지하고, 상기 감지된 외부 전원 전압을 근거로 하이 레벨 또는 로우 레벨을 포함하는 외부 초기화 완료 신호를 발생하는 외부 전원 전압 레벨 감지부; 상기 발생한 상기 외부 초기화 완료 신호를 근거로 래치 기능을 수행하며, 상기 외부 초기화 완료 신호가 미리 설정된 특정 레벨 이상이고, 상기 내부 회로 초기화 감지부에 대응하는 내부 전원 전압이 미리 설정된 문턱 전압 이상일 때, 하이 레벨을 출력하는 내부 회로 초기화 감지부; 및 상기 외부 전원 전압 레벨 감지부로부터 발생한 상기 외부 초기화 완료 신호 및, 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호를 출력하는 초기 안정화 신호 발생부;를 포함한다.In this specification, when the external power supply voltage is higher than a predetermined level, and the plurality of internal power supply voltages are equal to or higher than a predetermined threshold voltage through a latch formed by a plurality of inverters, Terminal is transited to the high level, and when the signals generated by the external power supply voltage and the signals shifted to the high level transition to the high level, the internal initialization completion signal is transited to the high level to complete the internal initialization Up signal generator for assuring internal circuit initialization and a method thereof. To this end, the power-up signal generator according to the embodiment of the present invention detects an external power-supply voltage supplied from the outside and generates an external initialization completion signal including a high level or a low level based on the sensed external power- An external power supply voltage level sensing unit; And when the external initialization completion signal is higher than a predetermined level and the internal power supply voltage corresponding to the internal circuit initialization detection unit is higher than a predetermined threshold voltage, An internal circuit initialization detection unit for outputting a level; And an initial stabilization signal generator for outputting an internal initialization completion signal based on the external initialization completion signal generated from the external power supply voltage level sensing unit and the voltage signal output from each of the plurality of internal circuit initialization sensing units .

Description

내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법{Apparatus of generating power-up signal for stable initialize and method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power-up signal generating apparatus and a method thereof,

본 명세서는 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법에 관한 것으로, 더욱 상세히는 외부 전원 전압이 미리 설정한 특정 레벨 이상이고, 복수의 내부 전원 전압이 복수의 인버터로 형성되는 래치를 통한 미리 설정된 문턱 전압 이상일 때, 래치 값을 상기 복수의 내부 전원 전압으로 천이시키고 출력 단자를 하이 레벨로 천이시킨 후, 상기 하이 레벨로 천이된 복수의 신호와 상기 외부 전원 전압에 의해 발생한 신호가 모두 하이 레벨로 천이될 때 내부 초기화 완료 신호를 하이 레벨로 천이시켜 내부 초기화를 완료하는 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법에 관한 것이다.
The present invention relates to a power-up signal generating apparatus and method for assuring initialization of an internal circuit, and more particularly to a power-up signal generating apparatus and method for assuring initialization of internal circuits. More particularly, And the output terminal is transited to a high level, and then a signal generated by the external power supply voltage and a plurality of signals transited to the high level are both supplied to the internal power supply voltage Up signal to a high level to ensure initialization of an internal circuit to complete an internal initialization when the internal initialization completion signal transitions to a high level, and a method thereof.

일반적으로, 반도체 소자는, 외부에서 전원이 인가되면 내부 회로 초기화를 위한 신호를 발생하여 초기 칩의 내부 상태를 이후에 들어올 수 있는 유효 명령을 수행할 수 있는 준비 상태로 만들어 놓아야 한다. 이는 외부 전원을 그대로 내부에 이용하는 반도체 소자와 외부 입력 전원을 이용하여 내부 전원 전압을 따로 구비하는 반도체 소자가 공통으로 필요한 부분이다.Generally, a semiconductor device must generate a signal for initializing an internal circuit when power is supplied from the outside, and set the internal state of the initial chip to a ready state in order to execute an effective command that can be received later. This is a part where a semiconductor device using an external power source as it is and a semiconductor device having an internal power source voltage separately using an external input power source are required in common.

이러한 반도체 소자의 내부 회로 초기화는, 외부에서 입력되는 전압 레벨이 미리 설정한 특정 레벨에 도달하기 전까지 내부 초기화를 진행하여 초기값을 내부 회로에 래치하고, 외부 입력 전압이 특정 레벨 이상으로 진입하면 내부 초기화를 종료하여 이후 입력되어질 수 있는 유효 명령을 수행할 수 있는 대기 상태로 진입하게 된다.Internal circuit initialization of such a semiconductor device is performed by initializing internal initialization and latching an initial value in an internal circuit until a voltage level input from the outside reaches a predetermined level set in advance, The initialization is terminated and the apparatus enters a standby state in which a valid command that can be input later can be executed.

상기 초기화 방식으로는, 외부 전원 전압에 의한 초기화 신호를 내부 전원에 의한 신호로 바꾸어 내부 초기화 회로를 구동시키는 신호로 이용하는 방식과, 내부 전원 전압 레벨 감지부를 따로 구비하여 내부 전원이 미리 설정한 특정 레벨 이상에 도달하였을 때 미리 설정한 지연시간까지 내부 초기화를 진행하는 방식 등이 있으나, 전자의 경우 외부 전원에 의한 초기화 신호가 내부 전원이 내부 회로 초기화를 위해 충분한 전압에 도달하였는지 여부를 알 수 없어 내부 회로 초기화를 위한 신호 발생에 있어 충분한 전압 마진을 두어야 하거나 칩 제조 후 분석을 통하여 내부 회로 초기화 신호를 재조정해야 하는 문제점이 있고, 후자의 경우 내부 전원 전압이 내부 회로 초기화를 위한 충분한 전압 레벨에 진입했는가에 관한 판별은 내부 전원 전압 레벨 감지부를 통해 할 수 있으나 보통 대기 모드 전류 소모를 최소화하기 위하여 큰 크기의 저항과 트랜지스터로 구성되는 전압 레벨 감지부를 부수적으로 구비해야하는 면적상의 단점과 최근 저전력 소모와 고속 동작을 위하여 외부 전원 전압이 1.5V 이하로 규정되어 제조되는 제품군에서 내부 초기화를 가능케하느 최소 전압 레벨과 외부 명령에 따른 정상 동작을 수행해야 하는 최소 전압의 전압차가 작아짐으로 보다 정확도가 높은 내부 회로 초기화를 위한 내부 전원 전압 레벨 감지기 성능을 필요하게 되어 보다 많은 양의 대기 모드 전류 소모가 발생하는 문제점이 있다.
In the initialization method, an initialization signal by an external power supply voltage is converted into a signal by an internal power supply to be used as a signal for driving an internal initialization circuit, and a method of separately providing an internal power supply voltage level sensing unit, The internal initialization is performed until a preset delay time. In the case of the former, however, the initialization signal by the external power supply can not know whether or not the internal power has reached a voltage sufficient for initializing the internal circuit, There is a problem in that a sufficient voltage margin must be set for signal generation for circuit initialization or the internal circuit initialization signal must be readjusted after analysis of the chip after manufacturing. In the latter case, whether the internal power supply voltage has entered a sufficient voltage level for initializing the internal circuit The internal power supply voltage level However, in order to minimize the standby mode current consumption, it is necessary to additionally provide a voltage level sensing unit constituted by a resistor and a transistor of a large size. Recently, in order to consume low power and operate at high speed, , It is possible to reduce the voltage difference between the minimum voltage level that enables internal initialization and the minimum voltage that must be normal according to an external command in the manufactured product group, thereby improving the internal power voltage level detector performance for the more accurate internal circuit initialization So that a greater amount of standby mode current consumption occurs.

한국 특허 출원 번호 제10-1998-0046609호Korean Patent Application No. 10-1998-0046609

본 명세서의 목적은, 내부 회로 초기화에 사용되는 회로부를 내부 회로 초기화 감지부에 사용하는 파워 업 신호 발생 장치 및 그 방법을 제공하는 데 있다.An object of the present invention is to provide a power-up signal generating apparatus and a method thereof, which use a circuit section used for internal circuit initialization in an internal circuit initialization sensing section.

본 명세서의 다른 목적은, 복수의 내부 회로 초기화 감지부의 출력 신호들과 외부 전원 전압에 의해 발생한 신호가 모두 하이 레벨로 천이될 때, 내부 초기화 완료 신호를 하이 레벨로 천이하여 내부 초기화를 완료하는 파워 업 신호 발생 장치 및 그 방법을 제공하는 데 있다.
It is another object of the present invention to provide a power supply control apparatus and a power supply control method for a power supply apparatus which shifts an internal initialization complete signal to a high level and completes an internal initialization when output signals of a plurality of internal circuit initialization sensing units and signals generated by an external power supply voltage transitions to a high level Up signal generating apparatus and method therefor.

본 명세서의 실시예에 따른 파워 업 신호 발생 장치는, 외부로부터 공급되는 외부 전원 전압을 감지하고, 상기 감지된 외부 전원 전압을 근거로 하이 레벨 또는 로우 레벨을 포함하는 외부 초기화 완료 신호를 발생하는 외부 전원 전압 레벨 감지부; 상기 발생한 상기 외부 초기화 완료 신호를 근거로 래치 기능을 수행하며, 상기 외부 초기화 완료 신호가 미리 설정된 특정 레벨 이상이고, 상기 내부 회로 초기화 감지부에 대응하는 내부 전원 전압이 미리 설정된 문턱 전압 이상일 때, 하이 레벨을 출력하는 내부 회로 초기화 감지부; 및 상기 외부 전원 전압 레벨 감지부로부터 발생한 상기 외부 초기화 완료 신호 및, 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호를 출력하는 초기 안정화 신호 발생부;를 포함할 수 있다.An apparatus for generating a power-up signal according to an embodiment of the present invention includes: an external power supply voltage generation circuit for generating an external initialization completion signal including a high level or a low level based on the detected external power supply voltage, A power supply voltage level sensing unit; And when the external initialization completion signal is higher than a predetermined level and the internal power supply voltage corresponding to the internal circuit initialization detection unit is higher than a predetermined threshold voltage, An internal circuit initialization detection unit for outputting a level; And an initial stabilization signal generator for outputting an internal initialization completion signal based on the external initialization completion signal generated from the external power supply voltage level sensing unit and the voltage signal output from each of the plurality of internal circuit initialization sensing units .

본 명세서와 관련된 일 예로서, 상기 외부 전원 전압 레벨 감지부는, 상기 감지된 외부 전원 전압이 미리 설정된 레벨에 도달할 때, 하이 레벨을 포함하는 상기 외부 초기화 완료 신호를 발생하고, 상기 감지된 외부 전원 전압이 상기 미리 설정된 레벨보다 작을 때, 로우 레벨을 포함하는 상기 외부 초기화 완료 신호를 발생할 수 있다.The external power supply voltage level sensing unit may generate the external initialization completion signal including a high level when the sensed external power supply voltage reaches a predetermined level, When the voltage is lower than the predetermined level, the external initialization completion signal including the low level.

본 명세서와 관련된 일 예로서, 상기 내부 회로 초기화 감지부는, 반도체 소자 내부에서 사용하는 복수의 내부 전원 전압에 대응하여 복수로 형성할 수 있다.As an example related to the present specification, the internal circuit initialization sensing unit may be formed in a plurality corresponding to a plurality of internal power supply voltages used in a semiconductor device.

본 명세서와 관련된 일 예로서, 상기 내부 회로 초기화 감지부는, 상기 외부 초기화 완료 신호를 근거로 동작하며, 직렬 연결된 제1 PMOS 트랜지스터와 제1 NMOS 트랜지스터를 포함하는 제1 CMOS; 상기 제1 CMOS의 출력을 근거로 동작하며, 직렬 연결된 제2 PMOS 트랜지스터와 제2 NMOS 트랜지스터를 포함하는 제2 CMOS; 상기 제2 CMOS의 출력을 근거로 동작하는 래치부; 및 상기 래치부의 출력을 인버팅하는 인버터;를 포함할 수 있다.In one embodiment of the present invention, the internal circuit initialization sensing unit includes: a first CMOS that operates based on the external initialization completion signal and includes a first PMOS transistor and a first NMOS transistor connected in series; A second CMOS transistor based on the output of the first CMOS, the second CMOS transistor including a second PMOS transistor and a second NMOS transistor connected in series; A latch for operating based on an output of the second CMOS; And an inverter for inverting an output of the latch unit.

본 명세서와 관련된 일 예로서, 상기 제1 CMOS는, 상기 외부 초기화 완료 신호가 로우 레벨일 때, 상기 제1 PMOS 트랜지스터를 통해 인가된 상기 외부 전원 전압을 출력하고, 상기 제2 CMOS는, 상기 외부 전원 전압을 갖는 상기 제1 CMOS의 출력값을 근거로, 상기 제2 NMOS 트랜지스터를 통해 인가된 접지 전압을 출력하고, 상기 래치부는, 상기 접지 전압을 갖는 상기 제2 CMOS의 출력값을 근거로, 상기 접지 전압을 래치할 수 있다.In one embodiment of the present invention, the first CMOS outputs the external power supply voltage applied through the first PMOS transistor when the external initialization completion signal is at a low level, Wherein the latch circuit outputs a ground voltage applied through the second NMOS transistor based on an output value of the first CMOS having a power supply voltage, and the latch unit, based on the output value of the second CMOS having the ground voltage, The voltage can be latched.

본 명세서와 관련된 일 예로서, 상기 제1 CMOS는, 상기 외부 초기화 완료 신호가 하이 레벨일 때, 상기 제1 NMOS 트랜지스터를 통해 인가된 상기 접지 전압을 출력하고, 상기 제2 CMOS는, 상기 접지 전압을 갖는 상기 제1 CMOS의 출력값을 근거로, 상기 제2 PMOS 트랜지스터를 통해 인가된 상기 내부 전원 전압을 출력하고, 상기 래치부는, 상기 내부 전원 전압을 갖는 상기 제2 CMOS의 출력값을 근거로, 상기 내부 전원 전압이 상기 미리 설정된 문턱 전압 이상일 때, 상기 래치부의 출력을 천이하고, 상기 인버터는, 상기 래치부의 출력을 인버팅하여 상기 하이 레벨을 출력할 수 있다.As an example related to the present specification, the first CMOS outputs the ground voltage applied through the first NMOS transistor when the external initialization completion signal is at a high level, and the second CMOS outputs the ground voltage Wherein the latch circuit outputs the internal power supply voltage applied through the second PMOS transistor based on the output value of the first CMOS having the internal power supply voltage, When the internal supply voltage is equal to or higher than the predetermined threshold voltage, the output of the latch unit is transited, and the inverter outputs the high level by inverting the output of the latch unit.

본 명세서와 관련된 일 예로서, 상기 초기 안정화 신호 발생부는, 상기 외부 초기화 완료 신호 및, 상기 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호 모두가 하이 레벨일 때, 하이 레벨로 천이된 상기 내부 초기화 완료 신호를 출력할 수 있다.In one embodiment of the present invention, the initial stabilization signal generator may be configured to generate the initial stabilization signal when the external initialization completion signal and the voltage signals respectively output from the plurality of internal circuit initialization detectors are at a high level, An internal initialization completion signal can be output.

본 명세서와 관련된 일 예로서, 상기 초기 안정화 신호 발생부는, 상기 외부 초기화 완료 신호 및, 상기 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호 중 적어도 하나의 신호가 로우 레벨일 때, 로우 레벨을 포함하는 상기 내부 초기화 완료 신호를 출력할 수 있다.In one embodiment of the present invention, the initial stabilization signal generator may be configured such that when at least one of the external initialization completion signal and the voltage signal output from each of the plurality of internal circuit initialization detectors is at a low level, And outputs the internal initialization completion signal.

본 명세서의 실시예에 따른 파워 업 신호 발생 방법은, 외부 전원 전압 레벨 감지부와 복수의 내부 회로 초기화 감지부와 초기 안정화 신호 발생부를 포함하는 파워 업 신호 발생 장치의 파워 업 신호 발생 방법에 있어서, 상기 외부 전원 전압 레벨 감지부를 통해, 외부로부터 공급되는 외부 전원 전압을 감지하는 단계; 상기 외부 전원 전압 레벨 감지부를 통해, 상기 감지된 외부 전원 전압을 근거로 하이 레벨 또는 로우 레벨을 포함하는 외부 초기화 완료 신호를 발생하는 단계; 상기 내부 회로 초기화 감지부를 통해, 상기 발생한 상기 외부 초기화 완료 신호를 근거로 래치 기능을 수행하는 단계; 상기 내부 회로 초기화 감지부를 통해, 상기 외부 초기화 완료 신호가 미리 설정된 특정 레벨 이상이고, 상기 내부 회로 초기화 감지부에 대응하는 내부 전원 전압이 미리 설정된 문턱 전압 이상일 때, 하이 레벨을 출력하는 단계; 및 상기 초기 안정화 신호 발생부를 통해, 상기 외부 전원 전압 레벨 감지부로부터 발생한 상기 외부 초기화 완료 신호 및, 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호를 출력하는 단계;를 포함할 수 있다.
A method of generating a power-up signal according to an embodiment of the present invention includes generating a power-up signal including an external power supply voltage level sensing unit, a plurality of internal circuit initialization sensing units, and an initial stabilization signal generating unit, Sensing an external power supply voltage supplied from the outside through the external power supply voltage level sensing unit; Generating an external initialization completion signal including a high level or a low level based on the sensed external power supply voltage through the external power supply voltage level sensing unit; Performing a latch function based on the external initialization completion signal generated through the internal circuit initialization detection unit; Outputting a high level through the internal circuit initialization sensing unit when the external initialization completion signal is higher than a predetermined level and the internal power supply voltage corresponding to the internal circuit initialization sensing unit is higher than a preset threshold voltage; And outputting an internal initialization completion signal based on the external initialization completion signal generated from the external power supply voltage level sensing unit and the voltage signal output from each of the plurality of internal circuit initialization sensing units through the initial stabilization signal generation unit ; ≪ / RTI >

본 명세서의 실시예에 따른 파워 업 신호 발생 장치 및 그 방법은, 내부 회로 초기화에 사용되는 회로부를 내부 회로 초기화 감지부에 사용함으로써, 내부 초기화가 가능한 시점을 자동으로 검출하여 칩 내부 초기화 신호를 발생시켜 안정적으로 칩 초기화를 수행할 수 있다.An apparatus and a method for generating a power-up signal according to an embodiment of the present invention include a circuit section used for internal circuit initialization in an internal circuit initialization sensing section to automatically detect a point at which internal initialization is possible, So that the chip initialization can be performed stably.

또한, 본 명세서의 실시예에 따른 파워 업 신호 발생 장치 및 그 방법은, 복수의 내부 회로 초기화 감지부의 출력 신호들과 외부 전원 전압에 의해 발생한 신호가 모두 하이 레벨로 천이될 때, 내부 초기화 완료 신호를 하이 레벨로 천이하여 내부 초기화를 완료함으로써, 내부 초기화를 위한 전압 레벨과 시간을 따로 고려할 필요가 없어 내부 전원 전압 구동부를 구동하는 신호의 전압 레벨을 보다 낮은 전압으로 사용할 수 있어 초기 빠른 속도의 내부 전원 전압 안정화에 기여할 수 있다.
In the power-up signal generating apparatus and method according to the embodiment of the present invention, when both the output signals of the plurality of internal circuit initialization sensing units and the signal generated by the external power supply voltage are transited to a high level, The voltage level of the signal for driving the internal power supply voltage driving unit can be used as a lower voltage and the voltage of the initial high speed internal It can contribute to stabilization of the power supply voltage.

도 1은 본 명세서의 실시예에 따른 파워 업 신호 발생 장치의 구성을 나타낸 블록도이다.
도 2는 본 명세서의 실시예에 따른 내부 회로 초기화 감지부의 구성을 나타낸 도이다.
도 3은 본 명세서의 실시예에 따른 초기 안정화 신호 발생부의 구성을 나타낸 도이다.
도 4는 본 명세서의 실시예에 따른 시간 대 전압 영역의 타이밍 도이다.
도 5는 본 명세서의 일 실시예에 따른 내부 회로 초기화를 보장하는 파워 업 신호 발생 방법을 나타낸 흐름도이다.1 is a block diagram showing a configuration of a power-up signal generator according to an embodiment of the present invention.
2 is a block diagram illustrating a configuration of an internal circuit initialization sensing unit according to an embodiment of the present invention.
3 is a diagram illustrating a configuration of an initial stabilization signal generator according to an embodiment of the present invention.
4 is a timing diagram of a time vs. voltage region according to an embodiment of the present disclosure;
5 is a flowchart illustrating a method of generating a power-up signal for assuring internal circuit initialization according to an embodiment of the present invention.

본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It is noted that the technical terms used herein are used only to describe specific embodiments and are not intended to limit the invention. It is also to be understood that the technical terms used herein are to be interpreted in a sense generally understood by a person skilled in the art to which the present invention belongs, Should not be construed to mean, or be interpreted in an excessively reduced sense. Further, when a technical term used herein is an erroneous technical term that does not accurately express the spirit of the present invention, it should be understood that technical terms that can be understood by a person skilled in the art are replaced. In addition, the general terms used in the present invention should be interpreted according to a predefined or prior context, and should not be construed as being excessively reduced.

또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.Also, the singular forms "as used herein include plural referents unless the context clearly dictates otherwise. In the present application, the term "comprising" or "comprising" or the like should not be construed as necessarily including the various elements or steps described in the specification, Or may be further comprised of additional components or steps.

또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.Furthermore, terms including ordinals such as first, second, etc. used in this specification can be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or similar elements throughout the several views, and redundant description thereof will be omitted.

또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. It is to be noted that the accompanying drawings are only for the purpose of facilitating understanding of the present invention, and should not be construed as limiting the scope of the present invention with reference to the accompanying drawings.

도 1은 본 명세서의 실시예에 따른 파워 업 신호 발생 장치(10)의 구성을 나타낸 블록도이다.1 is a block diagram showing a configuration of a power-up signal generating apparatus 10 according to an embodiment of the present invention.

도 1에 도시한 바와 같이, 파워 업 신호 발생 장치(10)는, 외부 전원 전압 레벨 감지부(100), 복수의 내부 회로 초기화 감지부(200) 및, 초기 안정화 신호 발생부(300)로 구성된다. 도 1에 도시된 파워 업 신호 발생 장치(10)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 1에 도시된 구성 요소보다 많은 구성 요소에 의해 파워 업 신호 발생 장치(10)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 파워 업 신호 발생 장치(10)가 구현될 수도 있다.1, the power-up signal generating apparatus 10 includes an external power supply voltage level sensing unit 100, a plurality of internal circuit initialization sensing units 200, and an initial stabilization signal generating unit 300 do. All of the components of the power-up signal generating apparatus 10 shown in Fig. 1 are not essential components, and the power-up signal generating apparatus 10 may be implemented by more components than the components shown in Fig. 1 And the power-up signal generating apparatus 10 may be implemented by fewer components.

상기 외부 전원 전압 레벨 감지부(100)는, 외부로부터 공급(또는, 전달/입력)되는 외부 전원 전압(예를 들어, VEXT)을 감지한다.The external power supply voltage level sensing unit 100 senses an external power supply voltage (for example, VEXT) supplied from the outside (or transmitted / input).

또한, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 감지된 외부 전원 전압(VEXT)을 근거로 하이 레벨(high level : '1') 또는 로우 레벨(low level : '0')을 포함하는 외부 초기화 완료 신호(예를 들어, PUP_EXT)를 발생(또는, 생성)한다.Also, the external power supply voltage level sensing unit 100 may include a high level ('1') or a low level ('0') based on the sensed external power voltage (VEXT) (Or generates) an external initialization completion signal (for example, PUP_EXT).

즉, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 감지된 외부 전원 전압이 미리 설정한 레벨에 도달하는 경우(또는, 상기 미리 설정한 레벨 이상인 경우), 상기 하이 레벨을 포함하는 상기 외부 초기화 완료 신호(PUP_EXT)를 발생한다.That is, when the detected external power supply voltage reaches a preset level (or is equal to or higher than the predetermined level), the external power supply voltage level sensing unit 100 detects the external power supply voltage including the high level And generates the completion signal PUP_EXT.

또한, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 감지된 외부 전원 전압이 상기 미리 설정된 레벨보다 작은 경우, 상기 로우 레벨을 포함하는 상기 외부 초기화 완료 신호(PUP_EXT)를 발생한다.Also, the external power supply voltage level sensing unit 100 generates the external initialization completion signal PUP_EXT including the low level when the sensed external power supply voltage is lower than the predetermined level.

또한, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 발생한 외부 초기화 완료 신호(PUP_EXT)를 복수의 상기 내부 회로 초기화 감지부(200) 및 상기 초기 안정화 신호 발생부(300)에 각각 전달(또는, 출력)한다.The external power supply voltage level sensing unit 100 transmits the generated external initialization completion signal PUP_EXT to the plurality of internal circuit initialization sensing units 200 and the initial stabilization signal generators 300 , Output).

상기 내부 회로 초기화 감지부(200)는, 반도체 소자(미도시) 내부에서 사용하는 복수의 내부 전원 전압에 대응하여 복수로 형성한다.The internal circuit initialization sensing unit 200 is formed in a plurality corresponding to a plurality of internal power supply voltages used in semiconductor devices (not shown).

또한, 상기 내부 회로 초기화 감지부(200)는, 상기 외부 전원 전압 레벨 감지부(100)로부터 발생한 상기 외부 초기화 완료 신호(PUP_EXT)를 근거로 래치 기능을 수행한다.Also, the internal circuit initialization sensing unit 200 performs a latch function based on the external initialization completion signal PUP_EXT generated from the external power supply voltage level sensing unit 100.

또한, 상기 내부 회로 초기화 감지부(200)는, 상기 외부 초기화 완료 신호(PUP_EXT)가 미리 설정된 특정 레벨 이상이고, 상기 내부 전원 전압이 미리 설정된 문턱 전압(threshold voltage) 이상일 때, 해당 내부 전원 전압에 대응하는 하이 레벨을 출력한다.When the external initialization completion signal PUP_EXT is equal to or higher than a predetermined level and the internal supply voltage is equal to or higher than a predetermined threshold voltage, And outputs a corresponding high level.

또한, 상기 내부 회로 초기화 감지부(200)는, 도 2에 도시한 바와 같이, 제1 CMOS(210), 제2 CMOS(220), 래치부(230) 및, 인버터(240)로 구성된다. 도 2에 도시된 내부 회로 초기화 감지부(200)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 2에 도시된 구성 요소보다 많은 구성 요소에 의해 내부 회로 초기화 감지부(200)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 내부 회로 초기화 감지부(200)가 구현될 수도 있다.The internal circuit initialization sensing unit 200 includes a first CMOS 210, a second CMOS 220, a latch unit 230, and an inverter 240 as shown in FIG. Not all of the components of the internal circuit initialization sensing unit 200 shown in FIG. 2 are essential components, and the internal circuit initialization sensing unit 200 may be implemented by more components than the components shown in FIG. 2 And the internal circuit initialization detection unit 200 may be implemented by fewer components.

상기 제1 CMOS(210)는, 직렬 연결된 제1 PMOS 트랜지스터(예를 들어, MP1)와 제1 NMOS 트랜지스터(예를 들어, MN1)로 구성한다.The first CMOS 210 includes a first PMOS transistor (for example, MP1) and a first NMOS transistor (for example, MN1) connected in series.

또한, 상기 제1 CMOS(210)는, 상기 외부 전원 전압 레벨 감지부(100)로부터 발생한 상기 외부 초기화 완료 신호(PUP_EXT)를 근거로 접지 전압(예를 들어, VSS) 또는 상기 외부 전원 전압(VEXT)을 출력한다.The first CMOS 210 may further include a ground voltage VSS or an external power supply voltage VEXT based on the external initialization completion signal PUP_EXT generated from the external power supply voltage level sensing unit 100, ).

상기 제2 CMOS(210)는, 직렬 연결된 제2 PMOS 트랜지스터(예를 들어, MP2)와 제2 NMOS 트랜지스터(예를 들어, MN2)로 구성한다.The second CMOS 210 includes a second PMOS transistor (for example, MP2) and a second NMOS transistor (for example, MN2) connected in series.

또한, 상기 제2 CMOS(210)는, 상기 제1 CMOS(210)의 출력 전압을 근거로 상기 접지 전압(VSS) 또는 내부 전원 전압(예를 들어, VINT)을 출력한다.The second CMOS 210 outputs the ground voltage VSS or the internal power supply voltage VINT based on the output voltage of the first CMOS 210, for example.

상기 래치부(230)는, 병렬 연결되는 제1 인버터(INV0)와 제2 인버터(INV1)로 구성한다. 이때, 상기 제1 인버터(INV0)의 출력은, 상기 제2 인버터(INV1)의 입력이 되고, 상기 제2 인버터(INV1)의 출력은, 상기 제1 인버터(INV0)의 입력이 된다.The latch unit 230 includes a first inverter INV0 and a second inverter INV1 connected in parallel. At this time, the output of the first inverter INV0 becomes the input of the second inverter INV1, and the output of the second inverter INV1 becomes the input of the first inverter INV0.

상기 본 명세서의 실시예에서는, 상기 래치부(230)의 구성을 복수의 인버터로 구성하고 있으나, 이에 한정되는 것은 아니며, 다양한 종류의 래치 회로로 상기 래치부(230)를 구성할 수도 있다.In the embodiment of the present invention, the configuration of the latch unit 230 is constituted by a plurality of inverters, but the present invention is not limited thereto, and the latch unit 230 may be constituted by various kinds of latch circuits.

상기 인버터(240)는, 상기 래치부(230)의 출력 신호를 천이(transition)한다.The inverter 240 transitions the output signal of the latch unit 230.

이와 같이, 상기 내부 회로 초기화 감지부(200)는, 칩 내부에 사용하는 내부 회로 초기화부의 구성 사용을 통해 내부 초기화가 가능한 시점을 자동을 검출할 수 있다.In this manner, the internal circuit initialization sensing unit 200 can automatically detect a time point at which internal initialization is possible through the use of the configuration of the internal circuit initialization unit used in the chip.

또한, 상기 내부 회로 초기화 감지부(200)의 동작 원리는, 상기 도 2를 참조하여 설명하면 다음과 같다.The operation principle of the internal circuit initialization sensing unit 200 will be described with reference to FIG.

즉, 상기 외부 전원 전압(VEXT)을 감지하여 상기 미리 설정된 특정 레벨 이상에서 활성화되는 상기 외부 초기화 완료 신호(PUP_EXT)가 로우 레벨일 때, 상기 제1 PMOS 트랜지스터(MP1)가 온되고 상기 제1 NMOS 트랜지스터(MN1)는 오프되어, 상기 제1 CMOS(210)의 출력(또는, 노드0(node0))은, 상기 제1 PMOS 트랜지스터(MP1)를 통해 인가된 상기 외부 전원 전압(VEXT)을 갖는다.That is, when the external initialization completion signal PUP_EXT, which is activated at a predetermined level or higher by detecting the external supply voltage VEXT, is low level, the first PMOS transistor MP1 is turned on, The transistor MN1 is turned off so that the output of the first CMOS 210 (or node0) has the external supply voltage VEXT applied through the first PMOS transistor MP1.

또한, 상기 외부 전원 전압(VEXT)을 갖는 상기 제1 CMOS(210)의 출력은, 상기 제2 PMOS 트랜지스터(MP2)를 오프시키고 상기 제2 NMOS 트랜지스터(MN2)를 온시켜, 상기 제2 CMOS(220)의 출력(또는, 노드1(node1))은, 상기 제2 NMOS 트랜지스터(MN2)를 통해 인가된 접지 전압(VSS)을 갖는다.Also, the output of the first CMOS 210 having the external supply voltage VEXT turns off the second PMOS transistor MP2 and turns on the second NMOS transistor MN2, The output (or node 1) of the first NMOS transistor 220 has a ground voltage VSS applied through the second NMOS transistor MN2.

또한, 상기 접지 전압(VSS)을 갖는 상기 제2 CMOS(220)의 출력은, 상기 복수의 인버터(INV0, INV1)를 포함하는 상기 래치부(230)에 의해 해당 값을 래치한다.The output of the second CMOS 220 having the ground voltage VSS is latched by the latch unit 230 including the plurality of inverters INV0 and INV1.

이후, 상기 외부 전원 전압(VEXT)이 상기 미리 설정된 특정 레벨 이상이 되면, 상기 외부 초기화 완료 신호(PUP_EXT)가 하이 레벨로 천이되고, 상기 제1 PMOS 트랜지스터(MP1)가 오프되고 상기 제1 NMOS 트랜지스터(MN1)는 온되어, 상기 제1 CMOS(210)의 출력(또는, 노드0)은, 상기 제1 NMOS 트랜지스터(MN1)를 통해 인가된 상기 접지 전압(VSS)을 갖는다.Thereafter, when the external supply voltage VEXT becomes equal to or higher than the preset specific level, the external initialization completion signal PUP_EXT transitions to a high level, the first PMOS transistor MP1 is turned off, The node MN1 is turned on and the output (or node 0) of the first CMOS 210 has the ground voltage VSS applied through the first NMOS transistor MN1.

또한, 상기 접지 전압(VSS)을 갖는 상기 제1 CMOS(210)의 출력은, 상기 제2 PMOS 트랜지스터(MP2)를 온시키고 상기 제2 NMOS 트랜지스터(MN2)를 오프시켜, 상기 제2 CMOS(220)의 출력(또는, 노드1)은, 상기 제2 PMOS 트랜지스터(MP2)를 통해 인가된 상기 내부 전원 전압(VINT)을 갖는다.The output of the first CMOS 210 having the ground voltage VSS turns on the second PMOS transistor MP2 and turns off the second NMOS transistor MN2 so that the second CMOS 220 (Or node 1) of the second PMOS transistor MP2 has the internal supply voltage VINT applied through the second PMOS transistor MP2.

또한, 상기 내부 전원 전압(VINT)을 갖는 상기 제2 CMOS(220)의 출력(또는, 노드1)이, 상기 래치부(230)에 의한 래치를 이길 수 있을 때 즉, 상기 제2 CMOS(220)의 출력(또는, 노드1)인 상기 내부 전원 전압(VINT)이, 상기 미리 설정된 문턱 전압 이상일 때, 상기 제2 CMOS(220)의 출력(또는, 노드1)의 래치 값(또는, 상기 래치부(230)에 의해 래치되던 전압(VSS)을 상기 내부 전원 전압(VINT)으로 천이시킨다.When the output (or node 1) of the second CMOS 220 having the internal supply voltage VINT is able to overcome the latch by the latch 230, that is, when the second CMOS 220 (Or node 1) of the output (or node 1) of the second CMOS 220 when the internal supply voltage VINT, which is the output (or node 1) of the second CMOS 220 is greater than or equal to the predetermined threshold voltage, (VSS) latched by the internal power supply unit (230) to the internal supply voltage (VINT).

따라서, 상기 내부 회로 초기화 감지부(200)의 출력은, 상기 인버터(240)를 통해 상기 내부 전원 전압(VINT)으로 천이된 상기 래치부(230)의 출력이 천이되어, 하이 레벨에 대응하는 상기 내부 전원 전압(VINT)을 출력한다.Therefore, the output of the internal circuit initialization sensing unit 200 is shifted to the internal power supply voltage VINT through the inverter 240, and the output of the latch unit 230 transitions to the high level, And outputs the internal power supply voltage (VINT).

또한, 상기 본 명세서의 실시예에서는, 상기 내부 회로 초기화 감지부(200)의 내부 전원 전압으로 임의의 내부 전원 전압(VINT)을 예로 들어 설명하고 있으나, 이에 한정되는 것은 아니며, 복수의(또는, 하나 이상의) 내부 전원 전압이 사용될 수 있으며, 상기 복수의 내부 전원 전압에 대응하여 각각의 상기 내부 회로 초기화 감지부(200)를 구성한다.Although the internal power supply voltage of the internal circuit initialization sensing unit 200 is described as an arbitrary internal power supply voltage VINT in the embodiment of the present invention, Internal power supply voltage may be used, and each internal circuit initialization sensing unit 200 is configured corresponding to the plurality of internal power supply voltages.

상기 초기 안정화 신호 발생부(300)는, 상기 외부 전원 전압 레벨 감지부(100)로부터 발생한 상기 외부 초기화 완료 신호(PUP_EXT) 및, 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호(PUP_INT)를 출력한다.The initial stabilization signal generator 300 may include an initialization completion signal PUP_EXT generated from the external power supply voltage level sensing unit 100 and a voltage signal output from the plurality of internal circuit initialization sensing units 200, And outputs an internal initialization completion signal PUP_INT based on the internal initialization completion signal PUP_INT.

즉, 상기 초기 안정화 신호 발생부(300)는, 상기 외부 초기화 완료 신호(PUP_EXT)가 상기 미리 설정한 레벨에 도달하여 하이 레벨을 포함하고, 상기 복수의 상기 내부 회로 초기화 감지부(200)와 각각 관련되는 복수의 내부 전원 전압이 각각 미리 설정된 문턱 전압 이상으로 상기 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호가 각각의 내부 전원 전압에 대응하는 하이 레벨을 포함할 때, 하이 레벨로 천이된 상기 내부 초기화 완료 신호(PUP_INT)를 출력한다.That is, the initial stabilization signal generator 300 may be configured such that the external initialization completion signal PUP_EXT reaches the preset level and includes a high level, and the initialization stabilization signal generator 300 includes the plurality of the internal circuit initialization sensing units 200 When a voltage signal output from each of the plurality of internal circuit initialization sensing units 200 includes a high level corresponding to each internal supply voltage, Level initialization completion signal (PUP_INT).

또한, 상기 초기 안정화 신호 발생부(300)는, 상기 외부 초기화 완료 신호(PUP_EXT) 및, 상기 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호 중 적어도 하나의 신호가 로우 레벨일 때, 로우 레벨을 포함하는 상기 내부 초기화 완료 신호(PUP_INT)를 출력한다.The initial stabilization signal generator 300 may be configured such that at least one of the external initialization completion signal PUP_EXT and the voltage signal output from each of the plurality of internal circuit initialization sensing units 200 is low level , It outputs the internal initialization completion signal PUP_INT including the low level.

예를 들어, 상기 초기 안정화 신호 발생부(300)는, 도 3에 도시한 바와 같이, 상기 복수의 내부 회로 초기화 감지부(200) 중 일부에 해당하는 첫번째 복수의 내부 회로 초기화 감지부(200)의 출력 신호(예를 들어, SET<0>, SET<1> 및, SET<2>)를 NAND 연산하는 제1 NAND 게이트와, 상기 복수의 내부 회로 초기화 감지부(200) 중 다른 일부에 해당하는 n번째 복수의 내부 회로 초기화 감지부(200)의 출력 신호(예를 들어, SET<n-2>, SET<n-1> 및, SET<n>)를 NAND 연산하는 제n NAND 게이트와, 상기 외부 초기화 완료 신호(PUP_EXT)와 상기 제1 NAND 게이트의 출력 신호의 반전 신호와 상기 제n NAND 게이트의 출력 신호의 반전 신호를 NAND 연산하는 제M NAND 게이트와, 상기 제M NAND 게이트의 출력 신호를 인버팅하는 인버터로 구성한다.For example, as shown in FIG. 3, the initial stabilization signal generator 300 includes a plurality of internal circuit initialization detectors 200 corresponding to a part of the plurality of internal circuit initialization detectors 200, A first NAND gate for NANDing the output signals (e.g., SET <0>, SET <1> and SET <2>) of the plurality of internal circuit initialization detectors 200, An n-th NAND gate for NANDing the output signals (e.g., SET <n-2>, SET <n-1> and SET <n>) of the n-th plurality of internal circuit initialization sensing units 200 An M &lt; th &gt; NAND gate for NANDing an inverted signal of an output signal of the n &lt; th &gt; NAND gate and an inverted signal of an output signal of the first NAND gate, And an inverter for inverting the signal.

이와 같이, 상기 초기 안정화 신호 발생부(300)는, 복수의 상기 내부 회로 초기화 감지부(200)의 하이 레벨로 천이된 출력(또는, 출력 신호)들과 상기 외부 전원 전압(VEXT)에 의해 발생한 상기 외부 초기화 완료 신호(PUP_EXT)가 모두 하이 레벨로 천이될 때, 상기 내부 초기화 완료 신호(PUP_INT)를 하이 레벨로 천이시켜 내부 초기화를 완료시킨다.The initial stabilization signal generator 300 generates the initial stabilization signal generated by the external power supply voltage VEXT and outputs (or output signals) that have transitioned to the high level of the plurality of the internal circuit initialization sensing units 200 When the external initialization completion signal PUP_EXT transits to the high level, the internal initialization completion signal PUP_INT transitions to the high level to complete the internal initialization.

또한, 상기 파워 업 신호 발생 장치(10)는, 도 4에 도시한 바와 같이, 상기 외부 초기화 완료 신호(PUP_EXT)가 상기 미리 설정된 특정 레벨(또는, 목표 레벨)에 도달한 이후, 상기 복수의 내부 회로 초기화 감지부(200) 및 상기 초기 안정화 신호 발생부(300)의 동작으로 상기 내부 초기화 완료 신호(PUP_INT)를 발생한다. 여기서, 상기 시간(T0)은, 상기 외부 초기화 완료 신호(PUP_EXT)가 하이 레벨로 천이된 후 칩 내부의 초기화를 위한 회로부들이 정상적으로 초기화를 완료할 수 있을 때, 상기 내부 초기화 완료 신호(PUP_INT)를 하이 레벨로 천이시키는 것을 나타낸다. 또한, 상기 도 4는, 상기 외부 초기화 완료 신호(PUP_EXT)와 상기 내부 초기화 완료 신호(PUP_INT)가 로우 레벨일 때, 칩 내부를 초기화하는 형태의 파워 업 사용 방식을 나타내며, 해당 신호들(PUP_EXT, PUP_INT)이 하이 레벨일 때 칩 내부를 초기화하는 형태의 파워 업 사용 방식에서도 동일하게 적용할 수 있다.4, after the external initialization completion signal PUP_EXT reaches the preset specific level (or the target level), the power-up signal generating device 10 outputs the power- The circuit initialization sensing unit 200 and the initial stabilization signal generator 300 generate the internal initialization completion signal PUP_INT. Here, the time T0 is a period of time during which the internal initialization completion signal PUP_EXT is transited to a high level and the internal initialization completion signal PUP_INT Level transition to the high level. 4 shows a power-up using mode in which a chip internal is initialized when the external initialization completion signal PUP_EXT and the internal initialization completion signal PUP_INT are at a low level. The signals PUP_EXT, PUP_INT) is at a high level, the power-up using method of initializing the inside of the chip can be similarly applied.

이와 같이, 내부 회로 초기화에 사용되는 회로부를 내부 회로 초기화 감지부에 사용할 수 있다.In this manner, the circuit section used for initializing the internal circuit can be used for the internal circuit initialization detection section.

또한, 이와 같이, 복수의 내부 회로 초기화 감지부의 출력 신호들과 외부 전원 전압에 의해 발생한 신호가 모두 하이 레벨로 천이될 때, 내부 초기화 완료 신호를 하이 레벨로 천이하여 내부 초기화를 완료할 수 있다.Also, when the output signals of the plurality of internal circuit initialization sensing units and the signal generated by the external power supply voltage are transited to the high level, the internal initialization completion signal can be transited to the high level to complete the internal initialization.

이하에서는, 본 명세서에 따른 내부 회로 초기화를 보장하는 파워 업 신호 발생 방법을 도 1 내지 도 5를 참조하여 상세히 설명한다.Hereinafter, a method of generating a power-up signal for assuring internal circuit initialization according to the present invention will be described in detail with reference to FIGS. 1 to 5. FIG.

도 5는 본 명세서의 일 실시예에 따른 내부 회로 초기화를 보장하는 파워 업 신호 발생 방법을 나타낸 흐름도이다.5 is a flowchart illustrating a method of generating a power-up signal for assuring internal circuit initialization according to an embodiment of the present invention.

먼저, 외부 전원 전압 레벨 감지부(100)는, 외부로부터 공급(또는, 전달/입력)되는 외부 전원 전압(VEXT)을 감지한다.First, the external power supply voltage level sensing unit 100 senses an external power supply voltage VEXT supplied from the outside (or transmitted / input).

또한, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 감지된 외부 전원 전압을 근거로 하이 레벨 또는 로우 레벨을 포함하는 외부 초기화 완료 신호(PUP_EXT)를 발생(또는, 생성)한다.Also, the external power supply voltage level sensing unit 100 generates (or generates) an external initialization completion signal PUP_EXT including a high level or a low level based on the sensed external power voltage.

즉, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 감지된 외부 전원 전압이 미리 설정한 레벨에 도달하는 경우(또는, 상기 미리 설정한 레벨 이상인 경우), 상기 하이 레벨을 포함하는 상기 외부 초기화 완료 신호(PUP_EXT)를 발생한다.That is, when the detected external power supply voltage reaches a preset level (or is equal to or higher than the predetermined level), the external power supply voltage level sensing unit 100 detects the external power supply voltage including the high level And generates the completion signal PUP_EXT.

또한, 상기 외부 전원 전압 레벨 감지부(100)는, 상기 감지된 외부 전원 전압이 상기 미리 설정된 레벨보다 작은 경우, 상기 로우 레벨을 포함하는 상기 외부 초기화 완료 신호(PUP_EXT)를 발생한다(S510).In addition, the external power supply voltage level sensing unit 100 generates the external initialization completion signal PUP_EXT including the low level when the detected external power supply voltage is less than the preset level (S510).

이후, 내부 회로 초기화 감지부(200)에 포함된 제1 CMOS(210)는, 상기 외부 전원 전압 레벨 감지부(110)로부터 발생한 상기 외부 초기화 완료 신호(PUP_EXT)를 근거로 접지 전압(VSS) 또는 상기 외부 전원 전압(VEXT)을 출력한다.The first CMOS 210 included in the internal circuit initialization sensing unit 200 is connected to the ground voltage VSS or the ground voltage VSS based on the external initialization completion signal PUP_EXT generated from the external power supply voltage level sensing unit 110. [ And outputs the external supply voltage VEXT.

일 예로, 상기 제1 CMOS(210)는, 도 3에 도시한 바와 같이, 상기 외부 초기화 완료 신호(PUP_EXT)가 로우 레벨일 때, 제1 PMOS 트랜지스터(MP1)는 온되고 제1 NMOS 트랜지스터(MN1)는 오프되어, 상기 제1 PMOS 트랜지스터(MP1)를 통해 인가된 상기 외부 전원 전압(VEXT)을 상기 제1 CMOS(210)의 출력(또는, 노드0 지점의 값)으로 출력한다.3, when the external initialization completion signal PUP_EXT is at a low level, the first CMOS transistor 210 is turned on and the first NMOS transistor MN1 Is turned off to output the external power supply voltage VEXT applied through the first PMOS transistor MP1 as the output of the first CMOS 210 (or the value of the node 0 point).

다른 일 예로, 상기 제1 CMOS(210)는, 상기 도 3에 도시한 바와 같이, 상기 외부 초기화 완료 신호(PUP_EXT)가 하이 레벨일 때, 상기 제1 PMOS 트랜지스터(MP1)는 오프되고 상기 제1 NMOS 트랜지스터(MN1)는 온되어, 상기 제1 NMOS 트랜지스터(MN1)를 통해 인가된 상기 접지 전압(VSS)을 상기 제1 CMOS(210)의 출력(또는, 상기 노드0 지점의 값)으로 출력한다(S520).3, when the external initialization completion signal PUP_EXT is at a high level, the first CMOS transistor 210 is turned off and the first PMOS transistor MP1 is turned off. As a result, The NMOS transistor MN1 is turned on to output the ground voltage VSS applied through the first NMOS transistor MN1 to the output of the first CMOS 210 (or the value of the node 0) (S520).

이후, 상기 내부 회로 초기화 감지부(200)에 포함된 제2 CMOS(220)는, 상기 제1 CMOS(210)의 출력 전압을 근거로 상기 접지 전압(VSS) 또는 내부 전원 전압(VINT)을 출력한다.The second CMOS 220 included in the internal circuit initialization sensing unit 200 outputs the ground voltage VSS or the internal power supply voltage VINT based on the output voltage of the first CMOS 210 do.

일 예로, 상기 제2 CMOS(220)는, 상기 도 3에 도시한 바와 같이, 상기 제1 CMOS(210)의 출력 전압이 상기 외부 전원 전압(VEXT)일 때, 제2 PMOS 트랜지스터(MP2)는 오프되고 제2 NMOS 트랜지스터(MN2)는 온되어, 상기 제2 NMOS 트랜지스터(MN2)를 통해 인가된 상기 접지 전압(VSS)을 상기 제2 CMOS(220)의 출력(또는, 노드1 지점의 값)으로 출력한다.3, when the output voltage of the first CMOS 210 is the external supply voltage VEXT, the second CMOS transistor 220 is turned on, And the second NMOS transistor MN2 is turned on so that the ground voltage VSS applied through the second NMOS transistor MN2 is output to the output of the second CMOS 220 .

다른 일 예로, 상기 제2 CMOS(220)는, 상기 도 3에 도시한 바와 같이, 상기 제1 CMOS(210)의 출력 전압이 상기 접지 전압(VSS)일 때, 상기 제2 PMOS 트랜지스터(MP2)는 온되고 상기 제2 NMOS 트랜지스터(MN2)는 오프되어, 상기 제2 PMOS 트랜지스터(MP2)를 통해 인가된 상기 내부 전원 전압(VINT)을 상기 제2 CMOS(220)의 출력(또는, 상기 노드1 지점의 값)으로 출력한다(S530).3, when the output voltage of the first CMOS 210 is the ground voltage (VSS), the second CMOS 220 is turned on and the second PMOS transistor MP2 is turned on, The second NMOS transistor MN2 is turned off and the internal power supply voltage VINT applied through the second PMOS transistor MP2 is output to the output of the second CMOS 220 Point value) (S530).

이후, 상기 내부 회로 초기화 감지부(200)에 포함된 래치부(230)는, 상기 제2 CMOS(220)의 출력 전압을 래치한다.Thereafter, the latch unit 230 included in the internal circuit initialization sensing unit 200 latches the output voltage of the second CMOS 220.

일 예로, 상기 래치부(230)는, 상기 도 3에 도시한 바와 같이, 상기 제2 CMOS(220)의 출력 전압이 상기 접지 전압(VSS)일 때, 상기 접지 전압(VSS)을 래치한다.For example, the latch unit 230 latches the ground voltage VSS when the output voltage of the second CMOS 220 is the ground voltage VSS, as shown in FIG.

다른 일 예로, 상기 래치부(230)는, 상기 도 3에 도시한 바와 같이, 상기 제2 CMOS(220)의 출력 전압이 상기 내부 전원 전압(VINT)일 때, 상기 내부 전원 전압(VINT)이 미리 설정된 문턱 전압 이상이면 상기 노드1의 래치(VSS)를 상기 내부 전원 전압(VINT)으로 천이시킨다(S540).3, when the output voltage of the second CMOS 220 is the internal supply voltage VINT, the internal supply voltage VINT is lower than the internal supply voltage VINT, (VSS) of the node 1 to the internal supply voltage (VINT) when the threshold voltage is equal to or greater than a preset threshold voltage (S540).

이후, 상기 내부 회로 초기화 감지부(200)에 포함된 인버터(240)는, 상기 래치부(230)의 출력 전압을 천이(또는, 인버터)한다.Then, the inverter 240 included in the internal circuit initialization sensing unit 200 transitions (or inverts) the output voltage of the latch unit 230.

일 예로, 상기 인버터(240)는, 상기 도 3에 도시한 바와 같이, 상기 노드1의 래치(VSS)에 대응하는 상기 접지 전압(VSS)을 출력한다.For example, the inverter 240 outputs the ground voltage VSS corresponding to the latch VSS of the node 1, as shown in FIG.

다른 일 예로, 상기 인버터(240)는, 상기 도 3에 도시한 바와 같이, 상기 내부 전원 전압(VINT)이 미리 설정된 문턱 전압 이상으로 상기 노드1의 래치(VSS)가 상기 내부 전원 전압(VINT)으로 천이될 때, 상기 노드1의 래치(VINT)에 대응하는 상기 내부 전원 전압(VINT)을 출력한다(S550).3, when the internal power supply voltage VINT is higher than a predetermined threshold voltage and the latch VSS of the node 1 is at the internal power supply voltage VINT, The internal supply voltage VINT corresponding to the latch VINT of the node 1 is output (S550).

이후, 초기 안정화 신호 발생부(300)는, 상기 외부 전원 전압 레벨 감지부(100)로부터 발생한 상기 외부 초기화 완료 신호(PUP_EXT) 및, 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호(PUP_INT)를 출력한다.Thereafter, the initial stabilization signal generator 300 generates the initial stabilization signal PUP_EXT generated from the external power supply voltage level sensing unit 100 and the voltage output from each of the plurality of internal circuit initialization sensing units 200 And outputs an internal initialization completion signal (PUP_INT) based on the signal.

일 예로, 상기 초기 안정화 신호 발생부(300)는, 상기 외부 초기화 완료 신호(PUP_EXT) 및, 상기 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호 모두가 하이 레벨일 때, 하이 레벨로 천이된 상기 내부 초기화 완료 신호(PUP_INT)를 출력한다.For example, when the external initialization completion signal PUP_EXT and the voltage signals output from the plurality of internal circuit initialization sensing units 200 are all at a high level, the initial stabilization signal generator 300 outputs a high Level initialization completion signal (PUP_INT).

즉, 상기 초기 안정화 신호 발생부(300)는, 상기 외부 초기화 완료 신호(PUP_EXT)가 상기 미리 설정한 레벨에 도달하여 하이 레벨을 포함하고, 상기 복수의 상기 내부 회로 초기화 감지부(200)와 각각 관련되는 복수의 내부 전원 전압이 각각 미리 설정된 문턱 전압 이상으로 상기 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호가 각각의 내부 전원 전압에 대응하는 하이 레벨을 포함할 때, 하이 레벨로 천이된 상기 내부 초기화 완료 신호(PUP_INT)를 출력한다.That is, the initial stabilization signal generator 300 may be configured such that the external initialization completion signal PUP_EXT reaches the preset level and includes a high level, and the initialization stabilization signal generator 300 includes the plurality of the internal circuit initialization sensing units 200 When a voltage signal output from each of the plurality of internal circuit initialization sensing units 200 includes a high level corresponding to each internal supply voltage, Level initialization completion signal (PUP_INT).

다른 일 예로, 상기 초기 안정화 신호 발생부(300)는, 상기 외부 초기화 완료 신호(PUP_EXT) 및, 상기 복수의 상기 내부 회로 초기화 감지부(200)로부터 각각 출력된 전압 신호 중 적어도 하나의 신호가 로우 레벨일 때, 로우 레벨을 포함하는 상기 내부 초기화 완료 신호(PUP_INT)를 출력한다(S560).In other words, the initial stabilization signal generator 300 may include at least one of the external initialization completion signal PUP_EXT and at least one of the voltage signals output from the plurality of internal circuit initialization detectors 200, Level, the internal initialization completion signal PUP_INT including the low level is output (S560).

본 명세서의 실시예는 앞서 설명한 바와 같이, 내부 회로 초기화에 사용되는 회로부를 내부 회로 초기화 감지부에 사용하여, 내부 초기화가 가능한 시점을 자동으로 검출하여 칩 내부 초기화 신호를 발생시켜 안정적으로 칩 초기화를 수행할 수 있다.As described above, the embodiment of the present invention uses a circuit portion used for internal circuit initialization in the internal circuit initialization sensing portion to automatically detect a point at which internal initialization is possible, thereby generating a chip internal initialization signal, Can be performed.

또한, 본 명세서의 실시예는 앞서 설명한 바와 같이, 복수의 내부 회로 초기화 감지부의 출력 신호들과 외부 전원 전압에 의해 발생한 신호가 모두 하이 레벨로 천이될 때, 내부 초기화 완료 신호를 하이 레벨로 천이하여 내부 초기화를 완료하여, 내부 초기화를 위한 전압 레벨과 시간을 따로 고려할 필요가 없어 내부 전원 전압 구동부를 구동하는 신호의 전압 레벨을 보다 낮은 전압으로 사용할 수 있어 초기 빠른 속도의 내부 전원 전압 안정화에 기여할 수 있다.
As described above, in the embodiment of the present invention, when the output signals of the plurality of internal circuit initialization sensing units and the signal generated by the external power supply voltage are transited to the high level, the internal initialization completion signal is transited to the high level It is not necessary to consider the voltage level and the time for the internal initialization by completing the internal initialization, so that the voltage level of the signal driving the internal power supply voltage driving unit can be used as the lower voltage, contributing to stabilization of the internal power supply voltage at the initial high speed have.

전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas falling within the scope of the same shall be construed as falling within the scope of the present invention.

10: 파워 업 신호 발생 장치 100: 외부 전원 전압 레벨 감지부
200: 내부 회로 초기화 감지부 300: 초기 안정화 신호 발생부
210: 제1 CMOS 220: 제2 CMOS
230: 래치부 240: 인버터10: Power-up signal generator 100: External power-supply voltage level detector
200: internal circuit initialization detection unit 300: initial stabilization signal generation unit
210: first CMOS 220: second CMOS
230: latch portion 240: inverter

Claims (15)

외부로부터 공급되는 외부 전원 전압을 감지하고, 상기 감지된 외부 전원 전압을 근거로 하이 레벨 또는 로우 레벨을 포함하는 외부 초기화 완료 신호를 발생하는 외부 전원 전압 레벨 감지부;
상기 외부 초기화 완료 신호를 근거로 래치 기능을 수행하며, 상기 외부 초기화 완료 신호가 미리 설정된 특정 레벨 이상이고, 내부 전원 전압이 미리 설정된 문턱 전압 이상일 때, 하이 레벨을 출력하는 내부 회로 초기화 감지부; 및
상기 외부 전원 전압 레벨 감지부로부터 발생한 상기 외부 초기화 완료 신호 및, 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호를 출력하는 초기 안정화 신호 발생부;를 포함하는 것을 특징으로 하는 파워 업 신호 발생 장치.
An external power supply voltage level sensing unit for sensing an external power supply voltage supplied from the outside and generating an external initialization completion signal including a high level or a low level based on the sensed external power supply voltage;
An internal circuit initialization detection unit for performing a latch function based on the external initialization completion signal and outputting a high level when the external initialization completion signal is higher than a predetermined level and the internal power supply voltage is higher than a preset threshold voltage; And
And an initial stabilization signal generator for outputting an internal initialization completion signal based on the external initialization completion signal generated from the external power supply voltage level sensing unit and a voltage signal output from each of the plurality of internal circuit initialization sensing units Power-up signal generator.
청구항 1에 있어서,
상기 외부 전원 전압 레벨 감지부는,
상기 감지된 외부 전원 전압이 미리 설정된 레벨에 도달할 때, 하이 레벨을 포함하는 상기 외부 초기화 완료 신호를 발생하고,
상기 감지된 외부 전원 전압이 상기 미리 설정된 레벨보다 작을 때, 로우 레벨을 포함하는 상기 외부 초기화 완료 신호를 발생하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method according to claim 1,
Wherein the external power supply voltage level sensing unit comprises:
Generating the external initialization completion signal including a high level when the sensed external power supply voltage reaches a predetermined level,
And generates the external initialization completion signal including a low level when the sensed external power supply voltage is lower than the preset level.
청구항 1에 있어서,
상기 내부 회로 초기화 감지부는,
반도체 소자 내부에서 사용하는 복수의 내부 전원 전압에 대응하여 복수로 형성하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method according to claim 1,
Wherein the internal circuit initialization sensing unit comprises:
Up signal generator according to a plurality of internal power supply voltages used in semiconductor devices.
청구항 1에 있어서,
상기 내부 회로 초기화 감지부는,
상기 외부 초기화 완료 신호를 근거로 동작하며, 직렬 연결된 제1 PMOS 트랜지스터와 제1 NMOS 트랜지스터를 포함하는 제1 CMOS;
상기 제1 CMOS의 출력을 근거로 동작하며, 직렬 연결된 제2 PMOS 트랜지스터와 제2 NMOS 트랜지스터를 포함하는 제2 CMOS;
상기 제2 CMOS의 출력을 근거로 동작하는 래치부; 및
상기 래치부의 출력을 인버팅하는 인버터;를 포함하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method according to claim 1,
Wherein the internal circuit initialization sensing unit comprises:
A first CMOS that operates based on the external initialization completion signal and includes a first PMOS transistor and a first NMOS transistor connected in series;
A second CMOS transistor based on the output of the first CMOS, the second CMOS transistor including a second PMOS transistor and a second NMOS transistor connected in series;
A latch for operating based on an output of the second CMOS; And
And an inverter for inverting the output of the latch unit.
청구항 4에 있어서,
상기 제1 CMOS는, 상기 외부 초기화 완료 신호가 로우 레벨일 때, 상기 제1 PMOS 트랜지스터를 통해 인가된 상기 외부 전원 전압을 출력하고,
상기 제2 CMOS는, 상기 외부 전원 전압을 갖는 상기 제1 CMOS의 출력값을 근거로, 상기 제2 NMOS 트랜지스터를 통해 인가된 접지 전압을 출력하고,
상기 래치부는, 상기 접지 전압을 갖는 상기 제2 CMOS의 출력값을 근거로, 상기 접지 전압을 래치하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method of claim 4,
Wherein the first CMOS outputs the external power supply voltage applied through the first PMOS transistor when the external initialization completion signal is at a low level,
The second CMOS may output a ground voltage applied through the second NMOS transistor based on an output value of the first CMOS having the external power supply voltage,
Wherein the latch unit latches the ground voltage based on an output value of the second CMOS having the ground voltage.
청구항 5에 있어서,
상기 제1 CMOS는, 상기 외부 초기화 완료 신호가 하이 레벨일 때, 상기 제1 NMOS 트랜지스터를 통해 인가된 상기 접지 전압을 출력하고,
상기 제2 CMOS는, 상기 접지 전압을 갖는 상기 제1 CMOS의 출력값을 근거로, 상기 제2 PMOS 트랜지스터를 통해 인가된 상기 내부 전원 전압을 출력하고,
상기 래치부는, 상기 내부 전원 전압을 갖는 상기 제2 CMOS의 출력값을 근거로, 상기 내부 전원 전압이 상기 미리 설정된 문턱 전압 이상일 때, 상기 래치부의 출력을 천이하고,
상기 인버터는, 상기 래치부의 출력을 인버팅하여 상기 하이 레벨을 출력하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method of claim 5,
Wherein the first CMOS outputs the ground voltage applied through the first NMOS transistor when the external initialization completion signal is at a high level,
Wherein the second CMOS outputs the internal supply voltage applied through the second PMOS transistor based on an output value of the first CMOS having the ground voltage,
Wherein the latch unit transitions the output of the latch unit when the internal supply voltage is equal to or higher than the predetermined threshold voltage based on an output value of the second CMOS having the internal supply voltage,
Wherein the inverter inverts the output of the latch unit and outputs the high level.
청구항 1에 있어서,
상기 초기 안정화 신호 발생부는,
상기 외부 초기화 완료 신호 및, 상기 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호 모두가 하이 레벨일 때, 하이 레벨로 천이된 상기 내부 초기화 완료 신호를 출력하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method according to claim 1,
Wherein the initial stabilization signal generator comprises:
And outputs the internal initialization completion signal that has transitioned to the high level when both the external initialization completion signal and the voltage signals respectively output from the plurality of internal circuit initialization detection sections are at the high level. Device.
청구항 1에 있어서,
상기 초기 안정화 신호 발생부는,
상기 외부 초기화 완료 신호 및, 상기 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호 중 적어도 하나의 신호가 로우 레벨일 때, 로우 레벨을 포함하는 상기 내부 초기화 완료 신호를 출력하는 것을 특징으로 하는 파워 업 신호 발생 장치.
The method according to claim 1,
Wherein the initial stabilization signal generator comprises:
And outputs the internal initialization completion signal including a low level when at least one of the external initialization completion signal and the voltage signal output from each of the plurality of internal circuit initialization sensing units is at a low level. Power-up signal generator.
외부 전원 전압 레벨 감지부와 복수의 내부 회로 초기화 감지부와 초기 안정화 신호 발생부를 포함하는 파워 업 신호 발생 장치의 파워 업 신호 발생 방법에 있어서,
상기 외부 전원 전압 레벨 감지부를 통해, 외부로부터 공급되는 외부 전원 전압을 감지하는 단계;
상기 외부 전원 전압 레벨 감지부를 통해, 상기 감지된 외부 전원 전압을 근거로 하이 레벨 또는 로우 레벨을 포함하는 외부 초기화 완료 신호를 발생하는 단계;
상기 내부 회로 초기화 감지부를 통해, 상기 외부 초기화 완료 신호를 근거로 래치 기능을 수행하는 단계;
상기 내부 회로 초기화 감지부를 통해, 상기 외부 초기화 완료 신호가 미리 설정된 특정 레벨 이상이고, 상기 내부 회로 초기화 감지부에 대응하는 내부 전원 전압이 미리 설정된 문턱 전압 이상일 때, 하이 레벨을 출력하는 단계; 및
상기 초기 안정화 신호 발생부를 통해, 상기 외부 전원 전압 레벨 감지부로부터 발생한 상기 외부 초기화 완료 신호 및, 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호를 근거로 내부 초기화 완료 신호를 출력하는 단계;를 포함하는 것을 특징으로 하는 파워 업 신호 발생 방법.
A method of generating a power-up signal for a power-up signal generating apparatus including an external power supply voltage level sensing unit, a plurality of internal circuit initialization sensing units, and an initial stabilization signal generating unit,
Sensing an external power supply voltage supplied from the outside through the external power supply voltage level sensing unit;
Generating an external initialization completion signal including a high level or a low level based on the sensed external power supply voltage through the external power supply voltage level sensing unit;
Performing a latch function based on the external initialization completion signal through the internal circuit initialization detection unit;
Outputting a high level through the internal circuit initialization sensing unit when the external initialization completion signal is higher than a predetermined level and the internal power supply voltage corresponding to the internal circuit initialization sensing unit is higher than a preset threshold voltage; And
Outputting an internal initialization completion signal based on the external initialization completion signal generated from the external power supply voltage level sensing unit and the voltage signal output from each of the plurality of internal circuit initialization sensing units through the initial stabilization signal generator; Up signal. &Lt; Desc / Clms Page number 24 &gt;
청구항 9에 있어서,
상기 외부 초기화 완료 신호를 발생하는 단계는,
상기 감지된 외부 전원 전압이 미리 설정된 레벨에 도달할 때, 하이 레벨을 포함하는 상기 외부 초기화 완료 신호를 발생하고,
상기 감지된 외부 전원 전압이 상기 미리 설정된 레벨보다 작을 때, 로우 레벨을 포함하는 상기 외부 초기화 완료 신호를 발생하는 것을 특징으로 하는 파워 업 신호 발생 방법.
The method of claim 9,
Wherein the step of generating the external initialization completion signal comprises:
Generating the external initialization completion signal including a high level when the sensed external power supply voltage reaches a predetermined level,
And generating the external initialization completion signal including a low level when the sensed external power supply voltage is lower than the preset level.
청구항 9에 있어서,
상기 내부 회로 초기화 감지부는,
상기 외부 초기화 완료 신호를 근거로 동작하며, 직렬 연결된 제1 PMOS 트랜지스터와 제1 NMOS 트랜지스터를 포함하는 제1 CMOS;
상기 제1 CMOS의 출력을 근거로 동작하며, 직렬 연결된 제2 PMOS 트랜지스터와 제2 NMOS 트랜지스터를 포함하는 제2 CMOS;
상기 제2 CMOS의 출력을 근거로 동작하는 래치부; 및
상기 래치부의 출력을 인버팅하는 인버터;를 포함하는 것을 특징으로 하는 파워 업 신호 발생 방법.
The method of claim 9,
Wherein the internal circuit initialization sensing unit comprises:
A first CMOS that operates based on the external initialization completion signal and includes a first PMOS transistor and a first NMOS transistor connected in series;
A second CMOS transistor based on the output of the first CMOS, the second CMOS transistor including a second PMOS transistor and a second NMOS transistor connected in series;
A latch for operating based on an output of the second CMOS; And
And an inverter for inverting the output of the latch unit.
청구항 11에 있어서,
상기 래치 기능을 수행하는 단계는,
상기 외부 초기화 완료 신호가 로우 레벨일 때, 상기 제1 PMOS 트랜지스터를 통해 인가된 상기 외부 전원 전압을 상기 제1 CMOS의 출력값으로 출력하는 과정;
상기 외부 전원 전압을 갖는 상기 제1 CMOS의 출력값을 근거로, 상기 제2 NMOS 트랜지스터를 통해 인가된 접지 전압을 상기 제2 CMOS의 출력값으로 출력하는 과정; 및
상기 접지 전압을 갖는 상기 제2 CMOS의 출력값을 근거로, 상기 접지 전압을 래치하는 과정;을 포함하는 것을 특징으로 하는 파워 업 신호 발생 방법.
The method of claim 11,
The step of performing the latch function comprises:
Outputting the external power supply voltage applied through the first PMOS transistor as an output value of the first CMOS when the external initialization completion signal is at a low level;
Outputting the ground voltage applied through the second NMOS transistor as an output value of the second CMOS based on an output value of the first CMOS having the external power supply voltage; And
And latching the ground voltage based on an output value of the second CMOS having the ground voltage.
청구항 12에 있어서,
상기 내부 회로 초기화 감지부의 출력을 하이 레벨로 출력하는 단계는,
상기 외부 초기화 완료 신호가 하이 레벨일 때, 상기 제1 NMOS 트랜지스터를 통해 인가된 상기 접지 전압을 상기 제1 CMOS의 출력값으로 출력하는 과정;
상기 접지 전압을 갖는 상기 제1 CMOS의 출력값을 근거로, 상기 제2 PMOS 트랜지스터를 통해 인가된 상기 내부 전원 전압을 상기 제2 CMOS의 출력값으로 출력하는 과정;
상기 내부 전원 전압이 상기 미리 설정된 문턱 전압 이상일 때, 상기 래치부의 출력을 천이하는 과정; 및
상기 인버터를 통해, 상기 래치부의 출력을 인버팅하여 상기 하이 레벨을 출력하는 과정;을 포함하는 것을 특징으로 하는 파워 업 신호 발생 방법.
The method of claim 12,
Wherein the step of outputting the output of the internal circuit initialization detection unit to a high level comprises:
Outputting the ground voltage applied through the first NMOS transistor as an output value of the first CMOS when the external initialization completion signal is at a high level;
Outputting the internal power supply voltage applied through the second PMOS transistor as an output value of the second CMOS based on an output value of the first CMOS having the ground voltage;
Shifting an output of the latch unit when the internal power supply voltage is equal to or higher than a predetermined threshold voltage; And
And inverting the output of the latch unit through the inverter to output the high level signal.
청구항 9에 있어서,
상기 내부 초기화 완료 신호를 출력하는 단계는,
상기 외부 초기화 완료 신호 및, 상기 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호 모두가 하이 레벨일 때, 하이 레벨로 천이된 상기 내부 초기화 완료 신호를 출력하는 것을 특징으로 하는 파워 업 신호 발생 방법.
The method of claim 9,
Wherein the step of outputting the internal initialization completion signal comprises:
And outputs the internal initialization completion signal that has transitioned to the high level when both the external initialization completion signal and the voltage signals respectively output from the plurality of internal circuit initialization detection sections are at the high level. Way.
청구항 9에 있어서,
상기 내부 초기화 완료 신호를 출력하는 단계는,
상기 외부 초기화 완료 신호 및, 상기 복수의 상기 내부 회로 초기화 감지부로부터 각각 출력된 전압 신호 중 적어도 하나의 신호가 로우 레벨일 때, 로우 레벨을 포함하는 상기 내부 초기화 완료 신호를 출력하는 것을 특징으로 하는 파워 업 신호 발생 방법.
The method of claim 9,
Wherein the step of outputting the internal initialization completion signal comprises:
And outputs the internal initialization completion signal including a low level when at least one of the external initialization completion signal and the voltage signal output from each of the plurality of internal circuit initialization sensing units is at a low level. A method for generating a power up signal.
KR1020130050222A 2013-05-03 2013-05-03 Apparatus of generating power-up signal for stable initialize and method thereof KR101475229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130050222A KR101475229B1 (en) 2013-05-03 2013-05-03 Apparatus of generating power-up signal for stable initialize and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050222A KR101475229B1 (en) 2013-05-03 2013-05-03 Apparatus of generating power-up signal for stable initialize and method thereof

Publications (2)

Publication Number Publication Date
KR20140131185A KR20140131185A (en) 2014-11-12
KR101475229B1 true KR101475229B1 (en) 2014-12-22

Family

ID=52452713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050222A KR101475229B1 (en) 2013-05-03 2013-05-03 Apparatus of generating power-up signal for stable initialize and method thereof

Country Status (1)

Country Link
KR (1) KR101475229B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102629487B1 (en) 2019-05-28 2024-01-26 에스케이하이닉스 주식회사 Memory controller and operating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028397A (en) * 1998-10-31 2000-05-25 김영환 Circuit for generating initial stability signal in semiconductor memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028397A (en) * 1998-10-31 2000-05-25 김영환 Circuit for generating initial stability signal in semiconductor memory

Also Published As

Publication number Publication date
KR20140131185A (en) 2014-11-12

Similar Documents

Publication Publication Date Title
KR100562636B1 (en) Power up circuit in semiconductor device
KR100422588B1 (en) A power-up signal generator
KR100624920B1 (en) Oscillator of semiconductor device
KR100636933B1 (en) Power on reset circuit
CN100419911C (en) Power-up circuit in semiconductor memory device
JP2007036804A (en) Power supply detection circuit
KR20150093080A (en) Semiconductor device
KR100909636B1 (en) Dual power up signal gernerator
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR101475229B1 (en) Apparatus of generating power-up signal for stable initialize and method thereof
JP4969105B2 (en) Multi-powered chip and system having the same
KR101848776B1 (en) Internal voltage generating circuit
KR102089488B1 (en) Semiconductor device
US9362904B2 (en) Devices and method for testing power-on reset voltage
US9558841B2 (en) Generating stabilized output signals during fuse read operations
KR20120004017A (en) Apparatus and method of dynamic voltage scaling mode detecting, apparatus and method of pumping voltage detecting using the same
KR100650816B1 (en) Internal circuit protection device
JP5971604B2 (en) Voltage detection circuit
JP5262981B2 (en) Latch device and latch method
KR101145315B1 (en) Internal voltage generation circuit
KR101735706B1 (en) Power Up Signal Generation Circuit Of Semiconductor Apparatus
JP2006352304A (en) Semiconductor integrated circuit
KR100956779B1 (en) Pumping Voltage Generating Circuit of Semiconductor Memory Apparatus
KR20080099461A (en) Power-up signal generator
KR100826642B1 (en) Power-up Initialization Signal Generating Circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee