JP3039490B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3039490B2 JP3039490B2 JP9322070A JP32207097A JP3039490B2 JP 3039490 B2 JP3039490 B2 JP 3039490B2 JP 9322070 A JP9322070 A JP 9322070A JP 32207097 A JP32207097 A JP 32207097A JP 3039490 B2 JP3039490 B2 JP 3039490B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- semiconductor device
- present
- lead
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置（以下
「ＩＣ」という）の製造方法に関する。
「ＩＣ」という）の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法の第一例と
して、樹脂封止型半導体装置（以下「モールドＩＣ」と
いう）の製造フローを、図５および図６に示す。なお、
図５及び図６は単に図面作成の都合で分図されたもので
ある。
して、樹脂封止型半導体装置（以下「モールドＩＣ」と
いう）の製造フローを、図５および図６に示す。なお、
図５及び図６は単に図面作成の都合で分図されたもので
ある。
【０００３】図５を参照すると、リードフレーム１上
に、Ｓｉチップ２を固定した後（図５（ｂ）のチップマ
ウント工程）、ワイヤー３にてチップ２と外部端子の導
通をとる（図５（ｃ）のワイヤーボンディング工程）。
に、Ｓｉチップ２を固定した後（図５（ｂ）のチップマ
ウント工程）、ワイヤー３にてチップ２と外部端子の導
通をとる（図５（ｃ）のワイヤーボンディング工程）。
【０００４】エポキシ等の樹脂４にて封止（モールディ
ング）後（図５（ｄ））、漏れだした樹脂を除去するバ
リ取りの後、外部端子をはんだめっきする（図６（ｅ）
のめっき工程）。
ング）後（図５（ｄ））、漏れだした樹脂を除去するバ
リ取りの後、外部端子をはんだめっきする（図６（ｅ）
のめっき工程）。
【０００５】最後にリード長を適当な長さに切断し（図
６（ｆ）のリード切断工程）、形状を整える（図６
（ｇ）のリード成形工程）。
６（ｆ）のリード切断工程）、形状を整える（図６
（ｇ）のリード成形工程）。
【０００６】また、第二の例として、一般的なＰＰＦを
用いたＩＣの製造フローを図７及び図８に示す。なお、
図７及び図８は単に図面作成の都合で分図されたもので
ある。
用いたＩＣの製造フローを図７及び図８に示す。なお、
図７及び図８は単に図面作成の都合で分図されたもので
ある。
【０００７】ＰＰＦを用いたＩＣでは、リードフレーム
の供給時点（図７（ａ））で既に内外部のめっきを施し
てある。内装めっきは銀やパラジウムや金等であり、チ
ップとの接合性向上やワイヤーボンディング性向上のた
めに施される。外装めっきは錫鉛合金はんだやパラジウ
ムや金めっきであることが多く、リードの保護の他、基
板実装（はんだ接合）の際にリードのぬれ性を良くする
目的がある。
の供給時点（図７（ａ））で既に内外部のめっきを施し
てある。内装めっきは銀やパラジウムや金等であり、チ
ップとの接合性向上やワイヤーボンディング性向上のた
めに施される。外装めっきは錫鉛合金はんだやパラジウ
ムや金めっきであることが多く、リードの保護の他、基
板実装（はんだ接合）の際にリードのぬれ性を良くする
目的がある。
【０００８】このリードフレームを用い、前述のモール
ドＩＣ製造工程（第一例）と同様に図７（ｂ）のチップ
マント工程〜図８（ｇ）のリード成形工程を通すが、そ
の際、図８（ｅ）のめっき工程は省略される。
ドＩＣ製造工程（第一例）と同様に図７（ｂ）のチップ
マント工程〜図８（ｇ）のリード成形工程を通すが、そ
の際、図８（ｅ）のめっき工程は省略される。
【０００９】そして、例えば特開平６−２７５７５８号
公報には、リード部のめっき工程の前処理を洗浄水や薬
液等を用いないドライ方式であって、チップにダメージ
を与えたりめっき工程に悪影響を及ぼすことなく、前処
理時間、めっきラインを短縮化する方法として、パッケ
ージ部を形成後、リードフレームに向けて多数の微粒子
からなる研磨材を低圧で吹き付ける前処理を行い、その
後パッケージ部から露出したリード部分にめっき層を形
成する方法が提案されている。
公報には、リード部のめっき工程の前処理を洗浄水や薬
液等を用いないドライ方式であって、チップにダメージ
を与えたりめっき工程に悪影響を及ぼすことなく、前処
理時間、めっきラインを短縮化する方法として、パッケ
ージ部を形成後、リードフレームに向けて多数の微粒子
からなる研磨材を低圧で吹き付ける前処理を行い、その
後パッケージ部から露出したリード部分にめっき層を形
成する方法が提案されている。
【００１０】この製造方法は、めっき前処理として実施
し、素材表面を活性化し、めっきの付着性を向上させる
ものである。つまり、樹脂封止後、リードフレーム表面
に研掃材を吹き付け、素材表面を活性化する。このの
ち、めっきを行い、めっきと素材の密着性を高めるもの
であって、リードフレーム素材に対する処理であり、ま
た同時にバリ取り効果を期待するため、研掃材としては
高いエネルギーを与えられるものが前提となる。
し、素材表面を活性化し、めっきの付着性を向上させる
ものである。つまり、樹脂封止後、リードフレーム表面
に研掃材を吹き付け、素材表面を活性化する。このの
ち、めっきを行い、めっきと素材の密着性を高めるもの
であって、リードフレーム素材に対する処理であり、ま
た同時にバリ取り効果を期待するため、研掃材としては
高いエネルギーを与えられるものが前提となる。
【００１１】なお、本発明における処理対象はめっき表
面であり、リードフレーム素材ではない。また、本発明
の工程は、後述するように、めっき工程の後に行われ、
めっき表面を活性化し、実装時のはんだぬれ性を向上さ
せる点で、上記特開平６−２７５７５８号公報に記載の
方法と相違している。
面であり、リードフレーム素材ではない。また、本発明
の工程は、後述するように、めっき工程の後に行われ、
めっき表面を活性化し、実装時のはんだぬれ性を向上さ
せる点で、上記特開平６−２７５７５８号公報に記載の
方法と相違している。
【００１２】また特開昭５９−２０８７３２号公報に
は、樹脂成形封止後に、同封止素体をジメチルアミドを
含む有機溶媒に浸漬する工程と、その後同封止素体をサ
ンドブラスト処理する工程をそなえた方法が提案されて
いる。これは、成形枠からはみ出した樹脂バリ取り前処
理として、化学処理を実施し、バリ除去性を高めた後
に、バリ取りするものである。なお、後述するように、
本発明はウェットな薬品処理を必要としない。
は、樹脂成形封止後に、同封止素体をジメチルアミドを
含む有機溶媒に浸漬する工程と、その後同封止素体をサ
ンドブラスト処理する工程をそなえた方法が提案されて
いる。これは、成形枠からはみ出した樹脂バリ取り前処
理として、化学処理を実施し、バリ除去性を高めた後
に、バリ取りするものである。なお、後述するように、
本発明はウェットな薬品処理を必要としない。
【００１３】
【発明が解決しようとする課題】従来の製造方法は下記
記載の問題点を有している。
記載の問題点を有している。
【００１４】第１の問題点は、半導体装置組立て工程に
おいて、外装めっきはその表面の酸化／汚染／機械的ス
トレスを大きく受け、これが基板実装時のはんだぬれ不
良の原因となる、ということである。その理由は次の通
りである。
おいて、外装めっきはその表面の酸化／汚染／機械的ス
トレスを大きく受け、これが基板実装時のはんだぬれ不
良の原因となる、ということである。その理由は次の通
りである。
【００１５】すなわち、従来の製造工程では、外部端子
のめっき後に、乾燥ベークを実施し、さらにリード成型
時には金型との接触があり、曲げによる機械的ストレス
も不可避である。このようなストレスはめっき表面に影
響し、濡れ性を大きく劣化させる。
のめっき後に、乾燥ベークを実施し、さらにリード成型
時には金型との接触があり、曲げによる機械的ストレス
も不可避である。このようなストレスはめっき表面に影
響し、濡れ性を大きく劣化させる。
【００１６】特に、ＰＰＦでは、上記ストレスの他に、
チップマウント、ワイヤーボンディング、モールディン
グの熱履歴を含めたストレスも受けることとなり、はん
だ濡れ性の低下は非常に大きい。
チップマウント、ワイヤーボンディング、モールディン
グの熱履歴を含めたストレスも受けることとなり、はん
だ濡れ性の低下は非常に大きい。
【００１７】第２の問題点は、ＰＰＦリードフレームで
は、化学的な活性化（薬品処理）が出来ない、というこ
とである。その理由は次の通りである。
は、化学的な活性化（薬品処理）が出来ない、というこ
とである。その理由は次の通りである。
【００１８】すなわち、従来のプロセスでは、はんだ付
性に悪影響を及ぼすことが知られており、それ以前に薬
品処理を実施した場合、めっき層へ影響を及ぼすと同時
に、ＰＰＦを用いたＩＣ製造プロセスの利点であるドラ
イプロセスが失われ、コスト面／信頼性面で従来品に劣
る。
性に悪影響を及ぼすことが知られており、それ以前に薬
品処理を実施した場合、めっき層へ影響を及ぼすと同時
に、ＰＰＦを用いたＩＣ製造プロセスの利点であるドラ
イプロセスが失われ、コスト面／信頼性面で従来品に劣
る。
【００１９】第３の問題点は、ＰＰＦを用いたＩＣ製造
プロセスのバリ取り処理を水圧バリ取りで行った場合、
インライン化（工程の連結）は非常に複雑になる、とい
うことである。その理由は次の通りである。
プロセスのバリ取り処理を水圧バリ取りで行った場合、
インライン化（工程の連結）は非常に複雑になる、とい
うことである。その理由は次の通りである。
【００２０】すなわち、前後工程は完全ドライが前提で
あり、連結のためには、水圧バリ取り後の完全な水切り
が要求される。またバリ取りと前後工程で処理能力が大
きく異なるため、バッファ部を設ける等、工程の長大化
や装置の複雑化が要求される。
あり、連結のためには、水圧バリ取り後の完全な水切り
が要求される。またバリ取りと前後工程で処理能力が大
きく異なるため、バッファ部を設ける等、工程の長大化
や装置の複雑化が要求される。
【００２１】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ＰＰＦを用いた
ＩＣ製造プロセスのメリットであるドライプロセスを失
わずに、リードフレーム表面に蓄積された酸化膜や汚染
物質を除去し、活性化することによって基板実装時のは
んだ濡れ性を改善し、信頼性／生産性の向上を図る半導
体装置の製造方法を提供することにある。
てなされたものであって、その目的は、ＰＰＦを用いた
ＩＣ製造プロセスのメリットであるドライプロセスを失
わずに、リードフレーム表面に蓄積された酸化膜や汚染
物質を除去し、活性化することによって基板実装時のは
んだ濡れ性を改善し、信頼性／生産性の向上を図る半導
体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置の製造方法は、樹脂封止型半導
体装置の製造工程において、外部リードのめっき後に乾
燥空気中で研掃材を吹き付け、めっき表面を活性化する
工程を含むことを特徴とする。
め、本発明の半導体装置の製造方法は、樹脂封止型半導
体装置の製造工程において、外部リードのめっき後に乾
燥空気中で研掃材を吹き付け、めっき表面を活性化する
工程を含むことを特徴とする。
【００２３】本発明は、チップマウント前に、外部リー
ドまでパラジウムや金等の金属でめっき処理を施したリ
ードフレームを用いる樹脂封止型半導体装置の製造方法
において、樹脂封止以降の工程において、外部リードの
めっき後に、乾燥空気中で研掃材を吹き付け、めっき表
面を活性化する工程を含む、ことを特徴とする。
ドまでパラジウムや金等の金属でめっき処理を施したリ
ードフレームを用いる樹脂封止型半導体装置の製造方法
において、樹脂封止以降の工程において、外部リードの
めっき後に、乾燥空気中で研掃材を吹き付け、めっき表
面を活性化する工程を含む、ことを特徴とする。
【００２４】本発明においては、研掃材として、好まし
くはφ０．１ｍｍ以下の極微細な脱脂済みの樹脂材料を
用いる。
くはφ０．１ｍｍ以下の極微細な脱脂済みの樹脂材料を
用いる。
【００２５】また、本発明の半導体装置の製造方法は、
半導体装置の外部端子であるボールやピンに対して、製
品包装前に、前記外部端子のめっき後に、乾燥空気中で
研掃材を吹き付け、めっき表面を活性化する工程を含
む、ことを特徴とする。
半導体装置の外部端子であるボールやピンに対して、製
品包装前に、前記外部端子のめっき後に、乾燥空気中で
研掃材を吹き付け、めっき表面を活性化する工程を含
む、ことを特徴とする。
【００２６】本発明のめっき表面活性化処理は、低圧の
空気にて軽量微細なメディアを外装めっき表面に吹き付
ける手段を有する。
空気にて軽量微細なメディアを外装めっき表面に吹き付
ける手段を有する。
【００２７】［発明の概要］本発明においては、めっき
表面の有害皮膜をメディアにて物理的に削り取るため、
リード（外部端子）の活性なめっき表面を露出させ、実
装時のはんだ濡れ性が向上する。メディアの媒体とし
て、低圧の空気を利用するため水分を使用する必要がな
く、水洗処理や、廃液処理工程を考慮することなく、工
程の連結を実現することができる。
表面の有害皮膜をメディアにて物理的に削り取るため、
リード（外部端子）の活性なめっき表面を露出させ、実
装時のはんだ濡れ性が向上する。メディアの媒体とし
て、低圧の空気を利用するため水分を使用する必要がな
く、水洗処理や、廃液処理工程を考慮することなく、工
程の連結を実現することができる。
【００２８】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、外部リード（外部端子）のめっき後
に、乾燥空気中で研掃材を吹き付け、めっき表面を活性
化工程を有し、めっき表面の汚染や酸化等／機械ストレ
スの除去を目的としたものであり、リード成形工程の後
の方が効果は高いが、めっき／樹脂封入後であれば、生
産性を重視して、リードフレーム状で実施しても効果は
ある。
する。本発明は、外部リード（外部端子）のめっき後
に、乾燥空気中で研掃材を吹き付け、めっき表面を活性
化工程を有し、めっき表面の汚染や酸化等／機械ストレ
スの除去を目的としたものであり、リード成形工程の後
の方が効果は高いが、めっき／樹脂封入後であれば、生
産性を重視して、リードフレーム状で実施しても効果は
ある。
【００２９】リードフレーム状でめっき表面活性化工程
を実施する場合は、搬送部、動力部は、従来のバリ取り
装置を流用することが、基本的に可能である。だたし、
従来は、めっき前に実施し、素材の荒れや酸化膜は、め
っき前後の薬品処理で除去したのに対し、本発明の実施
の形態においては、めっき後に実施するため、めっき層
にダメージを与えることを避ける必要がある。
を実施する場合は、搬送部、動力部は、従来のバリ取り
装置を流用することが、基本的に可能である。だたし、
従来は、めっき前に実施し、素材の荒れや酸化膜は、め
っき前後の薬品処理で除去したのに対し、本発明の実施
の形態においては、めっき後に実施するため、めっき層
にダメージを与えることを避ける必要がある。
【００３０】従来のバリ取り工程に比べると、より低空
気圧での処理が要求され、研掃材（以下「メディア」と
いう）もガラスビーズのように硬い物や、径の大きい物
は適していない。０．０５ｍｍ程度の軽量極微細なメデ
ィアを使用と共に、この点での設備側の対応、つまりフ
ィルターの微細化、ノズル−製品間距離の近距離化等が
必要である。
気圧での処理が要求され、研掃材（以下「メディア」と
いう）もガラスビーズのように硬い物や、径の大きい物
は適していない。０．０５ｍｍ程度の軽量極微細なメデ
ィアを使用と共に、この点での設備側の対応、つまりフ
ィルターの微細化、ノズル−製品間距離の近距離化等が
必要である。
【００３１】具体的には、まず半導体装置を供給するロ
ーダー部があり、処理部へ搬送する搬送部へと続く。
ーダー部があり、処理部へ搬送する搬送部へと続く。
【００３２】搬送部はレールとローラーの組み合わせ又
はロボットハンドからなる。
はロボットハンドからなる。
【００３３】次に処理部はステージとノズルからなり、
半導体装置の片面にメディアを吹き付けるようにノズル
は設置され、製品を固定し、変形を防ぐ形にステージを
設置する。片面の処理後、反対面を処理する。
半導体装置の片面にメディアを吹き付けるようにノズル
は設置され、製品を固定し、変形を防ぐ形にステージを
設置する。片面の処理後、反対面を処理する。
【００３４】その後、メディア残留を防ぐためにエアー
ブローを行い、アンローダーより製品を収納する。メデ
ィアを噴出する動力としては、コンプレッサー、ポン
プ、ブロアーを用いる。
ブローを行い、アンローダーより製品を収納する。メデ
ィアを噴出する動力としては、コンプレッサー、ポン
プ、ブロアーを用いる。
【００３５】図１は、本発明の実施の形態の装置構成を
模式的に示す図である。
模式的に示す図である。
【００３６】図１を参照すると、ローダー１０２より供
給されたリードフレーム１０１は搬送レール１０３上を
移動する。上側ノズル１０４より噴出されるメディアに
よって、上面のめっき表面の酸化／汚染／機械ストレス
層を除去し活性化する。つぎに、下側ノズル１０５によ
り反対面のめっき表面も活性化され、メディア残留を防
ぐためにエアブローの後、アンローダー１０６にて排出
される。
給されたリードフレーム１０１は搬送レール１０３上を
移動する。上側ノズル１０４より噴出されるメディアに
よって、上面のめっき表面の酸化／汚染／機械ストレス
層を除去し活性化する。つぎに、下側ノズル１０５によ
り反対面のめっき表面も活性化され、メディア残留を防
ぐためにエアブローの後、アンローダー１０６にて排出
される。
【００３７】この一連の工程によって、リードフレーム
のめっき表面の酸化膜や汚染層は除去され、活性なめっ
き表面が得る事ができる。
のめっき表面の酸化膜や汚染層は除去され、活性なめっ
き表面が得る事ができる。
【００３８】
【実施例】図２を参照して、本発明の一実施例の装置の
構成について説明する。本発明の一実施例において、装
置は、メディアを噴出するためのノズル１１１、製品を
搬送する搬送レール、及び搬送ローラー１１２からな
る。ノズル１１１は磨耗を防ぐために、セラミック又は
鏡面処理を施したステンレスを用いる。個々のノズル径
は噴射範囲１１４を決定し、１０ｍｍ程度が必要とな
る。
構成について説明する。本発明の一実施例において、装
置は、メディアを噴出するためのノズル１１１、製品を
搬送する搬送レール、及び搬送ローラー１１２からな
る。ノズル１１１は磨耗を防ぐために、セラミック又は
鏡面処理を施したステンレスを用いる。個々のノズル径
は噴射範囲１１４を決定し、１０ｍｍ程度が必要とな
る。
【００３９】リードへの噴射ムラを無くすために、ノズ
ル１１１は、ほぼ６０度の角度をもって傾け（図２
（ａ）参照）、さらに処理対象である半導体装置との距
離は３０ｍｍほどあける。
ル１１１は、ほぼ６０度の角度をもって傾け（図２
（ａ）参照）、さらに処理対象である半導体装置との距
離は３０ｍｍほどあける。
【００４０】生産性を高めるためにノズルは多連化が望
ましく、４連×２列（千鳥配列）で配置し、ノズルより
噴き出されるメディアとしては、０．０５ｍｍφの脱脂
済みナイロンビーズを用いる。噴射の空気圧は、ブロア
ーまたはコンプレッサーにより０．５ｋｇ／ｃｍ2を狙
う。
ましく、４連×２列（千鳥配列）で配置し、ノズルより
噴き出されるメディアとしては、０．０５ｍｍφの脱脂
済みナイロンビーズを用いる。噴射の空気圧は、ブロア
ーまたはコンプレッサーにより０．５ｋｇ／ｃｍ2を狙
う。
【００４１】搬送ローラー１１２として、ステンレス又
はシリコンゴム製のφ１０ｍｍの円柱状の物体を回転さ
せ、リードフレームの搬送速度は４００ｍｍ／ｍｉｎで
ある。
はシリコンゴム製のφ１０ｍｍの円柱状の物体を回転さ
せ、リードフレームの搬送速度は４００ｍｍ／ｍｉｎで
ある。
【００４２】次に本発明の実施例の処理フローについ
て、図２、図５および図６を参照して具体的に説明す
る。予めＮｉ／Ｐｄ／Ａｕの３層でめっきされたリード
フレーム１にチップマウント（図５（ｂ）参照）、ワイ
ヤーボンディング（図５（ｃ）参照）の後、エポキシ樹
脂４にて樹脂封止（図５（ｄ）参照）する。ところが、
これらの工程では、２００度前後の温度を必要とし、特
に、熱硬化性樹脂の高温長時間のキュアを実施する。こ
のとき、リードフレームの表面はかなり酸化される。
て、図２、図５および図６を参照して具体的に説明す
る。予めＮｉ／Ｐｄ／Ａｕの３層でめっきされたリード
フレーム１にチップマウント（図５（ｂ）参照）、ワイ
ヤーボンディング（図５（ｃ）参照）の後、エポキシ樹
脂４にて樹脂封止（図５（ｄ）参照）する。ところが、
これらの工程では、２００度前後の温度を必要とし、特
に、熱硬化性樹脂の高温長時間のキュアを実施する。こ
のとき、リードフレームの表面はかなり酸化される。
【００４３】また、各工程（図５（ｂ）から図６
（ｇ））で、外部端子部分は固定のためにジグや金型に
接触することが多く、封入金型の離型剤の転写のような
汚染もあり得る。
（ｇ））で、外部端子部分は固定のためにジグや金型に
接触することが多く、封入金型の離型剤の転写のような
汚染もあり得る。
【００４４】このようにして工程を経るうちに、リード
フレーム表面には酸化膜や汚染層が付着してしまう。
フレーム表面には酸化膜や汚染層が付着してしまう。
【００４５】この状態のリードフレームを、一定速度で
搬送レール及び搬送ローラー１１２（図２参照）上を送
り、汚染又は酸化されためっき表面にノズル１１１（図
２参照）からメディアを噴出する。
搬送レール及び搬送ローラー１１２（図２参照）上を送
り、汚染又は酸化されためっき表面にノズル１１１（図
２参照）からメディアを噴出する。
【００４６】噴出されたメディアは、物理的にめっきの
最表面を削り取り、汚染／酸化のないめっき表面を露出
させる。
最表面を削り取り、汚染／酸化のないめっき表面を露出
させる。
【００４７】この処理により、めっき直後と同等の優れ
たはんだ濡れ性を回復させることができる。
たはんだ濡れ性を回復させることができる。
【００４８】また、樹脂封入時に発生した薄い樹脂バリ
であれば、除去も同時に出来る。
であれば、除去も同時に出来る。
【００４９】本発明の第２の実施例について説明する。
【００５０】上記第一の実施例では、生産性の観点から
リード成形前でのめっき表面活性化処理の実施について
説明したが、リード成形後での実施の方が効果が大き
い。具体的に、図３を参照して説明すると、個々の半導
体装置２０１をキャリアにて搬送し、ステージ２０３上
でノズル２０４にいる吹き付け作業を行う。搬送が複雑
になる反面、リード加工工程での金型接触による傷の影
響を除去することが出来る。
リード成形前でのめっき表面活性化処理の実施について
説明したが、リード成形後での実施の方が効果が大き
い。具体的に、図３を参照して説明すると、個々の半導
体装置２０１をキャリアにて搬送し、ステージ２０３上
でノズル２０４にいる吹き付け作業を行う。搬送が複雑
になる反面、リード加工工程での金型接触による傷の影
響を除去することが出来る。
【００５１】さらに本発明の第三の実施例として、Ｓｎ
−Ｐｂ外装めっきのようなＰｄめっき以外のＰＰＦで
も、適用可能である。この場、合めっきの機械的強度に
併せた活性化処理が必要になる。具体的には、処理対象
のめっきが高硬度のＰｄの場合は条件強化が必要であ
り、逆に、低硬度のＳｎ−Ｐｂはんだの場合は条件を弱
める。
−Ｐｂ外装めっきのようなＰｄめっき以外のＰＰＦで
も、適用可能である。この場、合めっきの機械的強度に
併せた活性化処理が必要になる。具体的には、処理対象
のめっきが高硬度のＰｄの場合は条件強化が必要であ
り、逆に、低硬度のＳｎ−Ｐｂはんだの場合は条件を弱
める。
【００５２】処理後に、有機溶剤による洗浄も有効であ
る。この場合、ドライプロセスの利点は損なわれるが、
処理量に応じたメディアに堆積され、製品に転写される
場合がある。このため、特に清浄を要する場合には、本
発明の工程の後に有機溶剤による洗浄工程の組み合わせ
も可能である。
る。この場合、ドライプロセスの利点は損なわれるが、
処理量に応じたメディアに堆積され、製品に転写される
場合がある。このため、特に清浄を要する場合には、本
発明の工程の後に有機溶剤による洗浄工程の組み合わせ
も可能である。
【００５３】また、本発明は、モールドＩＣに限らず、
対象がボールやピンのようなリード以外の外部端子をも
つ半導体装置にも適用可能であり、同様な効果が期待で
きる。
対象がボールやピンのようなリード以外の外部端子をも
つ半導体装置にも適用可能であり、同様な効果が期待で
きる。
【００５４】本発明は、実装時のはんだ濡れ性を向上す
る。図４は、本発明の一実施例として、濡れ性の評価結
果データである。縦軸ゼロクロスタイム（Ｚｅｒｏ Ｃ
ｒｏｓｓ Ｔｉｍｅ）は、濡れるまでに要する時間を表
わし、この時間が短いほど濡れ性が良い事になる。未処
理の場合、つまりホーニング０ｓｅｃの時、ゼロクロス
タイムは３ｓｅｃ弱であり、Ｓｎ／Ｐｂの一般品に対し
て大きく劣る。ところが２０ｓｅｃ以上のホーニングに
よってゼロクロスタイムは１．５ｓｅｃ弱に改善されて
いる事がわかる。
る。図４は、本発明の一実施例として、濡れ性の評価結
果データである。縦軸ゼロクロスタイム（Ｚｅｒｏ Ｃ
ｒｏｓｓ Ｔｉｍｅ）は、濡れるまでに要する時間を表
わし、この時間が短いほど濡れ性が良い事になる。未処
理の場合、つまりホーニング０ｓｅｃの時、ゼロクロス
タイムは３ｓｅｃ弱であり、Ｓｎ／Ｐｂの一般品に対し
て大きく劣る。ところが２０ｓｅｃ以上のホーニングに
よってゼロクロスタイムは１．５ｓｅｃ弱に改善されて
いる事がわかる。
【００５５】その理由は、本発明では、めっき後の工程
での酸化や機械的ストレスを物理的に除去するため、半
導体装置のめっき表面が清浄かつ平滑になり、このこと
が濡れ性の向上に寄与するためである。
での酸化や機械的ストレスを物理的に除去するため、半
導体装置のめっき表面が清浄かつ平滑になり、このこと
が濡れ性の向上に寄与するためである。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００５７】本発明の第一の効果は、実装時のはんだ濡
れ性を向上する、ということである。
れ性を向上する、ということである。
【００５８】その理由は、本発明においては、めっき後
の工程での酸化や機械的ストレスを物理的に除去するた
め、半導体装置のめっき表面が清浄かつ平滑になり、こ
のことが濡れ性の向上に寄与する、ためである。
の工程での酸化や機械的ストレスを物理的に除去するた
め、半導体装置のめっき表面が清浄かつ平滑になり、こ
のことが濡れ性の向上に寄与する、ためである。
【００５９】本発明の第二の効果は、半導体装置用パッ
ケージの信頼性を高める、ということである。
ケージの信頼性を高める、ということである。
【００６０】その理由は、本発明においては、完全組立
ドライプロセスが可能であり、パッケージのリフローク
ラックの原因となる吸湿量が少ないためである。
ドライプロセスが可能であり、パッケージのリフローク
ラックの原因となる吸湿量が少ないためである。
【００６１】本発明の第三の効果は、樹脂バリ残留が少
ない、ということである。
ない、ということである。
【００６２】その理由は、本発明においては、酸化膜／
汚染層除去と同時にバリ除去の効果も期待できるためで
る。
汚染層除去と同時にバリ除去の効果も期待できるためで
る。
【００６３】本発明の第四の効果は、生産性を向上する
ことができる、ということである。
ことができる、ということである。
【００６４】その理由は、本発明においては、インライ
ン化が容易であり、またリード加工金型内でのバリ落下
の可能性が減らせるためである。
ン化が容易であり、またリード加工金型内でのバリ落下
の可能性が減らせるためである。
【図１】本発明の一実施例の装置の構成を模式的に示す
図である。
図である。
【図２】本発明の一実施例の装置構成を説明するための
図であり、（ａ）は断面図、（ｂは平面図である。
図であり、（ａ）は断面図、（ｂは平面図である。
【図３】本発明の第２の実施例におけるリード成形後処
理を説明するための図であり、（ａ）は平面図、（ｂ）
は側面図である。
理を説明するための図であり、（ａ）は平面図、（ｂ）
は側面図である。
【図４】本発明の一実施例におけるはんだ濡れ性の関係
を示す実験結果を示すグラフである。
を示す実験結果を示すグラフである。
【図５】モールドＩＣの製造工程を表すフロー図であ
る。
る。
【図６】モールドＩＣの製造工程を表すフロー図であ
る。
る。
【図７】ＰＰＦモールドＩＣの製造工程を表すフロー図
である。
である。
【図８】
１０１ リードフレーム １０２ ローダー １０３ 搬送レール １０４ 上側ノズル １０５ 下側ノズル １０６ アンローダー １１１ ノズル １１２ 搬送用ローラー １１３ リードフレーム １１４ 噴射範囲 ２０１ 半導体装置 ２０２ 外部端子 ２０３ ステージ ２０４ ノズル
Claims (3)
- 【請求項１】 チップマウント前に外部リードまで、パラ
ジウムや金等の金属めっき処理を施したリードフレーム
を用いる樹脂封止型半導体装置の製造方法において、樹
脂封止以降の工程において、前記外部リードのめっき後
に、乾燥空気中で研掃材を吹き付け、めっき表面を活性
化する工程を含む、ことを特徴とする半導体装置の製造
方法。 - 【請求項２】 研掃材として、φ０．１ｍｍ以下の極微細
な脱脂済みの樹脂材料を用いることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 半導体装置の外部端子であるボールやピン
に対して、製品包装前に、前記外部端子のめっき後に、
乾燥空気中で研掃材を吹き付け、めっき表面を活性化す
る工程を含む、ことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322070A JP3039490B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322070A JP3039490B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145358A JPH11145358A (ja) | 1999-05-28 |
| JP3039490B2 true JP3039490B2 (ja) | 2000-05-08 |
Family
ID=18139590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322070A Expired - Fee Related JP3039490B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039490B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105251718A (zh) * | 2015-08-27 | 2016-01-20 | 芜湖市万华塑料制品有限公司 | 塑料制品清洗装置 |
| CN105363709A (zh) * | 2015-10-30 | 2016-03-02 | 芜湖市万华塑料制品有限公司 | 模具清洗装置 |
-
1997
- 1997-11-07 JP JP9322070A patent/JP3039490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145358A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731851B1 (ko) | 구리를 기본으로 한 본드패드에 종래의 와이어를 결합시킬 수 있는 방법 | |
| KR100843217B1 (ko) | 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템 | |
| JP2005533376A (ja) | ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ | |
| KR19990071818A (ko) | 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어 | |
| US6974726B2 (en) | Silicon wafer with soluble protective coating | |
| JP3039490B2 (ja) | 半導体装置の製造方法 | |
| US20020166504A1 (en) | Cleaner for molding apparatus of semiconductor chip packages | |
| JP2760339B2 (ja) | リードフレームのばり取り方法およびリードフレーム用ばり取り装置 | |
| CN110620046A (zh) | 半导体锯切方法和系统 | |
| US6336843B2 (en) | Electronic component chip feeder and manufacturing method of electronic devices using electronic component chips | |
| US20080290482A1 (en) | Method of packaging integrated circuits | |
| KR100531681B1 (ko) | 반도체 칩 패키지의 세정 설비 | |
| US6383303B1 (en) | High volume fluid head | |
| JP2004119975A (ja) | Ｉｃカードの製造方法 | |
| KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
| JP2008001101A (ja) | 余分量の成形材料を基板から除去する方法 | |
| JP2806712B2 (ja) | 半導体装置の製造装置 | |
| CN221135467U (zh) | 一种化学机械抛光系统 | |
| JP4195735B2 (ja) | 電子部品の樹脂部材接合面の前処理方法 | |
| US7172977B1 (en) | Method for non-destructive removal of cured epoxy from wafer backside | |
| KR100283847B1 (ko) | 몰드된 반도체 패키지의 디플래싱 장치 및 그 디플래싱 방법 | |
| KR20090009977U (ko) | 반도체 패키지 제조용 세정 장치 | |
| JPS63228632A (ja) | 洗浄装置 | |
| JPH06275758A (ja) | 半導体装置の製造方法 | |
| JP3215366B2 (ja) | 電子部品洗浄装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |