JP3037459B2 - ステレオ多重信号における活性雑音抑圧の方法および回路 - Google Patents

ステレオ多重信号における活性雑音抑圧の方法および回路

Info

Publication number
JP3037459B2
JP3037459B2 JP3100437A JP10043791A JP3037459B2 JP 3037459 B2 JP3037459 B2 JP 3037459B2 JP 3100437 A JP3100437 A JP 3100437A JP 10043791 A JP10043791 A JP 10043791A JP 3037459 B2 JP3037459 B2 JP 3037459B2
Authority
JP
Japan
Prior art keywords
signal
input
period
stereo
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3100437A
Other languages
English (en)
Other versions
JPH04227347A (ja
Inventor
マルティン・ビンテラー
ディーター・ベッヒャー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JPH04227347A publication Critical patent/JPH04227347A/ja
Application granted granted Critical
Publication of JP3037459B2 publication Critical patent/JP3037459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ステレオ多重信号にお
ける活性雑音を抑圧する方法および回路装置、特に点火
雑音信号によって妨害される自動車無線受信機の活性雑
音を抑圧する方法および回路装置に関する。
【０００２】
【従来の技術】この種の無線受信機においては、点火雑
音信号はスパイクのようなパルス型雑音を生成し、それ
が受信した入来信号を中間周波数値に変換した後のステ
レオ多重信号上に重畳される。通常のローパスフィルタ
によってこの雑音を除去しようとするとルスが引伸され
て、その引伸された信号がステレオ信号をデコードした
ときに可聴範囲内に存在するようになるので満足すべき
ものではない。
【０００３】文献（1984年のFunkschau ,No.25, 57乃至
58頁）には、自動車無線受信機の雑音を抑圧するための
活性雑音除去装置が記載されている。この装置は自動車
点火雑音システムによって生じたそのような雑音パルス
を検出する回路を含んでいる。雑音パルスが存在する期
間中は信号路中に設けられた電子スイッチによって信号
通路を開いてそのような雑音パルスが存在する信号の通
過を阻止し、妨害された信号は例えばサンプルおよび保
持回路に記憶されていた信号と置換される。妨害された
信号部分の前にブランキングを生成するために、ステレ
オ多重信号はエラー検出信号に関して３×10-6秒だけ予
め遅延される。
【０００４】ドイツ特許公報DE-A-30 28 334号では、妨
害された可聴信号用の活性雑音抑制回路が開示されてい
る。妨害された信号部分は適切な伝達関数によって置換
される。この伝達関数は補償によって妨害されない信号
に適応される。回路はデジタル化されたサンプル値を処
理する。
【０００５】ヨーロッパ特許公報EP-B-185 692号にはデ
ジタル化された可聴信号の雑音除去方法が開示されてい
る。周期的または非周期的信号の場合において、妨害さ
れた短時間の信号部分は信号短縮、すなわち、より短い
信号部分が波形から切取られて除去され、或いは隣接す
る同じ長さの信号部分を挿入することによって置換さ
れ、その置換信号の「接合部分」は妨害されない信号の
ゼロ交差点である。信号シーケンスはデジタル化された
サンプル値のシーケンスを使用するラッチによって記憶
或いは遅延される。したがって、信号挿入は短い時間の
信号反復に対応する。
【０００６】
【発明が解決しようとする課題】上述の従来の雑音抑圧
技術は無線で送信された可聴信号に関係し、また、ＶＨ
Ｆ範囲の周波数変調された信号を含むことができる。し
かし、ステレオデコード中に雑音パルスの引伸しにより
生じる特定の問題については従来の文献には開示されて
いない。点火システムのパルスによって妨害された信号
部分の期間は約５×10-6秒であり、ステレオサブキャリ
アの周期は約２６×10-6程度である。これはＦＣＣ（米
国通信委員会）またはＥＢＵ（欧州放送連合）ステレオ
標準にしたがってステレオ多重信号に関係し、さらに
「パイロットトーン方法」と呼ばれる。そのようなステ
レオ多重信号の周波数構成は後述する図８の上方部分に
示されている。したがって、サブキャリアの領域の雑音
はデコード過程において非常に有害な影響を有する。
【０００７】本発明の目的は、雑音によって妨害されて
いるデコードされたステレオ多重信号における雑音の抑
制、特に自動車点火システムからのパルスによって生じ
た雑音の抑圧のための方法および回路装置を提供するこ
とである。
【０００８】
【課題を解決するための手段】この目的は、本発明のス
テレオ多重信号の活性雑音の抑圧方法によって達成され
る。本発明は、妨害された信号部分を含む挿入期間中に
おいては受信されたステレオ多重信号を挿入信号によっ
て置換することによってステレオ多重信号における活性
雑音を抑圧する方法において、ステレオ多重信号はデジ
タル化されたベースバンド信号であり、ステレオ多重信
号を監視して妨害された信号部分を検出したときその妨
害された信号部分を含むそれより広い範囲の挿入期間に
わたってその妨害された信号部分を含むステレオ多重信
号を挿入信号によって置換し、挿入期間はステレオ多重
信号に含まれたキャリアの周期Ｔのｎ倍（ｎ＝１，２，
３…の整数）の時間ｎＴの長さの基本周期に等しく設定
され、置換される挿入信号は、妨害された信号部分に先
行および、または後続しているステレオ多重信号の信号
部分から形成されることを特徴とする。
【０００９】
【実施例】図１は周期Ｔのステレオサブキャリアの幾つ
かのサイクル（周期）の期間のステレオ多重信号ｓｍの
典型的な波形を示す。妨害された信号の部分ａｘにおい
て、点火雑音妨害は約５×10-6秒の時間にわたって逆位
相のスパイクｓｎを生じる。ステレオ多重信号ｓｍの平
均値ｓｐは図１中に１点鎖線で示されている。
【００１０】置換する挿入信号を挿入する期間である例
えば図１にａｉで示された挿入期間は妨害された信号部
分ａｘを含んでいるが、その波形はスパイクを明確には
示していない可能性がある。図３に示されたエラー検出
回路ｆｄがそのような妨害雑音を検出した場合には、本
発明による信号挿入が確実に行われる。しかし、信頼で
きる雑音抑圧のために、本発明においては挿入信号ｓi
、ｓ1 またはｓ2 は妨害された信号部分ａｘの両側の
部分でも信号部分に確実に重ねている。
【００１１】図１に示されたステレオ多重信号ｓｍにお
いて、ステレオサブキャリアｔｒは大きい信号成分を有
するので、その周期性は周期Ｔを有する信号波形として
容易に認識することができる。本発明は、この認識され
た周期性を利用しては置換されるべき信号の挿入が開始
される瞬間ｔi において、１つのサブキャリア周期Ｔだ
け早いまたは遅い位置にある信号値、或るいはそれらの
信号値から導かれる信号値が置換のための挿入信号ｓi
，ｓ1 ｓ2 として利用される。図１において、挿入が
開始される瞬間ｔi における第１および第２のサンプル
値Ｐ1 ，Ｐ2 は１サブキャリア周期Ｔだけ先行するまた
は後続する信号値であり、それにより挿入期間の開始時
における第１および第２の挿入値Ｐ1 ',Ｐ2 ' を形成す
る。図１において、破線で示された第１の挿入信号ｓ1
の波形はサブキャリア周期Ｔだけ先行するステレオ多重
信号ｓｍに対応し、破線で示された第２の挿入信号ｓ2
の波形はサブキャリア周期Ｔだけ遅れて後続するステレ
オ多重信号ｓｍに対応する。図１においては簡明にする
ために、信号の平均値ｓｐおよびステレオサブキャリア
trの振幅の両方が大きく変化する信号部分に、挿入期間
ａi が位置している。このようにＴだけ前後する位置で
信号レベルが大きく変化する場合には、第１および第２
の挿入信号ｓ1 ,s2 は置換される位置のステレオ多重信
号ｓｍとかなり異なることになる。しかし、これらの２
つの挿入信号の平均を得るように線形加算して得られた
信号は妨害されていない波形に非常に近似する挿入信号
ｓi （点線で示されている）を生じさせる。２つの曲線
部分ｓ1 ，ｓ2 のこの単純な線形重畳は図５に示されて
いるような簡単な構成の回路で有効に行われる。
【００１２】このような型式の挿入において、挿入期間
ａi は妨害された信号部分ａｘの両側で重なることが重
要である。挿入期間の大きさは任意であり、前記実施例
ではサブキャリア周期Ｔが採用されたが、その整数倍の
ｎＴ（ｎ＝１，２，３…等の整数）の長さの期間であっ
てもよい。また、挿入期間の開始の時点もステレオ多重
信号ｓｍが平均値ｓｐと交差する時点でを開始する必要
がない。これは挿入方法を非常に簡単な回路で実現する
ことを可能にする。挿入期間は一般的にｎＴで表される
から、以下、挿入期間となるｎＴ（ｎは１を含む整数）
を基本周期と呼ぶ。
【００１３】ステレオ多重信号ｓｍは基本周期ｎＴの長
さの遅延を有する基本遅延段ｖを通過する。挿入信号ｓ
1 ，ｓ2 ，ｓｉは以下説明するように個々の基本遅延段
ｖからタップで分岐された信号から形成される。ステレ
オ多重信号がデジタル形式のサンプルされた信号として
存在するならば、基本遅延段はデジタルデータメモリに
よって構成されることができるためその構成は特に簡単
である。
【００１４】雑音がステレオ多重信号ｓｍ中で検出され
る場合には、存在している挿入信号ｓ1 ，ｓ2 ，ｓｉへ
の切換えが行われる。挿入はステレオ多重信号を予めわ
ずかに遅延させてエラー検出信号ｆｓまたはスイッチン
グ信号ｕ（図３参照）をわずかに長くすることによって
保証される。
【００１５】図２は別の妨害されたステレオ多重信号ｓ
ｍの波形を挿入信号ｓj （破線で示されている）と共に
概略的に示す。挿入期間ａi の開始および終了時に、挿
入信号sjはもとのステレオ多重信号ｓｍにそれぞれ関し
て第１および第２のステップの高さｈ1 ，ｈ2 の信号レ
ベル差を有している。第１および第２のステップの高さ
ｈ1 ，ｈ2 は単純な線形補償、すなわち図２の下方で示
されている補償値ｉｌを挿入信号ｓｊに加算するによっ
て除去されることが可能である。補償値ｉｌは第１およ
び第２のステップの高さｈ1 ，ｈ2 の線形時間補償信号
を後述する図７に示された回路装置を用いて生成してそ
れを利用する。この線形補償によって、挿入された挿入
信号ｓｋは挿入期間ａi の開始および終了時にステップ
なしでその前後のステレオ多重信号ｓｍに調和される。
【００１６】図３は例えば前述の文献（1984年のFunksc
hau No.25 57乃至58頁）によって基本的原理が知られて
いる活性雑音抑圧回路のブロック図を示す。ステレオ多
重信号ｓｍはエラー検出回路ｆｄによって雑音をチェッ
クされる。雑音を検出することによって生じたエラー検
出信号ｆｓはタイミング回路ｔｓ中で所定の継続時間の
スイッチング信号ｕを発生させる。エラー検出回路ｆｄ
と同時に、予備遅延段ｖｖにもステレオ多重信号ｓｍが
供給される。それに後続して１９ｋＨｚのパイロットト
ーンを複合ステレオ信号から除去する除去フィルタｓｆ
が配置される。大きい振幅を有するこのパイロットトー
ンは活性雑音抑圧に悪影響を与えるのでフィルタｓｆに
よって瀘波されて除去される。予備遅延段ｖｖはステレ
オ多重信号ｓｍを遅延するので、信号ｓｍはスイッチン
グ信号ｕよりも早く挿入回路ｅｇに到着しない。従来技
術の回路においては、挿入回路ｅｇには記憶キャパシタ
を有するアナログサンプルおよび保持回路が設けられて
いる。このサンプルおよび保持回路はスイッチング信号
ｕによって付勢され、予め定められたスイッチング期間
中は挿入信号ｓj すなわち記憶されたアナログ信号値を
信号ｓｍに代って出力する。
【００１７】図４は本発明による挿入回路ｅｇの簡単な
実施例を示す。挿入回路ｅｇはデータに対する基本遅延
段ｖを含む。データの遅延はステレオ多重信号ｓｍに含
まれたキャリアの周期Ｔのｎ倍である基本周期ｎＴ（ｎ
は１を含む整数）に等しい。図８の周波数構成におい
て、キャリアは例えば１９ｋＨｚのパイロットトーンｐ
t と、３８ｋＨｚのステレオサブキャリアｔr と、５７
ｋＨｚのトラフィック情報キャリアｖt である。
【００１８】基本遅延段ｖはその専用メモリｖ' の他に
出力側に設けられた少なくとも１つの第１の電子スイッ
チＳ1 を含む。スイッチＳ1 の第１の入力1 は遅延され
ないステレオ多重信号ｓｍを供給され、第２の入力2 は
メモリｖ' 中の遅延された信号を供給される。第１の電
子スイッチＳ1 は挿入信号ｓj を出力し、このスイッチ
Ｓ1 は図３のタイミング回路ｔｓからのスイッチング信
号ｕによって制御される。メモリｖ' は例えばシフトレ
ジスタまたはランダムアクセスメモリ（ＲＡＭ）によっ
て構成され、データクロックと同期するシステムクロッ
クｃｌを供給される。
【００１９】基本遅延段ｖはメモリｖ' の入力側に設け
られた第２の電子スイッチＳ2 によって特性を改善され
ることができる。この電子スイッチＳ2 の出力はメモリ
ｖ'の入力に接続されている。その第１の入力1 は遅延
されないステレオ多重信号ｓｍを供給され、第２の入力
2 はメモリｖ' の出力からの出力信号を供給される。こ
のスイッチＳ2 もまたスイッチング信号ｕによって制御
される。第１および第２の電子スイッチＳ1 ，Ｓ2 の各
スイッチ位置1, 2は一緒に切替えられる。
【００２０】第２の電子スイッチＳ2 は妨害されたステ
レオ多重信号ｓｍがメモリｖ' に入ってこないことを保
証する。妨害されたサンプル値は基本周期ｎＴだけそれ
に先行するサンプル値によって置換される。このために
挿入回路ｅｇは図５に示されるように少なくとも２つの
直列接続の基本遅延段ｖを含んでいる。
【００２１】図５は信号挿入回路ｅｇの特に有利な実施
例を示す。挿入信号ｓj は例えば図１では妨害された信
号部分ａｘの前後に位置する妨害されないステレオ多重
信号ｓｍの一部分ｓ1 ，ｓ2 を線形に重畳して平均して
得られた挿入信号ｓi として図１において点線で示され
ている。
【００２２】２つの直列接続の基本遅延段ｖはステレオ
多重信号ｓｍを遅延する。２つの基本遅延段ｖにより遅
延された信号と遅延されない信号とは線形結合のために
第１の加算器a1の２つの入力に供給される。第１の加算
器a1の出力は第１の電子スイッチＳ1 の第２の入力に供
給され、このスイッチＳ1 は図４の第１の電子スイッチ
Ｓ1 に対応するものであり、その出力から挿入信号ｓj
が得られる。２つの直列接続の基本遅延段ｖの間の接続
点のタップＡは第１のスイッチ入力1 に接続される。ス
イッチ位置1 において、妨害されないステレオ多重信号
ｓｍは前段の基本遅延段ｖによって基本周期ｎＴだけ遅
延された後に挿入回路ｅｇの出力に転送される。
【００２３】スイッチＳ1 の第２のスイッチ入力2 に対
する挿入信号は、遅延されないステレオ多重信号ｓｍお
よび２つの基本周期２ｎＴだけ遅延されたステレオ多重
信号ｓｍの加算重畳によって形成される。図５には加算
装置として第１の加算器a1が示されている。第１のスイ
ッチ入力1 に供給されたステレオ多重信号ｓｍが妨害さ
れるとき、第１の電子スイッチＳ1 はスイッチング信号
ｕ' によって制御され、第１の電子スイッチＳ1 を第１
のスイッチ位置1 から第２のスイッチ位置2 に変化させ
る。スイッチング信号ｕ' と１つの基本周期ｎＴだけ遅
延されたステレオ多重信号との間の同期は基本遅延（基
本周期）ｎＴを有するスイッチング遅延段ｖｕによって
設定され、このスイッチング遅延段ｖｕをスイッチング
信号ｕが通過することによってｎＴの遅延が与えられ
る。
【００２４】スイッチング信号ｕは直接或いはタイミン
グ回路ｔｓを介してエラー信号ｆｓにロックされる。タ
イミング回路ｔｓは信号部分ａｘが妨害されるとき挿入
期間ａi を固定した予め定められた長さ、すなわち基本
周期ｎＴを有するように設定する。挿入期間ａi が妨害
された信号部分ａｘをほんの少し重複するとき、タイミ
ング回路ｔｓはまた有効である。ある条件下では、エラ
ー検出回路ｆｄは雑音信号ｓｎの極端に変化する値しか
検出できないこともあるので、妨害された信号部分とし
てはエラー検出信号ｆｓの期間よりも長い期間にわたっ
てこれは補償されなければならない。原則として、エラ
ー検出回路ｆｄはハイパスフィルタを含み、その下限カ
ットオフ周波数は有用な信号範囲より上で約１００ｋＨ
ｚである。しかし、妨害入力点火雑音パルスはこの高い
周波数範囲に含まれ、しきい値検出器によってフィルタ
されることが可能である。
【００２５】図４の場合のように、図５に示された各基
本遅延段ｖは妨害された信号成分が各メモリｖ' に入ら
ないように第２の電子スイッチＳ2 を含むことができ
る。第２の電子スイッチＳ2 の第１の入力1 は入力信号
を各基本遅延段ｖに供給し、第２のスイッチ入力2 はメ
モリｖ' の出力信号を各メモリｖ' に供給する。
【００２６】第１の加算器a1の出力に生じる挿入信号ｓ
j は妨害されないステレオ多重信号ｓｍと同じ振幅を有
するために、第１の加算器a1の２つの入力信号は第１の
加重係数k1および第２の加重係数k2によりそれぞれ加重
され、および、または第１の加算器a1の出力が第３の加
重係数ｋ3 により加重される。ｋ1 ＝ｋ2 ＝１の場合に
はｋ3 ＝０．５であり、ｋ1 ＝ｋ2 ＝０．５の場合、ｋ
3 ＝１である。特定の場合において、ｋ1 ＝０またはｋ
2 ＝０のいずれかの場合には挿入信号ｓj は妨害された
信号部分ａｘの前後の信号部分のみから形成される。
【００２７】図６は図５に示された実施例を補足する装
置を示す。図５に示された２つの基本遅延段ｖの代り
に、ステレオ多重信号ｓｍに対する４つの基本遅延段ｖ
が直列に接続されている。中心タップＡの他に、これら
の基本遅延段ｖの全ての入力および出力およびその結合
点は合計するために第２の加算器ａ2 の入力に接続され
る。第８の加重係数k8により加重されるこの加算器の出
力は第１の電子スイッチＳ1 の第２の入力2 に結合され
る。基本遅延段の連鎖に沿ったステレオ多重信号のタッ
プはそれぞれ第４、第５、第６、および第７の加重係数
ｋ4 ，ｋ5,，ｋ6，ｋ7 によって信号流の方向で変更さ
れる。中心結合点のタップＡは加重されない第１の電子
スイッチＳ1 の第１の入力1 に結合される。
【００２８】スイッチング信号ｕは３つのスイッチング
遅延段ｖｕの直列接続によって遅延されたステレオ多重
信号と同期している。各基本遅延段ｖが第２の電子スイ
ッチＳ2 を含むならば、それらの制御入力は３つの直列
接続されたスイッチング遅延段ｖｕの１つのタップに結
合される。この場合には、スイッチング遅延段ｖおよび
基本遅延段の遅延ｎＴ（ｎは１を含む整数）は等しい。
【００２９】挿入信号ｓj を形成する多数のタップは長
い時間においてステレオ多重信号ｓｍに関係して挿入信
号ｓj を平均するように改善する。サンプル値は妨害さ
れた信号部分から離れるほど、サンプル値に与えられた
加重係数は小さくなる。第５および第６の加重係数k5,k
6 はそれぞれ図５に示された第１および第２の加重係数
k1,k2 と等しくほぼ対応する。第４および第７の加重係
数k4,k7 もまた等しい。第８の加重係数k8によって、第
２の加算器ｓ2 の出力は第１の電子スイッチＳ1 におい
て変更されないステレオ多重信号ｓｍの振幅値にされ
る。
【００３０】図５乃至図７に示された基本遅延段ｖの直
列接続において、第２の電子スイッチＳ2 を第１の基本
遅延段ｖだけに備えれば十分である。この簡易化によっ
ても、遅延連鎖中のラッチは妨害されない信号成分を含
むことはない。
【００３１】図５の回路中の論理ゲートｌｇがスイッチ
ング遅延段ｖｕと第１の電子スイッチＳ1 の制御入力の
間に挿入されるならば、さらに改善される。この論理ゲ
ートlgは、スイッチング遅延段ｖｕの前のスイッチング
信号ｕが論理０にあり、スイッチング遅延段ｖｕの後の
スイッチング信号ｕ' が同時に論理１にある場合にのみ
第１の電子スイッチＳ1 を第２のスイッチ位置2 に位置
させる。
【００３２】これは、期間ｎＴ、離れている２つの連続
する雑音信号の存在において、第２の雑音信号は挿入信
号ｓj に影響しない、すなわち第１の加重係数ｋ1 によ
ってタップを介して干渉しないことを保証する。
【００３３】図７の実施例において、図５の挿入回路ｅ
ｇは補助補償装置ihによって補足される。この補助補償
装置ｉｈによって、図２を参照に示したように挿入期間
ａiの開始および終了時に、挿入信号ｓｋが妨害されな
いステレオ多重信号からステップ変化をしないことを確
実にする。このため、第１および第２のサンプルおよび
保持回路はサンプリング期間ａi の開始および終了時に
第１の電子スイッチＳ1 の第２の入力2 と第１の入力1
との間の振幅差を記憶する。これは例えば第１の減算器
ｓｂ1 によって行われ、その被減数および減数入力は第
２および第１のスイッチ入力2,1 にそれぞれ接続され、
その出力は第１および第２のバッファｒ1 ，ｒ2 に結合
されている。スイッチングスタート信号ｕ1 およびスイ
ッチング終了信号ｕ2 によって、各振幅差はスイッチン
グ信号ｕの開始時に第１のバッファr1に送られ、スイッ
チング信号の終了時に第２のバッファに送られる。故
に、記憶された値は第１および第２のステップの高さｈ
1 ，ｈ2 にそれぞれ対応する。２つのステップの高さｈ
1 ，ｈ2 間の差は第２の減算器ｓｂ2 によって形成され
る。図２に示されているように半分より低い線形補償値
ilが得られる。
【００３４】h2とh1とのステップの高さの差はＮで割る
除算回路１／Ｎおよび累算器ａｋによってＮステップか
らなる階段信号に分割され、挿入期間ａi 中に挿入信号
ｓjに加算される。累算された値は累算器ａｋによって
形成され、その加算器すなわち第３の加算器ａ3 はＮで
割る除算回路１／Ｎからの出力信号を供給される。
【００３５】スイッチング信号ｕの開始時に、累算器ル
ープ中の累算器レジスタｚの設定入力s は第１のステッ
プの高さｈ1 で負荷される。これはスイッチングスター
ト信号ｕ1 および第３の電子スイッチＳ3 によって行わ
れ、スイッチングスタート信号ｕ1 中に設定入力ｓを第
１のバッファｒ1 の出力に接続する。
【００３６】Ｎで割る除算回路1/Ｎは挿入期間ａi に含
まれたサンプル値の数Ｎによって補償値ilの個々のステ
ップの高さを決定する。故に、数Ｎは挿入期間ａi およ
びシステムクロックclにより定められたサンプリング速
度に依存する。固定した挿入期間ａi に対して、サンプ
リングパルスの数Ｎもまた固定される。
【００３７】挿入期間ａi が変化するならば、挿入期間
に含まれたサンプリングパルスの数Ｎも変化する。しか
し、正確な数はエラー信号ｆｓまたはスイッチング信号
ｕの期間が知られているときのみ決定されることが可能
である。これは例えば付加的な遅延段および図７に示さ
れた信号処理の前に妨害された信号部分ａｘの正確な期
間を決定する時間決定装置（図７には図示せず）を必要
とする。他方では、時間による点火雑音妨害の変化はか
なり良好に定められるので、サンプリングパルスの数Ｎ
に対する予め定められた固定された数値は満足な補償に
十分である。
【００３８】挿入期間ｓi 後、第４の電子スイッチＳ4
は補償値ilを補正されたステレオ多重信号ｓｋから分離
させる。したがって、第４の電子スイッチＳ4 はスイッ
チング信号ｕ中のみに閉鎖され、累算器ａｋの出力を第
４の加算器ａ4 の入力に接続させる。その他の入力は訂
正されない挿入信号ｓj を供給され、その出力は訂正さ
れたステレオ多重信号skを供給する。挿入期間ａi 外の
訂正されない挿入信号ｓj すなわち妨害されないステレ
オ多重信号ｓｍは、補償値ilを挿入信号ｓj と同期させ
るようにに遅延等化装置段ｌｖによって遅延される。遅
延等化は例えばシステムクロックclによって制御された
シフトレジスタによって行われる。
【００３９】図７の実施例において、スイッチング信号
ｕはスイッチング遅延段ｖｕを通るエラー信号ｆｓから
導出され、システムクロックclにより制御されたタイミ
ング回路tsをトリガーするために遅延された信号を使用
する。タイミング回路ts中のタイミング装置はカウンタ
であり、そのカウントＮは調節可能であるか或いは予め
設定されている。
【００４０】図８の上半分はベースバンドにおけるステ
レオ多重信号ｓｍの周波数構成を示している。主チャン
ネルＬ＋Ｒは３０Ｈｚ乃至１５ｋＨｚの周波数範囲内に
あり、サブキャリアチャンネルＬ−Ｒは３８ｋＨｚの残
留サブキャリアｔｒを中心とする２３ｋＨｚ乃至５３ｋ
Ｈｚの範囲内にある。パイロットトーンは１９ｋＨｚに
位置し、トラフィック情報キャリアｖｔは５７ｋＨｚに
位置し、トラフィック情報および識別信号によって狭帯
域変調される。
【００４１】図８の下半分では、サブキャリアチャンネ
ルＬ−Ｒが３０Ｈｚ乃至１５ｋＨｚの周波数範囲内に位
置し、主チャンネルＬ＋Ｒが２３ｋＨｚ乃至５３ｋＨｚ
の周波数範囲内に位置する場合である反転ベースバンド
におけるステレオ多重信号ｓｍ' を示す。３８ｋＨｚの
キャリアｔｒによってベースバンドにおけるステレオ多
重信号を変換することによって、反転ベースバンドｓ
ｍ' が得られ、これは例えばステレオ多重信号のデコー
ド中に行われる。反転ベースバンドにおけるステレオ多
重信号ｓｍ' は１９ｋＨｚにおけるパイロットトーンお
よびトラフィック情報キャリアｖｔ' の両方を含む。こ
の場合においても、１９ｋＨｚの周波数範囲pt,vt'は挿
入回路ｅｇの前に除去フィルタｓｆ（図３参照）によっ
て雑音信号を引伸ばさないように狭バンドによって有効
的に抑圧される。
【００４２】図９はベースバンドにおけるステレオ多重
信号ｓｍ用の第１の信号路とそれと並列の反転ベースバ
ンドにおけるステレオ多重信号ｓｍ' 用の第２の信号路
とを有する活性雑音抑圧（ＡＳＵ）を有するステレオ多
重信号処理回路を概略的に示す。後者の信号は混合器m
中での変換によってベースバンド信号から生じ、混合器
m の他方の入力は３８ｋＨｚのサブキャリアｔｒが供給
される。別の信号処理がデジタルであるとき、第１およ
び第２の信号路はアナログ−デジタル変換器ａｄ1 ，ａ
ｄ2 をそれぞれ含む。その出力は８メガヘルツのクロッ
ク周波数を有する１ビットのパルス密度変調された信号
である。第１および第２のデシメート回路ｄｚ，1 ｄｚ
2 を使用することによって、クロック周波数は２２８ｋ
Ｈｚに減少され、データワードは14ビットを含む。この
データ信号は第１および第２のデータ路の第１および第
２のＡＳＵｓｕ1 ，ｓｕ2 にそれぞれ供給される。２つ
のＡＳＵｓｕ1 ，ｓｕ2 は完全に同一であるが、もちろ
ん、これはほとんどアナログ構成では不可能である。
【００４３】図９はまた第１のデシメート回路dz1 と第
１のＡＳＵｓｕ1 の間のデータリンクと第２のデシメー
ト回路ｄｚ2 と第２のＡＳＵｓｕ2 の間のデータリンク
（破線）を示す。これらのデータリンクは２２８ｋＨｚ
の倍数例えば９１２ｋＨｚでクロックされ、１００ｋＨ
ｚより上の周波数範囲内の点火雑音妨害を検出しなけれ
ばならないエラー検出回路ｆｄだけに供給される。
【００４４】第１のＡＳＵｓｕ1 の出力において、主チ
ャンネルＬ＋Ｒは第１のローパスフィルタｔｐ1 によっ
て複合信号から分離され、第２のＡＳＵｓｕ2 の出力に
おいて、サブキャリアチャンネルＬ−Ｒは第２のローパ
スフィルタｔｐ2 によって複合信号から分離される。ス
テレオマトリックスｓｘ中で２つの信号を結合すること
によって、右の音チャンネルＲおよび左の音チャンネル
Ｌが形成される。別のクロック減少がローパスフィルタ
リングと同時に第１および第２のローパスフィルタｔｐ
1 ，ｔｐ2 で行われるので、ステレオマトリックスｓｘ
は３８ｋＨｚの低いクロック速度を有するデータを処理
するだけでよい。
【図面の簡単な説明】
【図１】妨害されたステレオ多重信号。
【図２】別の妨害されたステレオ多重信号。
【図３】活性雑音抑圧（ＡＳＵ）回路の一般的なブロッ
ク図。
【図４】本発明による信号挿入回路の簡単な実施例。
【図５】本発明による信号挿入回路の好ましい実施例。
【図６】信号挿入回路の別の実施例。
【図７】補助挿入装置により改良された図５の信号挿入
回路。
【図８】ベースバンドと反転ベースバンドにおけるステ
レオ多重信号の周波数構成。
【図９】２つの信号通路の活性雑音抑圧回路を備えたデ
ジタルステレオ多重信号処理回路のブロック図。
【符号の説明】
ｓｍ…ステレオ多重信号、ａi …挿入期間、ａｘ…妨害
された信号部分、ｓ1，ｓ2 ，ｓj …挿入信号、ｆｄ…
エラー検出回路、ｆｓ…エラー検出信号、ｔｓ…タイミ
ング回路、ｅｇ…信号挿入回路、ｖ…基本遅延段、ａ1
a，ａ2 …加算器、ｕ…スイッチング信号、ｖｕ…スイ
ッチング遅延段、ｓｂ１，ｓｂ2 …サンプルおよび保持
回路、１／Ｎ…除算回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディーター・ベッヒャー ドイツ連邦共和国、デー − 7800 フ ライブルク、ルンツマッテンベーク ４ (56)参考文献 特公 昭59−46457（ＪＰ，Ｂ２) 特公 昭59−46458（ＪＰ，Ｂ２) 特公 昭62−12700（ＪＰ，Ｂ２) 特公 昭62−44451（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04H 5/00 H04B 1/10

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 妨害された信号部分(ax)を含む挿入期間
    (ai)中受信されたステレオ多重信号(sm)が挿入信号(si;
    sj;sk)によって置換されるステレオ多重信号(sm)におけ
    る活性雑音の抑圧方法において、 ステレオ多重信号(sm)はデジタル化されたベースバンド
    信号であり、ステレオ多重信号を監視して妨害された信号部分（ａ
    ｘ）を検出したときその妨害された信号部分(ax)の前後
    の部分を含むそれより広い範囲の挿入期間(ai)にわたっ
    てその妨害された信号部分(ax)を含むステレオ多重信号
    (sm)を挿入信号によって置換し、 前記挿入期間(ai)はステレオ多重信号に含まれたキャリ
    アの周期Ｔのｎ倍（ｎは１を含む整数）の時間ｎＴの長
    さの基本周期に等しく設定され、 前記置換される挿入信号(si;sj;sk)は、 妨害された信号
    部分(ax)に先行および、または後続しているステレオ多
    重信号(sm)の信号部分から形成されることを特徴とする
    ステレオ多重信号における活性雑音の抑圧方法。
  2. 【請求項２】 前記挿入期間(ai)は基本周期ｎＴの最短
    時間であるＴに設定されることを特徴とする請求項１記
    載の方法。
  3. 【請求項３】 挿入信号(sk)は挿入期間の開始および終
    了時にステレオ多重信号と信号レベルの段差を生じない
    ように線形の補償信号(il)が挿入信号(sj)に加算され、
    この補償信号(il)は挿入期間の開始および終了時におけ
    る補償されない挿入信号(sj)とその位置におけるステレ
    オ多重信号(sm)との信号レベルの段差に等しいレベル間
    で信号レベルが線形に変化する信号であることを特徴と
    する請求項１記載の方法。
  4. 【請求項４】 挿入信号(si;sj;sk)として選択された妨
    害されている信号部分(ax)に先行または後続するステレ
    オ多重信号部分が妨害を受けている場合に、この挿入信
    号はさらに基本周期ｎＴだけ遅く、または早く生じるス
    テレオ多重信号部分と置換されることを特徴とする請求
    項１記載の方法。
  5. 【請求項５】 妨害された信号を検出してエラー検出信
    号を発生させるエラー検出回路(fd)と、エラー検出回路
    で生成されるエラー検出信号(fs)に応答して妨害された
    信号部分(ax)を含む挿入期間(ai)中妨害された信号を挿
    入信号(si;sj;sk)と置換する信号挿入回路(eg)と、タイ
    ミング回路(ts)とを具備し、妨害され た信号部分(ax)を
    含む挿入期間(ai)において妨害されたステレオ多重信号
    (sm)が挿入信号(si;sj;sk)と置換されるステレオ多重
    信号(sm)における活性雑音を抑圧する回路装置におい
    て、前記挿入期間はステレオ多重信号に含まれたキャリアの
    周期Ｔのｎ倍（ｎは１を含む整数）の時間であるｎＴの
    基本周期に設定され、 前記 信号挿入回路は、第１の入力(1) および第２の入力
    (2) を有する第１の電子スイッチ(S1)と、 基本周期ｎＴと等しい遅延を有する直列に接続された２
    以上の基本遅延段（ｖ）により構成された遅延段（ｖ）
    と、出力が前記スイッチ(S1)の第２の入力(2) に接続された
    加算装置(a1; a2)を具備し、 基本遅延段（ｖ）の 最初と最後および基本遅延段（ｖ）
    の段間の接続部に分岐用のタップが設けられ、 中心タップ（Ａ）を除く全てのタップは前記加算装置(a
    1; a2)に結合され、 中心タップ（Ａ）は前記スイッチ(S1)の第１の入力(1)
    に接続され、前記スイッチ(S1)の 各スイッチ位置はエラー検出回路(f
    s)で生成されるエラー検出信号に応答して生成されるス
    イッチング信号（ｕ）によって決定され、このスイッチング信号は挿入期間を決定する時間幅を有
    しており、 スイッチグ信号は基本周期ｎＴと等しい遅延をそれぞれ
    有する予め定められた数のスイッチング遅延段(vu)によ
    って遅延され、このスイッチング遅延段(vu)の予め定め
    られた数は信号流の方向において中心タップ（Ａ）まで
    の直列接続された基本遅延段（ｖ）の数と等しいことを
    特徴とする回路装置。
  6. 【請求項６】 直列に接続された基本遅延段（ｖ）の最
    初および最後において２つのタップと加算装置との間
    に、或いは直列接続された基本遅延段の各タップと加算
    装置との間に一定加重係数(k1;k2) を有する加重装置が
    挿入されていることを特徴とする請求項５記載の回路装
    置。
  7. 【請求項７】 第１、第２の入力(1, 2)を有する第２の
    電子スイッチ(S2)が各基本遅延段（ｖ）の入力において
    設けられ、その第１の入力(1) は基本遅延段（ｖ）に供
    給されたステレオ多重信号(sm)を供給され、第２の入力
    (2) には基本遅延段（ｖ）の出力が供給され、 第２の電子スイッチ(S2)の出力は基本遅延段に含まれて
    いるメモリ（ｖ')の入力に接続され、第２の電子スイッチ(S2)の 各スイッチ位置(1, 2)はスイ
    ッチング信号（ｕ）によって決定され、このスイッチン
    グ信号（ｕ）の伝送時間はスイッチング遅延段(vu)によ
    ってステレオ多重信号(sm)の伝送時間と同期しているこ
    とを特徴とする請求項５記載の回路装置。
  8. 【請求項８】 ２つの基本遅延段（ｖ，ｖ）が直列に接
    続され、この直列接続の最初および最後におけるタップ
    は、第１の電子スイッチ(S1)の第２の入力(2) に出力が
    結合された第１の加算器(a1)の入力に等しい加重係数(k
    1, k2)を有する加重装置を通って接続され、 中心タップ（Ａ）は２つの基本遅延段（ｖ，ｖ）の接合
    点に位置され、第１の電子スイッチ(S1)の第１の入力
    (1) に接続され、 スイッチング信号（ｕ）は信号流の方向において第１の
    基本遅延段（ｖ）の第２の電子スイッチ(S2)の制御入力
    に直接供給され、１個のスイッチング遅延段(vu)を通っ
    て第２の基本遅延段の第２の電子スイッチ(S2)の制御入
    力および第１の電子スイッチ(S1)の制御入力に供給され
    ていることを特徴とする請求項６記載の回路装置。
  9. 【請求項９】 第１および第２のサンプルおよび保持回
    路(sb1, sb2)はスイッチング信号（ｕ）によって決定さ
    れた挿入期間(ai)の開始および終了時において第１の電
    子スイッチ(S1)の第２の入力(2) と第１の入力(1) との
    信号差を記憶し、 減算器(sb2) は記憶された第２のサンプルおよび保持値
    (h2)と記憶された第１のサンプルおよび保持値(h1)との
    差を形成し、その値は除算回路(1/N) において挿入期間
    (ai)中に含まれたサンプリング時間の数で除算され、 累算器(ak)は挿入期間の開始時に第１のサンプルおよび
    保持値(h1)によって負荷され、その入力は除算回路(1/
    N) の出力に接続され、その除算回路(1/N) の出力値は
    各サンプリングパルスの発生時に累算器(ak)に転送さ
    れ、 挿入期間(ai)中、累算器(ak)および第１の電子スイッチ
    (S1)の出力は電子スイッチ(S4)を介しておよび、直接加
    算器(a4)に結合され、その加算器(a4)の出力は段差のな
    い挿入によって補償されたステレオ多重信号として機能
    することを特徴とする請求項５記載の回路装置。
  10. 【請求項１０】 ベースバンドにおけるステレオ多重信
    号(sm)用の第１の信号路と、反転ベースバンドにおける
    ステレオ多重信号(sm') 用の第２の信号路とを有する活
    性雑音抑圧（ＡＳＵ）ステレオ多重信号処理回路におい
    て、 活性雑音抑圧装置は請求項５乃至９記載の第１の回路装
    置およびそれと同一の第２の回路装置を含み、 第１の回路装置は第１の信号路に挿入され、 第２の回路装置は第２の信号路に挿入され、 第１および第２の信号路はそれぞれのアナログ−デジタ
    ル変換で開始する対応する位置において同一の機能装置
    を含むことを特徴とするステレオ多重信号処理回路。
JP3100437A 1990-04-06 1991-04-05 ステレオ多重信号における活性雑音抑圧の方法および回路 Expired - Fee Related JP3037459B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90106611A EP0450128B1 (de) 1990-04-06 1990-04-06 Verfahren zur aktiven Störungsunterdrückung bei Stereo-Multiplex-Signalen
DE90106611:8 1990-04-06

Publications (2)

Publication Number Publication Date
JPH04227347A JPH04227347A (ja) 1992-08-17
JP3037459B2 true JP3037459B2 (ja) 2000-04-24

Family

ID=8203866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3100437A Expired - Fee Related JP3037459B2 (ja) 1990-04-06 1991-04-05 ステレオ多重信号における活性雑音抑圧の方法および回路

Country Status (5)

Country Link
US (1) US5226088A (ja)
EP (1) EP0450128B1 (ja)
JP (1) JP3037459B2 (ja)
KR (1) KR0159523B1 (ja)
DE (1) DE59009444D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269963B (en) * 1992-08-21 1996-06-26 Northern Telecom Ltd Impulsive noise exciser
US5606619A (en) * 1993-03-24 1997-02-25 Blaupunkt-Werke Gmbh Circuit arrangement for deriving a signal indicating noise in a received stereo multiplex signal
US5300130A (en) * 1993-07-26 1994-04-05 Saint Gobain/Norton Industrial Ceramics Corp. Polishing material
GB2304000B (en) * 1995-08-03 2000-03-08 Northern Telecom Ltd Noise-excising communications receiver
FR2744320B1 (fr) * 1996-01-26 1998-03-06 Sextant Avionique Systeme de prise de son et d'ecoute pour equipement de tete en ambiance bruitee
US5706344A (en) * 1996-03-29 1998-01-06 Digisonix, Inc. Acoustic echo cancellation in an integrated audio and telecommunication system
US6032048A (en) * 1997-03-17 2000-02-29 Ericsson Inc. Method and apparatus for compensating for click noise in an FM receiver
KR19990084784A (ko) * 1998-05-11 1999-12-06 윤종용 피.지.에이, 협대역 잡음제거 장치 및 이들을 구비한 초고속 디지털 가입자 회선 수신기
US6753690B2 (en) 1998-11-30 2004-06-22 Poseidon Scientific Instruments Pty Ltd Interferometric signal processing apparatus
EP1372355B1 (en) * 1999-12-09 2006-10-25 Azoteq (Pty) Ltd. Speech distribution system
DE10139248C2 (de) * 2001-08-09 2003-11-27 Harman Becker Automotive Sys Verfahren zur Unterdrückung von Störungen im Empfangssignal eines Stereorundfunkempfängers sowie Stereorundfunkempfänger
US7805120B2 (en) 2007-04-17 2010-09-28 Delphi Technologies, Inc. Noise blanker circuit and method for removing noise and correcting a signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3028334C2 (de) * 1980-07-25 1983-01-05 Polygram Gmbh, 2000 Hamburg Verfahren zum Beseitigen oder Unterdrücken von akustischen Störsignalen bei für den Wiedergabevorgang aufzubereitenden Audioprogrammen
DE3131852A1 (de) * 1981-08-12 1983-03-03 Waldemar Dipl.-Ing. 7312 Kirchheim Andretzky "verfahren und schaltanordnung zur stoersignalunterdrueckung beim einsatz von frequenzmodulierten empfaengern"
US4574390A (en) * 1983-03-26 1986-03-04 Victor Company Of Japan, Limited Noise reduction for stereophonic FM signals by high-speed sampling and linear interpolation
FR2548851B1 (fr) * 1983-07-07 1986-11-14 Electricite De France Procede et installation d'analyse et de restitution de signal a echantillonnage et interpolation

Also Published As

Publication number Publication date
JPH04227347A (ja) 1992-08-17
EP0450128B1 (de) 1995-07-26
US5226088A (en) 1993-07-06
KR0159523B1 (ko) 1998-12-01
EP0450128A1 (de) 1991-10-09
KR910019362A (ko) 1991-11-30
DE59009444D1 (de) 1995-08-31

Similar Documents

Publication Publication Date Title
JP3037459B2 (ja) ステレオ多重信号における活性雑音抑圧の方法および回路
CA1242502A (en) Arrangement for receiving digital data comprising an arrangement for adaptive rate recovery
US5524126A (en) Symbol timing recovery using fir data interpolators
EP0583890B1 (en) Apparatus for time division multiplexed processing of frequency division multiplexed signals
US6009305A (en) Digital video signal multiplex transmission system
US5252932A (en) Waveform equalizing filter unit
US5896180A (en) Phase-locked loop circuit for generating stable clock signal for use in regeneration of picture signal
US5241370A (en) Methods and apparatus for reducing the color noise of a television signal using a limiter with transfer function
JP3641497B2 (ja) マルチプレクス信号から点火ノイズを消去する回路装置
EP0749240B1 (en) Digital video signal multiplex transmission system
US5485113A (en) Jitter-compensated sampling phase control apparatus
US7103122B2 (en) Noise canceller
US20040108906A1 (en) Noise eliminator
KR0129528B1 (ko) 비디오 신호 처리 장치
JPS642259B2 (ja)
JP2619524B2 (ja) ゴースト検出用基準信号の抽出回路
JPH08125630A (ja) 直交周波数分割多重信号受信装置のシンボル期間検出回路
US4490820A (en) Reception system for key telephone system
JPH0767167B2 (ja) 波形等化器
KR100323675B1 (ko) 타이밍 복원장치의 출력 오차 감소장치
JP3312089B2 (ja) 位相基準検出装置
RU1774504C (ru) Устройство подавлени узкополосных помех
JP2654059B2 (ja) 一致検出型キャリア再生回路
RU2033697C1 (ru) Устройство тактовой синхронизации
JP3727480B2 (ja) 同期信号再生回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees