JP3036038B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3036038B2 JP3036038B2 JP2268942A JP26894290A JP3036038B2 JP 3036038 B2 JP3036038 B2 JP 3036038B2 JP 2268942 A JP2268942 A JP 2268942A JP 26894290 A JP26894290 A JP 26894290A JP 3036038 B2 JP3036038 B2 JP 3036038B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- forming
- aluminum
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にアルミニ
ウム系の導体膜を用いたコンタクト電極の形成方法に関
する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a contact electrode using an aluminum-based conductor film.
従来の半導体装置の製造工程においては、電極配線の
形成に、主にアルミニウムやアルミニウム合金を使用し
ている。第３図にその構造を示すように、半導体基板１
上の酸化膜２に開口部10を設けた後、アルミニウム膜３
を一般的にはスパッタリング法を用いて堆積し、下層の
拡散層３等との接続をとる。しかし、開口部10の幅が１
μｍ以下の微細な構造となると、第３図に示したよう
に、開口内部にアルミニウム膜の被着が困難となり、ア
ルミ配線の抵抗の増大や断線が起こり易い。In a conventional semiconductor device manufacturing process, aluminum or an aluminum alloy is mainly used for forming an electrode wiring. As shown in FIG.
After the opening 10 is provided in the upper oxide film 2, the aluminum film 3
Is generally deposited using a sputtering method, and a connection with the underlying diffusion layer 3 and the like is established. However, the width of the opening 10 is 1
With a fine structure of μm or less, as shown in FIG. 3, it is difficult to deposit an aluminum film inside the opening, and the resistance of the aluminum wiring is likely to increase and disconnection is likely to occur.
そこで、開口内部へのアルミニウム膜の被着率を高め
るためにスパッタリング法に代えてイオンクラスタビー
ム蒸着法を用いてアルミニウム膜を堆積し、開口部10に
おいて下層との接続をとるとともに、絶縁膜上に配線を
形成するという製法が用いられるようになってきてい
る。Therefore, in order to increase the deposition rate of the aluminum film inside the opening, an aluminum film is deposited using an ion cluster beam evaporation method instead of the sputtering method. The manufacturing method of forming a wiring on a substrate has been used.
この従来の半導体装置の製造方法では、アルミニウム
膜の被着率を高めるために、方向性の強いイオンクラス
タビーム蒸着法を用いているが、方向性が強いために第
４図に示すように、開口部の段部でアルミ配線の断線が
生じるという欠点がある。また開口部内に隙間ができた
りするため、この隙間内のガスが水分が後工程での熱処
理により膨張し、上部のアルミニウム膜やカバー膜の破
壊や腐食の原因となり、半導体装置の歩留り及び信頼性
を低下させるという欠点もある。In this conventional method for manufacturing a semiconductor device, a highly directional ion cluster beam evaporation method is used to increase the deposition rate of an aluminum film. However, since the directional property is strong, as shown in FIG. There is a disadvantage that the aluminum wiring is disconnected at the step of the opening. In addition, since a gap is formed in the opening, the gas in the gap expands due to moisture in the heat treatment in a later process, causing destruction and corrosion of the upper aluminum film and the cover film, and the yield and reliability of the semiconductor device. There is also a drawback that it decreases.
第１の発明の半導体装置の製造方法は、半導体基板上
の絶縁膜に開口部を形成する工程と、前記開口部を含む
全面にイオンクラスタビーム蒸着法によりアルミニウム
またはアルミニウム合金からなる導体膜を形成し開口部
を埋める工程と、全面に塗布膜を形成し埋められた前記
開口部内の隙間を埋める工程と、ドライエッチング法に
より前記塗布膜及び前記導体膜をエッチングし開口部内
のみに残す工程とを含んで構成される。According to a first aspect of the invention, there is provided a method of manufacturing a semiconductor device, wherein an opening is formed in an insulating film on a semiconductor substrate, and a conductive film made of aluminum or an aluminum alloy is formed on the entire surface including the opening by ion cluster beam evaporation. A step of filling the opening, a step of forming a coating film on the entire surface and filling a gap in the filled opening, and a step of etching the coating film and the conductor film by a dry etching method and leaving only the inside of the opening. It is comprised including.
第２の発明の半導体装置の製造方法は、半導体基板上
の絶縁膜を形成する工程と、この絶縁膜上にフォトレジ
スト膜を形成したのちパターニングしマスクを形成する
工程と、このマスクを用い前記絶縁膜をエッチングし開
口部を形成する工程と、この開口部を含む全面にイオン
クラスタビーム蒸着法によりアルミニウムまたはアルミ
ニウム合金からなる導体膜を形成し開口部を埋める工程
と、リフトオフ法により前記マスクとマスク上の導体膜
とを除去したのち全面に塗布膜を形成し、埋められた前
記開口部内の隙間を埋める工程と、ドライエッチング法
により前記塗布膜をエッチングし前記絶縁膜を露出する
工程とを含んで構成される。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an insulating film on a semiconductor substrate; forming a photoresist film on the insulating film and then patterning to form a mask; A step of forming an opening by etching an insulating film, a step of forming a conductor film made of aluminum or an aluminum alloy by ion cluster beam evaporation on the entire surface including the opening and filling the opening, and a step of forming the mask by a lift-off method Forming a coating film on the entire surface after removing the conductive film on the mask, filling the gap in the filled opening, and exposing the insulating film by etching the coating film by a dry etching method. It is comprised including.
次に本発明について図面を参照して説明する。第１図
（ａ）〜（ｃ）は本発明の第１の実施例を説明するため
の工程順に示した半導体チップの断面図である。Next, the present invention will be described with reference to the drawings. 1 (a) to 1 (c) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining a first embodiment of the present invention.
まず第１図（ａ）に示すように、半導体基板１の上に
酸化膜２を形成し、通常のリソグラフィ技術およびドラ
イエッチング技術を用いて拡散層３上の酸化膜２に開口
部10を設ける。次にイオンクラスタビーム蒸着法を用い
て、開口部10の深さ以上、例えば酸化膜厚が1.0μｍな
らば1.0〜1.5μｍの膜厚の第１のアルミニウム膜４を堆
積し、さらにシリコン化合物溶液の塗布，焼成により形
成したシリコン酸化膜（以後SOG膜という）５を形成し
て表面を平坦化する。First, as shown in FIG. 1 (a), an oxide film 2 is formed on a semiconductor substrate 1, and an opening 10 is provided in the oxide film 2 on the diffusion layer 3 using a normal lithography technique and a dry etching technique. . Next, a first aluminum film 4 having a thickness equal to or greater than the depth of the opening 10, for example, 1.0 to 1.5 μm if the oxide film thickness is 1.0 μm is deposited by ion cluster beam evaporation. To form a silicon oxide film (hereinafter referred to as an SOG film) 5 formed by applying and firing.
次に第１図（ｂ）に示すように、ドライエッチング技
術を用いて、酸化膜２の表面が露出するまで第１のアル
ミニウム膜４とSOG膜５をエッチングする。Next, as shown in FIG. 1 (b), the first aluminum film 4 and the SOG film 5 are etched using a dry etching technique until the surface of the oxide film 2 is exposed.
第１のアルミニウム膜４とSOG膜５とのエッチングレ
ートを同一にするために、例えばCHF3とH2の反応ガスを
用いる。In order to make the etching rates of the first aluminum film 4 and the SOG film 5 the same, for example, a reaction gas of CHF 3 and H 2 is used.
次に第１図（ｃ）に示すように、第２のアルミニウム
膜６をスパッタリング法により堆積し、リソグラフィ技
術およびドライエッチング技術を用いて、開口部内の第
１のアルミニウム膜４からなるコンタクト電極に接続す
る配線を形成する。この酸化膜上の配線は、第１図
（ｃ）に示したように、平坦に形成され、かつ開口部を
通して下層との充分な接続が得られる。Next, as shown in FIG. 1 (c), a second aluminum film 6 is deposited by a sputtering method, and a lithography technique and a dry etching technique are used to form a contact electrode made of the first aluminum film 4 in the opening. Form wiring to be connected. The wiring on the oxide film is formed flat as shown in FIG. 1C, and a sufficient connection with the lower layer is obtained through the opening.
尚、上記実施例においては、塗布膜としてSOG膜を用
いた場合について説明したが、ポリイミド膜等を用いる
ことができる。In the above embodiment, the case where the SOG film is used as the coating film has been described, but a polyimide film or the like can be used.
第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。2 (a) to 2 (c) are sectional views of a semiconductor chip shown in the order of steps for explaining a second embodiment of the present invention.
まず第２図（ａ）に示すように、半導体基板１の上に
酸化膜２を形成し、フォトレジスト膜７を塗布する。次
に通常のリソグラフィ技術およびドライエッチング技術
を用いて、拡散層３上の酸化膜２に開口部を設け、さら
にフォトレジスト膜７がついている状態で第１のアルミ
ニウム膜４をイオンクラスタビーム蒸着法を用いて開口
の深さ以上、例えば酸化膜厚が1.0μｍならば、1.0〜1.
5μｍの膜厚で堆積する。First, as shown in FIG. 2A, an oxide film 2 is formed on a semiconductor substrate 1, and a photoresist film 7 is applied. Next, an opening is formed in the oxide film 2 on the diffusion layer 3 using a usual lithography technique and a dry etching technique, and the first aluminum film 4 with the photoresist film 7 attached thereto is formed by ion cluster beam evaporation. When the thickness of the oxide film is 1.0 μm or more, for example, if the oxide film thickness is 1.0 μm or more.
Deposit with a thickness of 5 μm.
次に第２図（ｂ）に示すように、フォトレジスト膜７
をリフトオフ法により剥離して、開口内部以外の第１の
アルミニウム膜４を除去する。Next, as shown in FIG.
Is removed by a lift-off method to remove the first aluminum film 4 other than inside the opening.
次に第２図（ｃ）に示すように、全面に塗布，焼成に
よりSOG膜５を形成して開口部内の隙間を埋込んだ後、
ドライエッチング技術を用いて、開口内部の第１のアル
ミニウム膜４の表面が露出するまでSOG膜５を除去す
る。次に全面に第２のアルミニウム膜６をスパッタリン
グ法により堆積して、通常のリソグラフィ技術およびド
ライエッチング技術を用いて、開口部内の第１のアルミ
ニウム膜４からなるコンタクト電極に接続する配線を形
成する。この絶縁膜上の配線は、第２図（ｃ）に示した
ように平坦に形成され、かつ開口部を通して下層との充
分な接続が得られる。Next, as shown in FIG. 2 (c), an SOG film 5 is formed on the entire surface by application and baking to bury the gap in the opening.
Using the dry etching technique, the SOG film 5 is removed until the surface of the first aluminum film 4 inside the opening is exposed. Next, a second aluminum film 6 is deposited on the entire surface by a sputtering method, and a wiring to be connected to a contact electrode made of the first aluminum film 4 in the opening is formed by using a normal lithography technique and a dry etching technique. . The wiring on this insulating film is formed flat as shown in FIG. 2 (c), and a sufficient connection with the lower layer is obtained through the opening.
以上説明したように本発明は、半導体基板上に形成さ
れた絶縁膜の開口部を導体膜で埋め、更に開口部内の隙
間を塗布膜で埋め、その上に配線を形成することによ
り、配線の断線や腐食がなくなるため、歩留り及び信頼
性の向上した半導体装置が得られるという効果がある。As described above, the present invention fills an opening of an insulating film formed on a semiconductor substrate with a conductive film, further fills a gap in the opening with a coating film, and forms a wiring thereon, thereby forming a wiring. Since there is no disconnection or corrosion, a semiconductor device with improved yield and reliability can be obtained.
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図及び第４図
は従来例を説明するための半導体チップの断面図であ
る。 １……半導体基板、２……酸化膜、３……拡散層、４…
…第１のアルミニウム膜、５……SOG膜、６……第２の
アルミニウム層、７……フォトレジスト膜、８……アル
ミニウム膜。FIGS. 1 and 2 are cross-sectional views of a semiconductor chip for explaining first and second embodiments of the present invention, and FIGS. 3 and 4 are cross-sectional views of a semiconductor chip for explaining a conventional example. It is. 1 ... semiconductor substrate, 2 ... oxide film, 3 ... diffusion layer, 4 ...
... A first aluminum film, 5... An SOG film, 6... A second aluminum layer, 7.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−281467（ＪＰ，Ａ) 特開 昭59−161047（ＪＰ，Ａ) 特開 平２−213166（ＪＰ，Ａ) 特開 平３−178130（ＪＰ，Ａ) 特開 平３−1559（ＪＰ，Ａ) 特開 平２−170529（ＪＰ，Ａ) 特開 平２−79447（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 301 H01L 21/3205 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-281467 (JP, A) JP-A-59-161047 (JP, A) JP-A-2-213166 (JP, A) JP-A-3-3 178130 (JP, A) JP-A-3-1559 (JP, A) JP-A-2-170529 (JP, A) JP-A-2-79447 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/28 301 H01L 21/3205
Claims (2)
工程と、前記開口部を含む全面にイオンクラスタビーム
蒸着法によりアルミニウムまたはアルミニウム合金から
なる導体膜を形成し開口部を埋める工程と、全面に塗布
膜を形成し埋められた前記開口部内の隙間を埋める工程
と、ドライエッチング法により前記塗布膜及び前記導体
膜をエッチングし開口部内のみに残す工程とを含むこと
を特徴とする半導体装置の製造方法。A step of forming an opening in an insulating film on a semiconductor substrate; and a step of forming a conductive film made of aluminum or an aluminum alloy on the entire surface including the opening by ion cluster beam evaporation to fill the opening. Forming a coating film on the entire surface to fill a gap in the opening, and etching the coating film and the conductor film by a dry etching method to leave only the inside of the opening. Device manufacturing method.
この絶縁膜上にフォトレジスト膜を形成したのちパター
ニングしマスクを形成する工程と、このマスクを用い前
記絶縁膜をエッチングし開口部を形成する工程と、この
開口部を含む全面にイオンクラスタビーム蒸着法により
アルミニウムまたはアルミニウム合金からなる導体膜を
形成し開口部を埋める工程と、リフトオフ法により前記
マスクとマスク上の導体膜とを除去したのち全面に塗布
膜を形成し、埋められた前記開口部内の隙間を埋める工
程と、ドライエッチング法により前記塗布膜をエッチン
グし前記絶縁膜を露出する工程とを含むことを特徴とす
る半導体装置の製造方法。A step of forming an insulating film on the semiconductor substrate;
Forming a mask by patterning after forming a photoresist film on the insulating film, etching the insulating film using the mask to form an opening, and ion cluster beam evaporation on the entire surface including the opening Forming a conductive film made of aluminum or an aluminum alloy by a method and filling the opening; and removing the mask and the conductive film on the mask by a lift-off method, forming a coating film on the entire surface, and filling the opening. And a step of exposing the insulating film by etching the coating film by a dry etching method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268942A JP3036038B2 (en) | 1990-10-05 | 1990-10-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268942A JP3036038B2 (en) | 1990-10-05 | 1990-10-05 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144228A JPH04144228A (en) | 1992-05-18 |
| JP3036038B2 true JP3036038B2 (en) | 2000-04-24 |
Family
ID=17465428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268942A Expired - Lifetime JP3036038B2 (en) | 1990-10-05 | 1990-10-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036038B2 (en) |
-
1990
- 1990-10-05 JP JP2268942A patent/JP3036038B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04144228A (en) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPS6110256A (en) | Method of automatically positioning mutual connection line to connecting hole of integrated circuit | |
| JP2964230B2 (en) | Method for forming self-aligned metal wiring of semiconductor device | |
| JPH0563940B2 (en) | ||
| JP2787571B2 (en) | Semiconductor device wiring structure and method of forming the same | |
| JP2822430B2 (en) | Method of forming interlayer insulating film | |
| JP3036038B2 (en) | Method for manufacturing semiconductor device | |
| JPH0669351A (en) | Manufacture of contact of multilayer metal interconnection structure | |
| JPH0570301B2 (en) | ||
| JP3033839B2 (en) | Method for forming contact hole in semiconductor device | |
| JP2783898B2 (en) | Method for manufacturing semiconductor device | |
| JPH0856024A (en) | Manufacture of integrated circuit | |
| JPS6362104B2 (en) | ||
| JPH0587973B2 (en) | ||
| KR100226755B1 (en) | Interconnection structure and manufacturing method of the same in semiconductor device | |
| JPH0415925A (en) | Manufacture of semiconductor device | |
| JPS5874037A (en) | Preparation of semiconductor device | |
| JPH0123944B2 (en) | ||
| JPS6161545B2 (en) | ||
| JP3114196B2 (en) | Semiconductor device | |
| JPH04303943A (en) | Manufacture of semiconductor device | |
| JPH03108359A (en) | Wiring structure and formation method therefor | |
| JP2699389B2 (en) | Method for manufacturing semiconductor device | |
| JPS6134956A (en) | Method for forming wiring layer | |
| JPS6321851A (en) | Manufacture of semiconductor device |