JP3033221B2 - Electronic circuit device - Google Patents
Electronic circuit deviceInfo
- Publication number
- JP3033221B2 JP3033221B2 JP3062869A JP6286991A JP3033221B2 JP 3033221 B2 JP3033221 B2 JP 3033221B2 JP 3062869 A JP3062869 A JP 3062869A JP 6286991 A JP6286991 A JP 6286991A JP 3033221 B2 JP3033221 B2 JP 3033221B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic circuit
- circuit device
- solder connection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＬＳＩなどを実装した
多層基板を封止した電子回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit device in which a multilayer substrate on which an LSI or the like is mounted is sealed.
【０００２】[0002]
【従来の技術】電子回路装置を封止する目的は、 １）多層配線基板上のＬＳＩ、配線等を外部雰囲気と遮
断し、腐食、異物混入等を防ぐこと、 ２）気密封止を行ない、内部を熱伝導性の良い不活性ガ
スで置換し、ＬＳＩからの発熱を外部へ伝達し、チップ
の冷却を図ることにある。2. Description of the Related Art The purpose of sealing an electronic circuit device is to 1) block LSIs, wirings, etc. on a multilayer wiring board from the external atmosphere to prevent corrosion, foreign matter, etc., and 2) perform hermetic sealing. The purpose is to replace the inside with an inert gas having good thermal conductivity, transmit heat generated from the LSI to the outside, and cool the chip.
【０００３】また、封止寿命としては、その電子回路装
置を使用した製品寿命以上が必要である。図２にＬＳＩ
を搭載した従来の封止構造の電子回路装置断面図を示
す。[0003] The sealing life must be longer than the life of a product using the electronic circuit device. Figure 2 shows the LSI
1 is a cross-sectional view of an electronic circuit device having a conventional sealing structure equipped with a semiconductor device.
【０００４】１は、セラミックス基板で、Ｗ，Ｍｏなど
の導体で配線層が形成されている多層基板である。４は
ＬＳＩチップでワイヤボンド、テープキャリア、ＣＣＢ
などの方法でセラミックス基板１の配線と接続されてい
る。３はセラミックス基板１にはんだ、ろう接続された
入出力ピンである。５は封止用の金属性キャップで、通
常４２Ａｌｌｏｙ（Ｆｅ−Ｎｉ４２％合金），コバール
などの材料が用いられている。このキャップ５はセラミ
ックス基板１の表面の周囲に施されたメタライズ２の上
に、ＡｕＳｎ、銀ろうなどによりろう付けされている。
また、同様な封止構造としては、NIKKEI ELECTRONICS 1
984.3.26 第１７８頁から１８４頁において論じられて
いる。[0004] Reference numeral 1 denotes a ceramic substrate, which is a multilayer substrate having a wiring layer formed of a conductor such as W or Mo. 4 is an LSI chip, wire bond, tape carrier, CCB
It is connected to the wiring of the ceramic substrate 1 by such a method. Reference numeral 3 denotes an input / output pin connected to the ceramic substrate 1 by soldering or brazing. Reference numeral 5 denotes a metallic cap for sealing, which is usually made of a material such as 42Alloy (Fe-Ni 42% alloy) and Kovar. The cap 5 is brazed with AuSn, silver solder, or the like on a metallized surface 2 provided around the surface of the ceramic substrate 1.
Also, as a similar sealing structure, NIKKEI ELECTRONICS 1
984.3.26 discussed on pages 178-184.
【０００５】[0005]
【発明が解決しようとする課題】上記従来技術には以下
のような問題点がある。封止部の接続寿命は、 （１）ＬＳＩの消費電力、セラミックス基板上へのＬＳ
Ｉ搭載数で決まる発熱量と、セラミックス基板、キャッ
プ材、ろう材の各熱膨張係数αとセラミックス基板の大
きさ等から決まる。すなわち、ＬＳＩの発熱によりセラ
ミックス基板の温度がＴ1からＴ2に上昇すると、セラミ
ックス基板の熱膨張によりもとの長さｌに比べて図３に
示すようにΔｌ（Δｌ＝Δα・ΔＴ・ｌ）だけ膨張す
る。その結果、金属性キャップ５の４２Ａｌｌｏｙより
軟らかい材質のろう材６及びキャップ５の主にコーナ部
７に大きな応力、ひずみを発生させる。そして、ＬＳＩ
のＯＮ／ＯＦＦ動作により、この発生する応力、ひずみ
は繰り返され、熱疲労寿命によりやがては、封止部に亀
裂が入り、その機能は失われる。すなわち、図２におけ
るセラミックス基板が大きくなるほど、封止部への発生
応力、ひずみも大きくなり封止部の長寿命保証が出来な
くなるのである。The above prior art has the following problems. The connection life of the sealing part is as follows: (1) LSI power consumption, LS on ceramic substrate
I, the amount of heat determined by the number of mountings, the coefficient of thermal expansion α of the ceramic substrate, cap material, and brazing material, the size of the ceramic substrate, and the like. That is, when the temperature of the ceramic substrate rises from T 1 to T 2 due to the heat generated by the LSI, the thermal expansion of the ceramic substrate causes Δl (Δl = Δα · ΔT · l) as shown in FIG. ) Only expand. As a result, large stress and strain are generated mainly in the corner portions 7 of the brazing material 6 and the cap 5 which are softer than 42Alloy of the metallic cap 5. And LSI
The generated stress and strain are repeated by the ON / OFF operation, and the sealing portion is eventually cracked due to the thermal fatigue life, and the function is lost. In other words, as the size of the ceramic substrate in FIG. 2 increases, the stress and strain generated in the sealing portion also increase, and it is not possible to guarantee a long life of the sealing portion.
【０００６】（２）キャップとセラミックス基板をはん
だ材で接続する際にフラックス（表面活性材）等を使用
するため、はんだ接続部断面形状が平型の場合にはフラ
ックスがはんだ外に逃げずらく、且つ一旦取り込まれる
と図４に示すようにはんだ内にボイド８が発生し易くな
り、このボイドが封止部の熱疲労寿命を低減させる。(2) Since a flux (surface active material) or the like is used when the cap and the ceramic substrate are connected with a solder material, the flux does not escape outside the solder when the cross-sectional shape of the solder connection portion is flat. Also, once incorporated, voids 8 are likely to be generated in the solder as shown in FIG. 4, and these voids reduce the thermal fatigue life of the sealing portion.
【０００７】本発明の目的は、上記した従来技術の問題
点をなくし、多層基板を封止した電子回路装置の封止寿
命を十分に得られる装置を提供することにある。An object of the present invention is to provide a device which eliminates the above-mentioned problems of the prior art and which can sufficiently obtain the sealing life of an electronic circuit device in which a multilayer substrate is sealed.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、封止体を天板と側板に分けた。In order to achieve the above object, the sealing body is divided into a top plate and a side plate.
【０００９】また、封止体のはんだ接続部における端部
断面形状を凸型または円型とした。Further, the cross-sectional shape of the end of the solder connection portion of the sealing body is made convex or circular.
【００１０】また、側板のはんだ接続部にメタライズを
施し、天板と側板、側板と多層配線基板間におけるはん
だ接続部において、天板、側板及び多層配線基板のいず
れかの四角より多層配線基板の辺長に対して約１５％以
上のところに支柱を設け、一定のはんだ接続高さにし
た。[0010] Metallization is applied to the solder connection portion of the side plate, and at the solder connection portion between the top plate and the side plate, or between the side plate and the multilayer wiring substrate, a square of the top plate, the side plate, or the multilayer wiring substrate is used to form the multilayer wiring substrate. A column was provided at a position of about 15% or more with respect to the side length, and the solder connection height was fixed.
【００１１】[0011]
【作用】封止体を天板側と側板側に分けることにより、
封止体に複数のはんだ接続部を設けることが出来るの
で、セラミックス基板の熱膨張により発生した応力、ひ
ずみの集中を複数のはんだ接続部でそれぞれ分散させる
ことが出来る。[Function] By dividing the sealing body into a top plate side and a side plate side,
Since a plurality of solder connection portions can be provided in the sealing body, the concentration of stress and strain generated by the thermal expansion of the ceramic substrate can be dispersed in each of the plurality of solder connection portions.
【００１２】封止体のはんだ接続部における端部断面形
状を凸型または円型にすることにより、はんだ接続部に
発生するひずみを平型の場合より小さくすることが出来
る。更にまた、はんだ接続時において、はんだ接続部の
内部に発生したボイドを外部に排出することが出来る。By making the cross-sectional shape of the end of the solder connection portion of the sealing body convex or circular, the strain generated in the solder connection portion can be made smaller than in the case of the flat type. Furthermore, at the time of solder connection, voids generated inside the solder connection portion can be discharged to the outside.
【００１３】はんだ接続部に通常以上の高さを設けるこ
とにより、側板の支点位置をはんだ接続部の内部に移動
させることが出来、はんだ接続部での局部的な応力、ひ
ずみの発生を防ぐことが出来る。By providing the solder connection with a height higher than usual, the fulcrum position of the side plate can be moved to the inside of the solder connection, and the occurrence of local stress and strain at the solder connection can be prevented. Can be done.
【００１４】また、はんだ接続部の高さを得るための支
柱を最大ひずみが発生する四角から避けることによっ
て、はんだ接続部の接続寿命を大幅に伸ばすことが出来
る。Further, by avoiding the columns for obtaining the height of the solder connection portion from the square where the maximum distortion occurs, the connection life of the solder connection portion can be greatly extended.
【００１５】[0015]
【実施例】図１は本発明の一実施例に係る電子回路装置
の断面図である。図１において、１はセラミックス基
板、３は入出力ピン、４はＬＳＩ、９は封止用天板、１
０は封止用側板、６は天板９と側板１０及び側板１０と
セラミックス基板１を接続するためのはんだろう材、２
ははんだろう材接続を行なうためのメタライズ、１２は
はんだ接続高さを維持するための柱である。なお、柱１
２の接続位置は、セラミックス基板１の四角を除いたと
ころであればどこでも良い。また、図１３から図２１ま
では、はんだ接続高さを維持するための支柱を除いた場
合の封止用天板９、側板１０、セラミックス基板１、は
んだ６、メタライズ２の各部分より構成した封止部の一
断面形状を表した実施例である。図１３は、側板１０に
おけるはんだ接続部断面形状が上部が凸、下部が円型、
図１４は、側板１０におけるはんだ接続部断面形状が上
部が円型、下部が凸、図１５は、側板１０におけるはん
だ接続部断面形状が上部が円型、下部が円型、図１６
は、側板１０におけるはんだ接続部断面形状が上部が
凸、下部が平型、図１７は、側板１０におけるはんだ接
続部断面形状が上部が円型、下部が平型、図１８は、側
板１０におけるはんだ接続部断面形状が上部が平型、下
部が凸、図１９は、側板１０におけるはんだ接続部断面
形状が上部が平型、下部が円型、図２０は、側板１０に
おけるはんだ接続部断面形状が上部が円型、下部が円型
であり、また、図２０は円型断面のうちはんだ接続部と
なる一部分にメタライズ２を施した場合、図２１は、円
型断面の側面全体にメタライズ２を施し、はんだ６で側
板１０全体を覆ったような接続例である。FIG. 1 is a sectional view of an electronic circuit device according to one embodiment of the present invention. In FIG. 1, 1 is a ceramic substrate, 3 is an input / output pin, 4 is an LSI, 9 is a sealing top plate, 1
Reference numeral 0 denotes a sealing side plate, 6 denotes a solder brazing material for connecting the top plate 9 and the side plate 10 and the side plate 10 to the ceramic substrate 1, 2
Is a metallization for connecting the solder brazing material, and 12 is a column for maintaining the height of the solder connection. Pillar 1
The connection position of 2 may be anywhere except the square of the ceramic substrate 1. 13 to 21 are composed of the sealing top plate 9, the side plate 10, the ceramic substrate 1, the solder 6, and the metallized portion 2 except for the pillar for maintaining the solder connection height. It is an example showing one cross-sectional shape of a sealing portion. FIG. 13 shows that the cross-sectional shape of the solder connection portion in the side plate 10 is convex at the top, circular at the bottom,
FIG. 14 is a cross-sectional shape of the solder connection portion of the side plate 10 having a circular upper portion and a convex lower portion. FIG. 15 is a cross-sectional shape of the solder connection portion of the side plate 10 having a circular upper portion and a circular lower portion.
In FIG. 17, the cross-sectional shape of the solder connection portion in the side plate 10 is convex at the upper portion and the lower portion is flat. FIG. 17 is a cross-sectional shape of the solder connection portion of the side plate 10 at the upper portion, and the lower portion is flat. The cross-sectional shape of the solder connection portion is flat at the top and convex at the bottom. FIG. 19 is a cross-sectional shape of the solder connection portion of the side plate 10 at the top, circular at the bottom, and FIG. 20 has a circular shape at the top and a circular shape at the bottom. FIG. 20 shows a case in which metallization 2 is applied to a part to be a solder connection portion in a circular cross section. FIG. This is a connection example in which the solder 6 covers the entire side plate 10.
【００１６】以上述べた装置の動作説明について説明す
る。まず、ＬＳＩ４の動作による発熱がセラミックス基
板１に伝達され、セラミックス基板１に熱膨張が発生す
る。この際に発生した応力、ひずみは、はんだ６、側板
１０、天板９へ加わるが、はんだ接続部をセラミックス
基板１−側板１０、側板１０−天板９の２ヵ所に分割し
てあるので、各はんだ接続部に発生する応力、ひずみを
各はんだ接続部に分散させることが出来る。また、セラ
ミックス基板１−側板１０、側板１０−天板９間を接続
するはんだ６で、一定の接続高さを設けることによって
各々のはんだ６の内部で発生する応力、ひずみを低減す
ることが出来る。つまり、側板１０とセラミックス基板
１及び天板９と側板１０におけるはんだ接続高さ（隙
間）がないと、図６に示すようにセラミックス基板１の
熱膨張に対し、側板１０の底部１１が支点となるため、
はんだ６に対して局部的に大きな応力、ひずみを発生さ
せる。そこで、図５に示すように側板１０のはんだ接続
部にメタライズ２を施し、接続用はんだ６で一定の接続
高さｈを維持することによって、セラミックス基板１の
熱膨張に対する、側板１０の支点位置をはんだ内部まで
移動させ局部的な応力、ひずみの発生を防ぐことが出来
る。なお、天板９と側板１０のはんだ接続部に対しても
接続高さｈを設けることにより同様の作用が働く。ま
た、通常の状態では、はんだ接続高さは天板９、側板１
０の自重により、数μｍ程度になるので、スペーサー、
支柱１２等の支持体をはんだ接続内部に設けることによ
って、一定の接続高さｈを取る必要がある。ｈを求める
には、はんだ内のせん断ひずみをγ、セラミックス基板
１の変位をΔｌとすると近似的にγ＝Δｌ／ｈの関係式
が成立ち、γとはんだ破断寿命の関係は実験結果より図
７の様に示され、γ＝１％付近に破断寿命の変曲点が存
在することが分かっている。よって、Δｌ／ｈ＝γ≦１
％を満足するようなｈを求めれば良い。また、セラミッ
クス基板１のコーナから支持体の取付け位置までの距離
をｍとし、ｍとセラミックス基板１の辺長に対する比率
をＰとした場合、Ｐとはんだ破断寿命の関係は、実験的
に図８の様に示され、Ｐ＝１５％付近にはんだ破断寿命
の変曲点があり、支持体取付け位置ｍは、セラミックス
基板１の辺長をｌとするとｍ≧０．１５・ｌの関係にな
ければならない。The operation of the above-described apparatus will be described. First, heat generated by the operation of the LSI 4 is transmitted to the ceramic substrate 1, and thermal expansion occurs in the ceramic substrate 1. The stress and strain generated at this time are applied to the solder 6, the side plate 10, and the top plate 9, but since the solder connection portion is divided into two places of the ceramic substrate 1 -side plate 10 and the side plate 10 -top plate 9, The stress and strain generated at each solder connection can be dispersed to each solder connection. Further, by providing a fixed connection height with the solder 6 connecting the ceramic substrate 1 to the side plate 10 and the side plate 10 to the top plate 9, the stress and strain generated inside each solder 6 can be reduced. . That is, if there is no solder connection height (gap) between the side plate 10 and the ceramic substrate 1 and between the top plate 9 and the side plate 10, the bottom portion 11 of the side plate 10 becomes a fulcrum against the thermal expansion of the ceramic substrate 1 as shown in FIG. To become
A large stress and strain are locally generated in the solder 6. Therefore, as shown in FIG. 5, by applying metallization 2 to the solder connection portion of the side plate 10 and maintaining a constant connection height h with the connection solder 6, the fulcrum position of the side plate 10 with respect to the thermal expansion of the ceramic substrate 1 Can be moved to the inside of the solder to prevent the occurrence of local stress and strain. Note that the same effect can be obtained by providing the connection height h for the solder connection portion between the top plate 9 and the side plate 10. In a normal state, the solder connection height is set to the top plate 9 and the side plate 1.
Because it becomes about several μm by its own weight of 0, the spacer,
By providing a support such as a support 12 inside the solder connection, it is necessary to have a constant connection height h. In order to obtain h, when the shear strain in the solder is γ and the displacement of the ceramic substrate 1 is Δl, a relational expression of γ = Δl / h is approximately established, and the relationship between γ and the solder rupture life is shown in FIG. As shown in FIG. 7, it is known that an inflection point of the rupture life exists around γ = 1%. Therefore, Δl / h = γ ≦ 1
H that satisfies% may be obtained. When the distance from the corner of the ceramic substrate 1 to the mounting position of the support is m, and the ratio of m to the side length of the ceramic substrate 1 is P, the relationship between P and the solder rupture life is experimentally shown in FIG. Where the inflection point of the solder rupture life is around P = 15%, and the support mounting position m must not be in the relationship of m ≧ 0.15 · l when the side length of the ceramic substrate 1 is l. Must.
【００１７】また、側板１０のはんだ接続部の上下もし
くは一方の断面形状を凸または円型にすることによっ
て、はんだ内でのボイド発生量及び発生ひずみ量を低減
させることが出来る。これは、図１０に示すように、側
板１０のはんだ接続部断面形状を凸−平型とし、３次元
熱弾塑性解析を行ない、両接続部はんだ内で発生するひ
ずみをシミュレーションした結果、凸形状の方が平型に
比べ発生する相当ひずみが小さくなるからである。シミ
ュレーションに使用した温度データを図１１に示すが、
温度範囲を−２５〜１５０℃として解析した。また図１
１は１５０℃における両接続箇所のはんだ断面において
発生する相当ひずみについて解析した分布図である。は
んだの熱疲労寿命を検討するパラメータの１つに最大相
当ひずみ値が有り、図１２（ａ）の凸形状では最大相当
ひずみが３．６％、（ｂ）の平型形状では最大相当ひず
みが４．６％となり、接続形状がはんだ内発生ひずみに
与える効果として約２２％（（４．６−３．６）／４．
６）の低減がなされることが分かった。なお、シミュレ
ーションに使用した各構成材料は、図１０において天板
９と多層基板１をセラミックス、側板１０を４２Ａｌｌ
ｏｙ、はんだ６をＳｎ−３７Ｐｂとして計算した。Further, by forming the cross-sectional shape of the upper and lower or one of the solder joints of the side plate 10 to be convex or circular, the amount of voids and the amount of generated strain in the solder can be reduced. As shown in FIG. 10, as shown in FIG. 10, the cross-sectional shape of the solder connection portion of the side plate 10 was set to a convex-flat shape, and three-dimensional thermo-elasto-plastic analysis was performed. This is because the equivalent strain that occurs is smaller in the case of the flat type. FIG. 11 shows the temperature data used for the simulation.
The analysis was performed with a temperature range of −25 to 150 ° C. FIG.
FIG. 1 is a distribution diagram obtained by analyzing the equivalent strain generated in the solder cross section at both connection points at 150 ° C. One of the parameters for examining the thermal fatigue life of the solder has a maximum equivalent strain value. The maximum equivalent strain is 3.6% in the convex shape in FIG. 12A and the maximum equivalent strain in the flat shape in FIG. The effect of the connection shape on the generated strain in the solder is about 22% ((4.6-3.6) / 4.
6) was found to be reduced. The constituent materials used in the simulation are as follows. In FIG. 10, the top plate 9 and the multilayer substrate 1 are made of ceramic, and the side plate 10 is made of 42 All.
oy and solder 6 were calculated as Sn-37Pb.
【００１８】また、接続用はんだ内部に発生するボイド
の低減方法としては、図９（ａ），（ｂ）に示す様に側
板１０のはんだ接続部の断面形状を凸１２（（ａ）図）
または円型（（ｂ）図）にすることによって、はんだ接
続時に発生したボイド８を外部に排出することが出来る
ものである。As a method of reducing voids generated inside the solder for connection, as shown in FIGS. 9 (a) and 9 (b), the cross-sectional shape of the solder connection portion of the side plate 10 is made to be convex 12 (FIG. 9 (a)).
Alternatively, by forming a circular shape (FIG. 10B), voids 8 generated during solder connection can be discharged to the outside.
【００１９】以上述べたように、本実施例によれば、キ
ャップ構造の変更、はんだの上下２段接続、はんだ接続
高さの制御を行なうことによって、セラミックス基板の
熱膨張により発生した応力、ひずみを分散させ、また、
はんだ内ボイド発生量を低減でき、熱疲労による封止寿
命を大幅に伸ばすことが出来る。As described above, according to the present embodiment, the stress and strain generated by the thermal expansion of the ceramic substrate can be obtained by changing the cap structure, connecting the upper and lower solder layers, and controlling the solder connection height. And also
The amount of voids generated in the solder can be reduced, and the sealing life due to thermal fatigue can be greatly extended.
【００２０】[0020]
【発明の効果】本発明によれば、セラミックス基板の熱
膨張によるはんだ部、封止キャップへの発生応力、ひず
みを分散、減少させることが出来、また、はんだ内ボイ
ド発生量を低減させることにより、はんだ接続部におけ
る封止信頼性を向上させ、封止寿命を大幅に伸ばすこと
が出来る。According to the present invention, the stress and strain generated in the solder portion and the sealing cap due to the thermal expansion of the ceramic substrate can be dispersed and reduced, and the amount of voids in the solder can be reduced. In addition, the sealing reliability at the solder connection part can be improved, and the sealing life can be greatly extended.
【図１】本発明を適用した電子回路装置の断面図であ
る。FIG. 1 is a sectional view of an electronic circuit device to which the present invention is applied.
【図２】従来の電子回路装置の断面図である。FIG. 2 is a cross-sectional view of a conventional electronic circuit device.
【図３】ＬＳＩチップの発熱によりセラミックス基板が
Δｌだけ膨張した状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state where a ceramic substrate expands by Δl due to heat generation of an LSI chip.
【図４】はんだ接続部に発生したボイドを示す図であ
る。FIG. 4 is a diagram showing voids generated in a solder connection portion.
【図５】はんだ接続高さを設けた電子回路装置の断面図
である。FIG. 5 is a sectional view of an electronic circuit device provided with a solder connection height.
【図６】封止体に応力、ひずみが発生した場合の変形図
である。FIG. 6 is a deformation diagram when stress and strain occur in a sealing body.
【図７】せん断ひずみとはんだ破断寿命の関係図であ
る。FIG. 7 is a diagram showing a relationship between shear strain and solder rupture life.
【図８】支持体取付け位置とはんだ破断寿命の関係図で
ある。FIG. 8 is a diagram showing a relationship between a support mounting position and a solder rupture life.
【図９】ボイドの排出状態を示す図である。FIG. 9 is a diagram showing a state in which voids are discharged.
【図１０】シミュレーションに使用した電子回路装置の
一部分の断面図である。FIG. 10 is a cross-sectional view of a part of the electronic circuit device used for the simulation.
【図１１】シミュレーションに使用した温度データ図で
ある。FIG. 11 is a temperature data diagram used for the simulation.
【図１２】相当ひずみ分布図である。FIG. 12 is an equivalent strain distribution diagram.
【図１３】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 13 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図１４】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 14 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図１５】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 15 is a sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図１６】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 16 is a sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図１７】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 17 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図１８】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 18 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図１９】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 19 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図２０】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 20 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
【図２１】本発明の一実施例に係る封止構造からなる電
子回路装置の断面図である。FIG. 21 is a cross-sectional view of an electronic circuit device having a sealing structure according to one embodiment of the present invention.
１…セラミックス基板、２…メタライズ、４…ＬＳＩ、
６…はんだ、ろう材、９…天板、１０…側板、１２…支
柱。1. Ceramic substrate, 2. Metallization, 4. LSI,
6 ... solder, brazing material, 9 ... top plate, 10 ... side plate, 12 ... support.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 秀昭 神奈川県秦野市堀山下１番地株式会社 日立製作所 神奈川工場内 (72)発明者 白井 貢 神奈川県秦野市堀山下１番地株式会社 日立製作所 神奈川工場内 (72)発明者 浜村 健一 神奈川県秦野市堀山下１番地株式会社 日立製作所 神奈川工場内 (56)参考文献 特開 昭62−281452（ＪＰ，Ａ) 特開 平１−191453（ＪＰ，Ａ) 特公 昭48−41754（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02,23/04 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideaki Sasaki 1 Horiyamashita, Hadano-shi, Kanagawa Prefecture Hitachi, Ltd. Kanagawa Plant (72) Inventor Mitsuru Shirai 1-Horiyamashita, Hadano-shi, Kanagawa Hitachi, Ltd. Kanagawa Plant (72) Inventor Kenichi Hamamura 1 Horiyamashita, Hadano-shi, Kanagawa Hitachi, Ltd. Kanagawa Factory (56) References JP-A-62-281452 (JP, A) JP-A-1-191453 (JP, A) JP-B-48-41754 (JP, B1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23 / 02,23 / 04
Claims (2)
と、該電子回路部品を上記基板に封止するための封止体
とを有する電子回路装置であり、この封止体が、第１の
はんだ接続部を介して上記基板に接続される枠状の第１
の封止体と、第２のはんだ接続部を介して上記第１の封
止体に蓋をするように該第１の封止体に接続される第２
の封止体とからなる電子回路装置において、上記第１の
封止体の基板側及び第２の封止体側の一方又は両方のは
んだ接続部における端部断面形状を凸型または円型とし
て、第１の封止体を夫々第１のはんだ接続部及び第２の
はんだ接続部を介して上記基板及び第２の封止体とはん
だ接続したことを特徴とする電子回路装置。An electronic circuit device comprising: a substrate; an electronic circuit component mounted on the substrate; and a sealing body for sealing the electronic circuit component to the substrate. A first frame-shaped connector connected to the substrate via the first solder connection portion;
And a second solder connected to the first seal to cover the first seal via a second solder connection.
In the electronic circuit device including the sealing member, one or both of the substrate side and the second sealing member side of the first sealing member are
The cross-sectional shape of the end of the soldered connection portion is made convex or circular, and the first sealing body is connected to the substrate and the second sealing body via the first solder connection portion and the second solder connection portion, respectively. An electronic circuit device characterized by being soldered to the electronic circuit device.
みをγ、上記基板の変位をΔｌとすると、Δｌ／ｈ＝γ
≦１％を満たし、この高さｈを維持するための支持手段
を設けると共に、該支持手段を上記基板上、第１、第２
の封止体のいずれかの四隅より上記基板の辺長に対して
１５％以上のところに有することを特徴とする請求項１
記載の電子回路装置。2. The height h of the solder connection portion is given by: Δl / h = γ, where γ is the shear strain and Δl is the displacement of the substrate.
≤1%, and a supporting means for maintaining the height h is provided.
2. The sealing member according to claim 1, wherein said sealing member is provided at 15% or more of the side length of said substrate from any of the four corners.
An electronic circuit device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062869A JP3033221B2 (en) | 1990-03-30 | 1991-03-27 | Electronic circuit device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-80712 | 1990-03-30 | ||
| JP8071290 | 1990-03-30 | ||
| JP3062869A JP3033221B2 (en) | 1990-03-30 | 1991-03-27 | Electronic circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212439A JPH04212439A (en) | 1992-08-04 |
| JP3033221B2 true JP3033221B2 (en) | 2000-04-17 |
Family
ID=26403927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062869A Expired - Fee Related JP3033221B2 (en) | 1990-03-30 | 1991-03-27 | Electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033221B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794074B2 (en) * | 2001-06-28 | 2011-10-12 | 京セラ株式会社 | Semiconductor element storage package and semiconductor device |
| JP4967481B2 (en) * | 2006-07-03 | 2012-07-04 | ソニー株式会社 | Functional device, and electronic device, module and electronic equipment provided with the functional device |
| JP2008235531A (en) * | 2007-03-20 | 2008-10-02 | Mitsubishi Electric Corp | Package for hermetic sealing, and connection structure |
| JP5515223B2 (en) * | 2008-02-12 | 2014-06-11 | ソニー株式会社 | Semiconductor device |
| JP5225044B2 (en) * | 2008-11-27 | 2013-07-03 | 京セラ株式会社 | Electronic component storage package, electronic device, and method of manufacturing electronic device |
| JP2011228591A (en) * | 2010-04-22 | 2011-11-10 | Kyocera Corp | Element housing package and electronic device equipped with the same |
| JP5975024B2 (en) | 2011-05-27 | 2016-08-23 | 日本電気株式会社 | Method for doping and dedoping lithium to negative electrode and method for producing negative electrode for lithium secondary battery |
| JP7019840B2 (en) * | 2019-01-17 | 2022-02-15 | 三菱電機株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
-
1991
- 1991-03-27 JP JP3062869A patent/JP3033221B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04212439A (en) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223741A (en) | Package for an integrated circuit structure | |
| US5151777A (en) | Interface device for thermally coupling an integrated circuit to a heat sink | |
| KR100247716B1 (en) | Structurally reinforced ball grid array semiconductor package and systems | |
| US6417026B2 (en) | Acoustic wave device face-down mounted on a substrate | |
| US4754371A (en) | Large scale integrated circuit package | |
| JPH10256315A (en) | Semiconductor chip bonding pad and its formation | |
| JP3033221B2 (en) | Electronic circuit device | |
| JPH0245357B2 (en) | KIBANNOSETSUZOKUKOZO | |
| JPH0541471A (en) | Semiconductor integrated circuit device | |
| US5151773A (en) | Electronic circuit apparatus comprising a structure for sealing an electronic circuit | |
| US4950843A (en) | Mounting structure for semiconductor device | |
| JPS6259888B2 (en) | ||
| JPH0316159A (en) | Electronic device | |
| JP3113400B2 (en) | Electronic circuit device | |
| JPH0677631A (en) | Mounting method of chip component onto aluminum board | |
| JPH05144971A (en) | Structure of chip carrier | |
| JPS60100443A (en) | Structure for mounting semiconductor device | |
| JPH0732218B2 (en) | Cooling device for integrated circuit | |
| JPH0119269B2 (en) | ||
| JP2705281B2 (en) | Semiconductor device mounting structure | |
| JPS61148826A (en) | Semiconductor device | |
| JPS5961154A (en) | Semiconductor device | |
| JPH07231055A (en) | Modular structure | |
| JPH10335533A (en) | Reinforcement type solder ball arrangement structure device | |
| JPH07120688B2 (en) | Micro joint structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |