JP3031283B2

JP3031283B2 - 対称積層型圧電セラミックトランス

Info

Publication number: JP3031283B2
Application number: JP9099151A
Authority: JP
Inventors: 光弘杉本; 祐子佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-04-16
Filing date: 1997-04-16
Publication date: 2000-04-10
Anticipated expiration: 2017-04-16
Also published as: JPH10290034A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノート型パーソナ
ルコンピュータや情報携帯端末あるいは車載用モニター
などに用いられる液晶表示パネルの冷陰極管バックライ
ト用のインバータ回路、民生製品一般に用いられるアダ
プタ電源回路、その他、電子複写機用の高圧発生回路等
に用いられる圧電セラミックトランスに関し、特に、大
きな変圧比が得られる積層構造の圧電セラミックトラン
スに関する。

【０００２】

【従来の技術】近年、ノート型パーソナルコンピュータ
や情報情報携帯端末等の液晶パネル用バックライトイン
バータなど、入力に対して高電圧の出力を必要とする電
源回路の変圧素子として、また電子装置のスイッチング
電源など小型化を実現するために高周波で駆動を必要と
する電源回路の変圧素子として、圧電効果を応用した圧
電セラミックトランスの開発が行われている。この圧電
セラミックトランスは、変圧素子として従来多用されて
きた電磁トランスに比して、高効率でかつ小型・薄型化
が容易であること、材料がセラミックであるので不燃性
であること、機械振動を変換エネルギーとするので漏れ
磁束がなく低電磁ノイズであることなどの特長を備えて
いる。

【０００３】ここで、圧電セラミックトランスは、素子
の外表面のみに電極が形成される単板型と、素子の内層
にも電極（内部電極）を形成した積層型とに分けられ
る。特に、積層型圧電セラミックトランスは、内部電極
を外表面に関りなく形成できるので、入力もしくは出力
のインピーダンスが素子の外形、寸法に制約されず、単
板型と比較して自由度のある設計ができる。このことか
ら、駆動部（入力側）に対する発電部（出力側）の電圧
比（昇圧比）をより大きくできるという長所がある。入
・出力のインピーダンスを逆にすれば、電圧比をより小
さくできる（降圧比を大きくできる）。

【０００４】このような特長を持つ積層型圧電セラミッ
クトランスの一例（従来例１）が、特開平５−２３５４
３２号公報（以後、第１の公報という）に開示されてい
る。図７は、上記第１の公報による積層型圧電セラミッ
クトランスの構成を示す図である。図７を参照して、圧
電セラミックトランス７０は、内部電極層と圧電セラミ
ック層とが交互に積み重ねられた積層構造をなしてお
り、積層方向の上下に一つずつ計二つの低インピーダン
ス部７１Ｕ，７１Ｂを備えている。それら二つの低イン
ピーダンス部に挟まれた中間部分は、一つの高インピー
ダンス部７２となっている。低インピーダンス部７１
Ｕ，７１Ｂでは、内部電極層７３と圧電セラミック層７
８，７６とが、内部電極層７３を圧電セラミック層７
８，７６で挟むようにして、交互に積層されている。高
インピーダンス部７２では、上下二つの内部電極層７４
の間に、圧電セラミック層７７が挟まれている。そし
て、低インピーダンス部７１Ｕ，７１Ｂそれぞれと高イ
ンピーダンス部７２との間には、絶縁板７５，７５が設
けられている。又、積層方向の最上層と最下層に、周波
数調整層としての圧電セラミック層７９，７９が設けら
れている。

【０００５】図８に、上記従来例１の積層型圧電セラミ
ックトランスの、入・出力の結線状態と各圧電セラミッ
ク層の分極方向（図８（ａ））、振幅分布（図８
（ｂ））及び応力分布（図８（ｃ））を示す。図８を参
照すると、この圧電トランスでは、低インピーダンス部
７１Ｕ，７１Ｂ内の、内部電極層７３に挟まれる各圧電
セラミック層７６，７８が、図中に矢印で示すように、
厚み方向（積層の方向）で互いに逆向きに分極されてい
る。一方、高インピーダンス部７２においては、上下二
つの内部電極層７４に挟まれる圧電セラミック層７７
は、図中に矢印で示すように、厚み方向に分極されてい
る。

【０００６】このように構成した圧電セラミックトラン
ス７０は、高インピーダンス部７２の一方の内部電極層
７４に接続された電気端子８２と他方の内部電極層７４
に接続された電気端子８３との間に、素子の厚み縦振動
の共振周波数に等しい周波数の交流電圧を印加すると、
逆圧電効果により高インピーダンス部７２の分極方向に
機械的歪みが発生し、素子全体に共振による振動が生じ
る。その共振時の振幅分布を図８（ｂ）に、又、応力分
布を図８（ｃ）に示す。低インピーダンス部７１Ｕ，７
１Ｂにおいては、上記素子全体の共振に応じて分極方向
に発生した機械的歪みに基づき、圧電効果により、隣り
合う内部電極層７３，７３間に電位差が生じるので、そ
の電位差を、電気端子８０，８１間から取り出すことが
できる。尚、上述の例では、入力側と出力側のインピー
ダンスの違いにより、出力電圧は入力電圧より低い電圧
に変換されるが、入力を低インピーダンス部、出力を高
インピーダンス部というふうに、これまで述べたとは反
対の関係で駆動すれば、逆に、低入力電圧を高出力電圧
に変換できる。

【０００７】従来の積層型圧電セラミックトランスの他
の例（従来例２）が、特開平５−２３５４３４号公報
（以下、第２の公報という）に開示されている。図９
は、上記第２の公報による積層型の圧電セラミックトラ
ンスの構成を示す図である。図９を参照すると、従来例
２の圧電セラミックトランスは、複数の内部電極層と圧
電セラミック層とを交互に積層した、積層構造のもので
ある。積層体は、下から順に、高インピーダンス部９２
と、それに続く二つの低インピーダンス部９１Ｍ，９１
Ｕからなる。高インピーダンス部９２は、上下二つの内
部電極層９４，９４とそれら二つの電極層に挟まれた圧
電セラミック層９７とからなる。低インピーダンス部９
１Ｍ，９１Ｕでは、内部電極層９３と圧電セラミック層
９６，９８とが、内部電極層９３を圧電セラミック層９
６，９８で挟むようにして、交互に積層されている。そ
して、高インピーダンス部９２と積層体の中央部に位置
する低インピーダンス部９１Ｍとの間および低インピー
ダンス９１Ｍ，９１Ｕどうしの間に、絶縁板９５が介挿
されている。又、積層体の最上層と最下層に、周波数調
整層としての圧電セラミック層９９，９９が設けられて
いる。

【０００８】このように構成した圧電セラミックトラン
スは、先に述べた従来例１におけると同様に、高インピ
ーダンス部９２を入力側、低インピーダンス部９１Ｕ，
９１Ｍを出力側にすると、入力側と出力側とのインピー
ダンスの違いにより、入力電圧をより低い出力電圧に変
換する。逆に、低インピーダンス部９１Ｕ，９１Ｍを入
力側、高インピーダンス部９２を出力側として駆動すれ
ば、低い入力電圧を高い出力電圧に変換できる。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術による積層構造の圧電セラミックトランス
には、いくつかの問題点がある。第１の問題は、高イン
ピーダンス部から高電圧の出力電圧を取り出し又はこれ
に高い電圧を入力したりするのに、限界があることであ
る。これは、低インピーダンス部の内部電極層と高イン
ピーダンス部の内部電極層とが近接しており、両内部電
極層間に加わる高電圧に対して充分な絶縁距離を確保で
きないからである。逆に、絶縁距離を確保するために素
子の（積層方向の）厚みに対して絶縁板の厚さを厚くす
ると、圧電体として不活性な領域が増えるため、圧電セ
ラミックトランスの変換効率が低下してしまう。

【００１０】第２の問題は、駆動時に素子の振動状態を
阻害することのないような素子の保持（実装）ができ
ず、変換効率が低下してしまうことである。一般に、素
子の保持は、振動のノードを含む領域で行うのが最適と
されている。しかし、上に述べた従来の圧電セラミック
トランスはいずれも、厚み方向の縦振動モードで動作す
ることから、そのノード領域は素子の厚み方向に存在し
ている。ところが、従来の圧電セラミックトランスは非
常に薄いので、ノード領域のみでの実装は困難であり、
どうしても実装構造が素子の振動を阻害し、トランスと
しての変換効率が低下してしまうのである。その上、高
インピーダンス部では内部電極層が素子の振動のノード
に位置しないので、内部電極層と外部の電気端子との接
続構造も素子の振動を阻害してしまう。

【００１１】このように、従来の圧電セラミックトラン
スには、高電圧の取り扱いを保証するための絶縁距離の
確保が困難で、変換素子として必要な充分な変圧比を得
ることができない、実装構造に起因する効率低下が避け
られず延いては接続の信頼性が十分でないなどの問題が
ある。

【００１２】本発明は、上記従来の技術による圧電セラ
ミックトランスの問題点に鑑みてなされたものであっ
て、高電圧を発生させ又は入力するために、高インピー
ダンス部の内部電極層と低インピーダンス部の内部電極
層との間に充分な絶縁距離を確保すること及び、変換素
子としての充分な変圧比が得られる状態での駆動を可能
にすると共に接続の信頼性を高めるために、素子の振動
を阻害することのない接続構造を実現することにより、
高効率で、高電圧を取り扱うことが可能であり、しかも
接続の信頼性に優れた積層型の圧電セラミックトランス
とを提供することを目的とするものである。

【００１３】

【課題を解決するための手段】本発明の対称積層型圧電
セラミックトランスは、形状が直方体で、その直方体が
長辺方向に沿って、両端に位置する二つの低インピーダ
ンス部と、前記二つの低インピーダンス部に挟まれた一
つの高インピーダンス部とに区分され、各各の前記低イ
ンピーダンス部は、薄板状の内部電極層と薄板状の圧電
セラミック層とが前記直方体の長辺方向に交互に積層さ
れた構造であり、前記高インピーダンス部は、一つの薄
板状の内部電極層とこれを挟んで対置する二つの板状の
圧電セラッミク層とからなる、前記直方体の長辺方向に
積層された構造であるとともに、前記低インピーダンス
部内の前記高インピーダンス部に最近の内部電極層と前
記高インピーダンス部内の内部電極層との間の距離が、
前記低インピーダンス部内の互いに隣り合う各各の内部
電極層間の距離よりも大なることを特徴とする。

【００１４】又、本発明の対称積層型圧電セラミックト
ランスは、上記の圧電セラミックトランスにおいて、前
記高インピーダンス部内の内部電極層が、前記直方体の
長辺の中央に位置することを特徴とする。

【００１５】本発明の対称積層型圧電セラミックトラン
スは、複数の内部電極層と圧電セラミック層とが交互に
積層された積層構造である。従って、圧電セラミック層
の分極方向は全て積層方向でしかも素子のバルク中にお
いても分極が均一であり、圧電トランスとして動作させ
るときの振動阻害がなく、高効率な動作ができる。各圧
電セラミック層の分極方向と圧電セラミックトランスと
して動作させるときの長さ方向の縦振動のモードとが一
致しているので、圧電セラミックトランスに与える（入
力する）電気的なエネルギー対して機械的に変換される
エネルギーを大きくすることができ、大きな変圧比を得
ることができる。

【００１６】本発明の対称積層型圧電セラミックトラン
スにおいては、高インーピダンス部の内部電極層が、積
層体の長辺（積層方向）に対して高インピーダンス部の
中央に位置している。その高インピーダンス部中央の内
部電極層から高圧の出力電圧を取り出し又はその内部電
極層に高電圧を入力できるので、高電圧の入・出力に対
する絶縁距離を従来に比べて十分大きくできる。

【００１７】そして、素子の振動モードが積層体の長辺
方向となるので、素子の振動ノードで素子を保持する領
域を容易に確保できる。その結果、素子に生じる振動を
阻害しない、つまり効率低下を伴わない実装ができる。

【００１８】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、三つの実施例を用い、図面を参照して説明する。

【００１９】（実施例１）図１〜図３は、本発明の第１
の実施例（実施例１）による対称積層型圧電セラミック
トランスを示す模式図である。図１（ａ）は、本実施例
の模式的斜視図を示し、図１（ｂ）は、図１（ａ）中の
Ａ１−Ａ２切断線に沿った模式的断面図を示す。図１
（ａ）を参照して、圧電セラミックトランス１０は平板
状の直方体であって、直方体の長辺に沿って、両端側に
位置する二つの低インピーダンス部１１Ｌ，１１Ｒと、
それら二つの低インピーダンス部に挟まれた一つの高イ
ンピーダンス部１２とが、等間隔で並んでいる。

【００２０】低インピーダンス部１１Ｌ，１１Ｒにおい
ては、内部電極層１３Ａ，１３Ｂと圧電セラミック層１
４とが、交互に、長辺方向に一定の間隔で積層されてい
る。一方、高インピーダンス層１２には、直方体の長辺
の中央に当たる位置に、内部電極層１５が配設されてい
る。そして、その内部電極層１５を挟んで、低インピー
ダンス１１Ｌ側と低インピーダンス１１Ｒ側に各一つず
つ配置された二つの圧電セラミック層１４，１４が対置
している。各内部電極層１３Ａ，１３Ｂ，１５は、図１
（ｂ）に示すように、圧電セラミックトランス１０の長
辺に沿う軸を法線とする平面状に形成されている。尚、
各低インピーダンス部１１Ｌ，１１Ｒの圧電セラミック
層の積層数は、変換素子として必要とされる変圧比によ
って決まるので、適宜、調整する。

【００２１】ここで、各圧電セラミック層の分極方向つ
いて説明する。図２（ａ）は、本実施例における圧電セ
ラミック層の分極方向を示す平面図である。図２（ｂ）
は、図２（ａ）中のＡ１−Ａ２切断線での断面図であ
る。図２（ａ）を参照して、本実施例による圧電セラミ
ックトランスの低インピーダンス部には、内部電極層１
３Ａをグランド電位とし内部電極層１３Ｂを高電位にす
ることで、図示するような、長辺方向で互いに逆向きの
分極２１Ａ，２１Ｂが、交互に得られる。一方、高イン
ピーダンス部１２には、内部電極層１３Ａをグランド電
位とし、中央の内部電極層１５を高電位にすることによ
り、図示するような、長辺方向で違いに逆向きの分極２
２Ａ，２２Ｂが得られる。尚、上述の分極方向は一例で
あって、それぞれの内部電極層に対して、図示した向き
とは全く逆向きになるように分極しても、何ら問題な
い。圧電セラミックトランス内部の分極状態は、図２
（ａ），（ｂ）に図示するように、セラミック層１４の
各層が、それぞれ、長辺方向に沿って面内均一に分極さ
れた状態にある。そして、トランス全体として見たとき
の分極は、高インピーダンス部１２中央の内部電極層１
５に関して対称となっている。

【００２２】次に、図３に、本実施例における電気的結
線状態を、模式的に示す。電気的結線をこの図に示すよ
うにすると、例えば、駆動側（入力側）電圧として、素
子の長辺に対して縦振動３／２波長モードの共振を生じ
させるような周波数の交流電圧を、低インピーダンス部
１１Ｌ，１１Ｒの引出し線３０，３１間に加えると、逆
圧電効果により、低インピーダンス部１１Ｌ，１１Ｒの
分極方向に機械的歪みが発生する。その結果、素子全体
に共振による振動が生じる。高インピーダンス部１２に
は、上記素子全体の振動により分極方向に発生した機械
的歪みにより、圧電効果で、中央の内部電極層１５とこ
れに最近の内部電極層１３Ａ，１３Ａとの間に電位差が
生じる。その電位差を引出し線３０，３２の間から、出
力電圧として取り出すことができる。上述の例では、入
力側と出力側のインピーダンスの違いにより、入力電圧
をそれより高い出力電圧に変換（昇圧）する。その際、
高電圧が発生する内部電極層線１５は、高インピーダン
ス部１２の中央に位置するので、グランド電位側の内部
電極層１３Ａとの間に充分な絶縁耐圧距離を確保でき
る。尚、高インピーダンス部１２を駆動（入力側）と
し、低インピーダンス部１１Ｌ，１１Ｒを発電（出力
側）とすれば、上述したとは逆に、高い入力電圧をそれ
より低い出力電圧に変換（降圧）できる。

【００２３】以下に、本実施例による対称積層型圧電セ
ラミックトランスの具体的な構造および製造方法につい
て、説明する。本実施例では、圧電セラミックシートに
内部電極層をスクリーン印刷し、その内部電極層印刷済
みの各圧電セラミックシートを重ね合わせて積層体を形
成し、一体焼結（焼成）するという、いわゆるグリーン
シート積層法により圧電セラミックトランスを製造し
た。圧電セラミック材料には、ＰＺＴ（ＰｂＺｒＯ₃−
ＰｂＴｉＯ₃）系の材料（商品名：ネペック８、（株）
トーキン製）を用いた。内部電極層の材料には、Ａｇ・
Ｐｄ合金もしくはＰｔ系の導電性ペースト材を用いた。
焼結後の素子のサイズは、長さ４２ｍｍ、幅５．５ｍ
ｍ、厚さ１．４ｍｍとした。また、低インピーダンス部
１１Ｌ，１１Ｒの積層構造は、圧電セラミック層の各層
の積層方向（素子の長辺方向）の厚みが約２５０μｍ、
内部電極層の各層の厚みが約５μｍになるように調整し
た。一方、高インピーダンス層１２の積層構造は、圧電
セラミック層の各層の積層方向の厚みが約７ｍｍ、内部
電極層の各層の厚みが約５μｍになるように調整した。
高インピーダンス部１２の圧電セラミック層の厚みが低
インピーダンス部のそれと比較して非常に大きい（約２
８倍）が、このような厚い圧電セラミック層は、内部電
極層を印刷しない圧電セラミックシートを積層すること
で製造した。

【００２４】このようにして完成させた対称積層型圧電
セラミックトランスは、実際に駆動させるために、内部
電極層どうしを図３に示す状態に接続しまた外部と電気
的に接続させるのための電極（外部電極）が必要とな
る。図４（ａ）は、その外部電極の様子を示す斜視図で
ある。又、図４（ｂ）は、図４（ａ）中のＡ１−Ａ２切
断線に沿った断面図および、駆動時における素子の長辺
方向の縦振動の振幅を示す図である。図４（ｃ）は、図
４（ａ）中のＢ１−Ｂ２切断線に沿った断面図である。
図４（ａ）を参照して、圧電セラミックトランス１０に
は、その上面に、内部電極層どうしを接続すると共に外
部との電気接続を行うための外部電極４０Ｕ，４１Ｕが
形成されている。二つの低インピーダンス部１１Ｌ，１
１Ｒの外部電極４０Ｕ，４０Ｕはそれぞれ、素子の幅方
向の中心線（図中のＡ１−Ａ２線）の位置で、各内部電
極層１３Ａと接続している。又、素子の下面にあって上
面の外部電極４０Ｕに対向する位置には、隠れて見えな
いが、内部電極層１３Ｂに接続する外部電極が形成され
ている。一方、高インピーダンス部１２にあっては、上
面の外部電極４１Ｕが、素子中央の内部電極層１５と、
素子の幅方向の中心線（図中のＡ１−Ａ２線）の位置で
接続している。又、素子下面にあって上面の外部電極４
１Ｕに対向する位置には、隠れて見えないが、内部電極
層１５に接続する外部電極が形成されている。上述した
各外部電極４０Ｕ，４１Ｕは、圧電セラミックシートの
積層体を一体焼結した後、スクリーン印刷でパターン印
刷し、再度焼成して形成している。各外部電極は、材料
にＡｇ・Ｐｄ合金の導電性ペーストを用い、厚みは１０
μｍである。低インピーダンス部の外部電極４０Ｕは、
パターン幅が約１ｍｍの帯状であり、高インピーダンス
部の外部電極４１Ｕは、１ｍｍ□である。

【００２５】図４（ｂ），（ｃ）に示すように、低イン
ピーダンス部の内部電極層１３Ａ，１３Ｂは、内部の電
極層が互いに電気的に分離するように、素子の上面また
は下面には露出しない構造となっている。ここで、本実
施例の圧電セラミックトランスを、図３に示した結線状
態で、長さ方向の３／２波長の縦振動モードで駆動させ
た場合、振動の振幅がゼロとなるノード４２は、図４
（ｂ）に示すように、素子の上面および下面に各３個所
ずつ存在する。そしてそれらのノードの位置は、低イン
ピーダンス部の外部電極４０Ｕ及び、高インピーダンス
部の外部電極４１Ｕの位置に一致している（但し、低イ
ンピーダンス部１１Ｌ，１１Ｒにおいては、各部の長辺
方向の中央の位置）。従って、素子の保持および外部と
の電気的接続構造を上記のノード４２の位置に設けれ
ば、従来と比較して、素子の振動阻害による発熱や効率
低下のない信頼性の高い実装ができる。また、高電圧に
対する絶縁距離についてみれば、本実施例では高インピ
ーダンス部１２の中央部の外部電極４１Ｕ，４１Ｂに高
電圧が生じるのであるが、隣接する外部電極４０Ｕ及び
内部電極層１３Ａとは少なくとも６ｍｍ以上の距離があ
るので、数ＫＶの高電圧を発生させても全く問題はな
い。

【００２６】本実施例の対称積層型圧電セラミックトラ
ンスは、図３に示した結線状態で、低インピーダンス部
１１Ｌ，１１Ｒを駆動部（入力側）とし高インピーダン
ス部１２を発電部（出力側）とし、又、出力負荷を１０
０ｋΩの純抵抗負荷として、素子の長さ方向の縦振動３
／２波長の共振モードで駆動させた場合、入力電圧に対
する出力電圧の昇圧比は６０以上、そのときの入力電力
に対する出力電力の変換効率は９０％以上となり、高昇
圧比で高効率な動作を行うことが確認された。このとき
の入力側での電力は、３Ｗであった。

【００２７】尚、本実施例に示した圧電セラミックトラ
ンスの昇圧比は、高インピーダンス部および低インピー
ダンス部の各電極間の静電容量に依存するので、圧電セ
ラミック層の厚みを変更することで任意に制御できる。

【００２８】（実施例２）次に、本発明の第２の実施例
（実施例２）について説明する。図５（ａ）は、実施例
２の外観を模式的に示す斜視図である。図５（ｂ）は、
図５（ａ）中のＡ１−Ａ２切断線に沿った断面図および
駆動時における素子の長辺方向の縦振動の振幅を示す図
である。図５（ｃ）は、図５（ａ）中のＢ１−Ｂ２切断
線に沿った断面図である。図５（ｄ）は、図５（ａ）中
のＣ１−Ｃ２切断線に沿った断面図である。

【００２９】図５（ａ）〜図５（ｄ）に示すように、本
実施例では、低インピーダンス部の内部電極層１３Ａ
が、素子の上面で、一つの外部電極４０Ｕに接続してい
る。そして、対向面側（素子の下面側）には内部電極層
１３Ｂに接続する外部電極４０Ｂが設けられているの
で、内部電極層１３Ａは、その下面側の外部電極４０Ｂ
を逃げるようなパターンにされている。内部電極層１３
Ｂも、同様に、素子上面側の外部電極４０Ｕとの接触を
避けるようなパターンにされている。

【００３０】本実施例のように構成すると、実施例１に
比較して低インピーダンス部の内部電極層１３Ａ，１３
Ｂ間の分極ロスが少なくなるので、トランスとしての特
性を向上させることができる。実際に、内部電極層と外
部電極との逃げ量を０．３ｍｍ（素子の幅方向の量）と
して実施例１と同様の条件で評価したところ、入力電圧
に対する出力電圧の昇圧比は６５以上、入力電力に対す
る出力電力の変換効率は９２％以上となり、より高昇圧
比で高効率な動作をすることが確認できた。

【００３１】（実施例３）次に、本発明の第３の実施例
（実施例３）について説明する。図６（ａ）は、実施例
３の外観を模式的に示す斜視図である。図６（ｂ）は、
図６（ａ）中のＡ１−Ａ２切断線に沿った断面図および
駆動時における素子の長辺方向の縦振動の振幅を示す図
である。図６（ｃ）は、図６（ａ）中のＢ１−Ｂ２切断
線に沿った断面図である。図６（ｄ）は、図６（ａ）中
のＣ１−Ｃ２切断線に沿った断面図である。

【００３２】図６（ａ）〜図６（ｄ）に示すように、本
実施例においては、低インピーダンス部の内部電極層１
３Ａ，１３Ｂを接続する外部電極４０Ｕ，４０Ｂの配線
幅をより狭くし、且つ素子の稜に寄せて設けている。
又、素子の保持と外部との接続のために、外部電極４０
Ｕ，４０Ｂとは別に、電極パッド５０Ｕ，５０Ｂを設け
ている。これにより、実施例２に比較して低インピーダ
ンス部の分極１３Ａ，１３Ｂ間の分極ロスをさらに少な
くすることができ、トランスの特性を向上させることが
できる。実際に、外部電極４０Ｕ，４０Ｂの線幅を０．
２ｍｍ、内部電極層と外部電極との逃げ量を０．３ｍｍ
（素子の幅方向の量）として、実施例１と同様の条件で
評価したところ、入力電圧に対する出力電圧の昇圧比は
６７以上、入力電力に対する出力電力の変換効率は９
２．５％以上となり、さらに高昇圧比で高効率な動作を
することが確認できた。

【００３３】尚、内部電極層を接続するために素子の表
面に形成する外部電極は、高変圧比かつ高効率な動作を
実現するために、低インピーダンス部の内部電極層の有
効面積を大きくとれるパターンであれば、上述したこと
とは異なって、素子の上下面ではなく、左右の側面に設
けてもよい。又、それぞれの内部電極層を一つおきに接
続する二種類の外部電極は、素子の同じ一つの面上に設
けてもよい。

【００３４】

【発明の効果】以上説明したように、本発明の対称積層
型圧電セラミックトランスは従来のものと比較して、以
下に列挙する作用効果を奏する。（１）高インピーダンス部の内部電極層が直方体の素子
の長辺の中央の位置に形成されており、その高インピー
ダンス部中央の内部電極層を高電圧の入力または出力に
用いることができるので、高電圧の出力または入力に関
わる内部電極層に十分な絶縁距離を確保できる。（２）又、絶縁距離確保のために従来高インピーダンス
部と低インピーダンス部との間などに配置されていた不
活性な絶縁板が不要になり、その絶縁板によって生じて
いた圧電セラミックトランスの振動阻害がなくなるの
で、電力変換効率を高め得るのみならず、高変圧比を得
ることができる。（３）素子の振動モードが長さ方向であるので、素子を
その振動ノードで保持することが容易で、素子の振動の
阻害による発熱や効率低下のない、従って信頼性の高い
素子の実装が可能となる。

【図面の簡単な説明】

【図１】本発明による対称積層型圧電セラミックトラン
スの外観を模式的に示す斜視図及び、Ａ１−Ａ２切断線
に沿った断面図である。

【図２】本発明による対称積層型圧電セラミックトラン
スにおける各セラミック層の分極方向を示す平面図及
び、Ａ１−Ａ２切断面における分極方向を示す図であ
る。

【図３】本発明による対称積層型圧電セラミックトラン
スにおける内部電極の結線状態を示す平面図である。

【図４】本発明の実施例１の外観を模式的に示す斜視
図、Ａ１−Ａ２切断線に沿った断面図と駆動時における
素子の長辺方向の縦振動の振幅を示す図及びＢ１−Ｂ２
切断線に沿った断面図である。

【図５】本発明の実施例２の外観を模式的に示す斜視
図、Ａ１−Ａ２切断線に沿った断面図と駆動時における
素子の長辺方向の縦振動の振幅を示す図、Ｂ１−Ｂ２切
断線に沿った断面図及びＣ１−Ｃ２線に沿った断面図で
ある。

【図６】本発明の実施例３の外観を模式的に示す斜視
図、Ａ１−Ａ２切断線に沿った断面図と駆動時における
素子の長辺方向の縦振動の振幅を示す図、Ｂ１−Ｂ２切
断線に沿った断面図及びＣ１−Ｃ２線に沿った断面図で
ある。

【図７】従来例１の積層型圧電セラミックトランスの構
成を示す斜視図である。

【図８】従来例１の積層型圧電セラミックトランスの入
・出力の結線状態と各圧電セラミック層の分極方向を示
す平面図、動作状態での振動分布を示す図及び動作状態
での応力分布を示す図である。

【図９】従来例２の積層型圧電セラミックトランスの構
成を示す斜視図である。

【符号の説明】

１０圧電セラミックトランス１１Ｌ，１１Ｒ低インピーダンス部１２高インピーダンス部１３Ａ，１３Ｂ，１５内部電極層１４圧電セラミック層２１Ａ，２１Ｂ，２２Ａ，２２Ｂ分極３０，３１，３２引出し線４０Ｕ，４０Ｂ，４１Ｕ，４１Ｂ外部電極４２ノード５０Ｕ，５０Ｂ電極パッド７０圧電セラミックトランス７１Ｕ，７１Ｂ，９１Ｍ，９１Ｕ低インピーダンス
部７２，９２高インピーダンス部７３，７４，９３，９４内部電極層７５，９５絶縁板７６，７７，７８，７９，９６，９７，９８，９９
圧電セラミック層８０，８１，８２，８３電気端子

Claims

(57)【特許請求の範囲】

【請求項１】形状が直方体で、その直方体が長辺方向
に沿って、両端に位置する二つの低インピーダンス部
と、前記二つの低インピーダンス部に挟まれた一つの高
インピーダンス部とに区分され、各各の前記低インピー
ダンス部は、薄板状の内部電極層と薄板状の圧電セラミ
ック層とが前記直方体の長辺方向に交互に積層された構
造であり、前記高インピーダンス部は、一つの薄板状の
内部電極層とこれを挟んで対置する二つの板状の圧電セ
ラッミク層とからなる、前記直方体の長辺方向に積層さ
れた構造であるとともに、前記低インピーダンス部内の
前記高インピーダンス部に最近の内部電極層と前記高イ
ンピーダンス部内の内部電極層との間の距離が、前記低
インピーダンス部内の互いに隣り合う各各の内部電極層
間の距離よりも大なることを特徴とする対称積層型圧電
セラミックトランス。
【請求項２】前記高インピーダンス部内の内部電極層
が、前記直方体の長辺の中央に位置することを特徴とす
る、請求項１記載の対称積層型圧電セラミックトラン
ス。
【請求項３】前記低インピーダンス部を構成する各各
の圧電セラミック層及び前記高インピーダンス部を構成
する各各の圧電セラミック層は前記直方体の長辺方向に
分極され、各各の低インピーダンス部及び高インピーダ
ンス部では、各各の内部電極層を挟んで隣接する圧電セ
ラミック層の分極の向きが互いに逆向きであること特徴
とする、請求項１記載の対称積層型圧電セラミックトラ
ンス。
【請求項４】前記低インピーダンス部の、前記直方体
の長辺に平行な少なくとも一つの側面に、低インピーダ
ンス部を構成する各各の内部電極層を互いに接続する電
極を設けたことを特徴とする、請求項３記載の対称積層
型圧電セラミックトランス。
【請求項５】前記低インピーダンス部及び前記高イン
ピーダンス部の、前記直方体の長辺に平行な一側面およ
びこれに対向する他の側面に存在する振動のノードを含
む領域に、外部との接続のための電極を設けたことを特
徴とする、請求項３又は請求項４記載の対称積層型圧電
セラミックトランス。