JP3017170B2 - 半導体集積回路のレイアウト設計方法 - Google Patents
半導体集積回路のレイアウト設計方法Info
- Publication number
- JP3017170B2 JP3017170B2 JP10227346A JP22734698A JP3017170B2 JP 3017170 B2 JP3017170 B2 JP 3017170B2 JP 10227346 A JP10227346 A JP 10227346A JP 22734698 A JP22734698 A JP 22734698A JP 3017170 B2 JP3017170 B2 JP 3017170B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- path
- cell
- information
- violation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体論理集積回
路のレイアウト設計方法に関する。
路のレイアウト設計方法に関する。
【０００２】
【従来の技術】従来の半導体論理集積回路のレイアウト
設計方法の一例が、特開平９−４５７７６号公報に記載
されている。この従来の半導体論理集積回路のレイアウ
ト設計方法は、図９に示すように、セル配置処理１、配
線混雑度予測処理２および配線混雑度緩和処理３からな
る。このような構成を有する従来の半導体論理集積回路
のレイアウト設計方法は次のように動作する。
設計方法の一例が、特開平９−４５７７６号公報に記載
されている。この従来の半導体論理集積回路のレイアウ
ト設計方法は、図９に示すように、セル配置処理１、配
線混雑度予測処理２および配線混雑度緩和処理３からな
る。このような構成を有する従来の半導体論理集積回路
のレイアウト設計方法は次のように動作する。
【０００３】セル配置処理１は、ネットリスト５とライ
ブラリ６を入力し、チップに対応する領域にセルを配置
する。配線混雑度予測処理２は、まず、チップを格子状
に分割し、全ネットについて、概略配線格子のどの辺を
通過するかの概略配線経路の決定を行う。そして、決定
した経路をもとに概略配線格子単位に格子内の配線リソ
ース（障害物）と格子を通過する配線本数とにより、格
子辺の配線混雑度を求める。これをチャネル単位にまと
め、チャネル単位に必要なトラック数を求める。
ブラリ６を入力し、チップに対応する領域にセルを配置
する。配線混雑度予測処理２は、まず、チップを格子状
に分割し、全ネットについて、概略配線格子のどの辺を
通過するかの概略配線経路の決定を行う。そして、決定
した経路をもとに概略配線格子単位に格子内の配線リソ
ース（障害物）と格子を通過する配線本数とにより、格
子辺の配線混雑度を求める。これをチャネル単位にまと
め、チャネル単位に必要なトラック数を求める。
【０００４】また、配線混雑度緩和処理２では、配線混
雑度情報から求めたチャネル単位の必要トラック数に基
づいて、配線混雑度の高いところのチャネル領域内のセ
ル列を移動（上下左右）させてチャネル内の配線リソー
スを増加させたり、あるいは、セル配置処理１の前にセ
ル配置禁止領域設定処理を行い、配線混雑度に応じてセ
ル配置禁止領域を設定し直したり、禁止領域のサイズを
変更して配線リソースを増加させたり、さらには、配線
リソースセルを配線混雑度の高い領域に配置し、重なっ
たセルの配置位置をずらして配線リソースを増加させる
処理（セル列位置再設定処理、配線リソースセル挿入処
理）も行われる。そして、配線処理部４は、配置混雑度
緩和後の配置情報に基づいてば配線処理を行う。
雑度情報から求めたチャネル単位の必要トラック数に基
づいて、配線混雑度の高いところのチャネル領域内のセ
ル列を移動（上下左右）させてチャネル内の配線リソー
スを増加させたり、あるいは、セル配置処理１の前にセ
ル配置禁止領域設定処理を行い、配線混雑度に応じてセ
ル配置禁止領域を設定し直したり、禁止領域のサイズを
変更して配線リソースを増加させたり、さらには、配線
リソースセルを配線混雑度の高い領域に配置し、重なっ
たセルの配置位置をずらして配線リソースを増加させる
処理（セル列位置再設定処理、配線リソースセル挿入処
理）も行われる。そして、配線処理部４は、配置混雑度
緩和後の配置情報に基づいてば配線処理を行う。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、配線混雑度の緩和を目的としているた
め、制約情報や制約違反については考慮されていないと
いう問題があった。また、制約情報を考慮していないた
め、配線混雑度緩和後のセル配置位置の結果により制約
違反が生じる場合や制約違反が悪化する場合があるとい
う問題があった。さらに、配線層への考慮がないため、
概略の配線経路だけでは配線混雑度が実際より大きく出
る可能性があるという問題があった。
た従来技術では、配線混雑度の緩和を目的としているた
め、制約情報や制約違反については考慮されていないと
いう問題があった。また、制約情報を考慮していないた
め、配線混雑度緩和後のセル配置位置の結果により制約
違反が生じる場合や制約違反が悪化する場合があるとい
う問題があった。さらに、配線層への考慮がないため、
概略の配線経路だけでは配線混雑度が実際より大きく出
る可能性があるという問題があった。
【０００６】この発明は上述した事情に鑑みてなされた
もので、制約違反パスの制約違反を緩和することがで
き、また、配置改善後の配線混雑の悪化を防ぐことがで
き、さらに、より実配線処理に近い配線長と配線混雑情
報とを得ることができる半導体集積回路のレイアウト設
計方法を提供することを目的とする。
もので、制約違反パスの制約違反を緩和することがで
き、また、配置改善後の配線混雑の悪化を防ぐことがで
き、さらに、より実配線処理に近い配線長と配線混雑情
報とを得ることができる半導体集積回路のレイアウト設
計方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、セルの配置位置を
決定するステップと、チップを格子状に分割して概略配
線格子を作成し、前記セルの配置位置に従って、セルが
概略配線格子のどこを通過するかを示す概略配線経路を
決定するステップと、前記概略配線経路に基づいて、制
約違反を起こしている違反パスを検索するステップと、
検索された違反パス上の始点セル及び終点セルのみを囲
む第１の領域と、この違反パス上の全セルを囲む第２の
領域とを求め、再配置情報として設定するステップと、
前記再配置情報が存在する場合に、前記第１の領域から
前記第２の領域まで再配置領域を広げながら違反パス上
のセルに対して配置改善を行うステップと、前記概略配
線経路を配線可能層へ割り振り、概略配線格子毎の予測
配線本数と予め設定されている配線格子数とから配線混
雑度を予測するステップとを有し、前記配線混雑度を考
慮して違反パス上のセルに対して配置改善を行うことを
特徴とする。
るために、請求項１記載の発明では、セルの配置位置を
決定するステップと、チップを格子状に分割して概略配
線格子を作成し、前記セルの配置位置に従って、セルが
概略配線格子のどこを通過するかを示す概略配線経路を
決定するステップと、前記概略配線経路に基づいて、制
約違反を起こしている違反パスを検索するステップと、
検索された違反パス上の始点セル及び終点セルのみを囲
む第１の領域と、この違反パス上の全セルを囲む第２の
領域とを求め、再配置情報として設定するステップと、
前記再配置情報が存在する場合に、前記第１の領域から
前記第２の領域まで再配置領域を広げながら違反パス上
のセルに対して配置改善を行うステップと、前記概略配
線経路を配線可能層へ割り振り、概略配線格子毎の予測
配線本数と予め設定されている配線格子数とから配線混
雑度を予測するステップとを有し、前記配線混雑度を考
慮して違反パス上のセルに対して配置改善を行うことを
特徴とする。
【０００８】
【０００９】また、請求項２記載の発明では、セルの配
置位置を決定するステップと、チップを格子状に分割し
て概略配線格子を作成し、前記セルの配置位置に従っ
て、セルが概略配線格子のどこを通過するかを示す概略
配線経路を決定するステップと、前記概略配線経路に基
づいて、制約違反を起こしている違反パスを検索するス
テップと、検索された違反パス上の始点セル及び終点セ
ルのみを囲む第１の領域と、この違反パス上の全セルを
囲む第２の領域とを求め、再配置情報として設定するス
テップと、前記再配置情報が存在する場合に、前記第１
の領域から前記第２の領域まで再配置領域を広げながら
違反パス上のセルに対して配置改善を行うステップと、
前記概略配線経路を配線可能層へ割り振り、概略配線格
子毎の予測配線本数と予め設定されている配線格子数と
から配線混雑度を予測するステップと、前記配線可能層
への割り振り状態を示す配線情報に従ってネット毎の仮
想配線長を求めるステップとを有し、前記違反パスを検
索するステップは、前記仮想配線長と予め設定された制
約情報とを比較し、制約違反を起こしているパス情報を
検索することを特徴とする。
置位置を決定するステップと、チップを格子状に分割し
て概略配線格子を作成し、前記セルの配置位置に従っ
て、セルが概略配線格子のどこを通過するかを示す概略
配線経路を決定するステップと、前記概略配線経路に基
づいて、制約違反を起こしている違反パスを検索するス
テップと、検索された違反パス上の始点セル及び終点セ
ルのみを囲む第１の領域と、この違反パス上の全セルを
囲む第２の領域とを求め、再配置情報として設定するス
テップと、前記再配置情報が存在する場合に、前記第１
の領域から前記第２の領域まで再配置領域を広げながら
違反パス上のセルに対して配置改善を行うステップと、
前記概略配線経路を配線可能層へ割り振り、概略配線格
子毎の予測配線本数と予め設定されている配線格子数と
から配線混雑度を予測するステップと、前記配線可能層
への割り振り状態を示す配線情報に従ってネット毎の仮
想配線長を求めるステップとを有し、前記違反パスを検
索するステップは、前記仮想配線長と予め設定された制
約情報とを比較し、制約違反を起こしているパス情報を
検索することを特徴とする。
【００１０】この発明では、セルの配置位置を決定した
後、セルが概略配線格子のどこを通過するかを示す概略
配線経路を決定し、前記概略配線経路に基づいて、制約
違反を起こしている違反パスを検索し、検索された違反
パスに対して、再配置範囲を求め、前記再配置範囲を領
域内で広げながら違反パス上のセルに対して配置改善を
行う。したがって、制約違反パスの制約違反を緩和する
ことが可能となり、また、配置改善後の配線混雑の悪化
を防ぐことが可能となり、さらに、より実配線処理に近
い配線長と配線混雑情報とを得ることが可能となる。
後、セルが概略配線格子のどこを通過するかを示す概略
配線経路を決定し、前記概略配線経路に基づいて、制約
違反を起こしている違反パスを検索し、検索された違反
パスに対して、再配置範囲を求め、前記再配置範囲を領
域内で広げながら違反パス上のセルに対して配置改善を
行う。したがって、制約違反パスの制約違反を緩和する
ことが可能となり、また、配置改善後の配線混雑の悪化
を防ぐことが可能となり、さらに、より実配線処理に近
い配線長と配線混雑情報とを得ることが可能となる。
【００１１】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態による半導体集積回路のレイ
アウト設計方法の機能構成を示すブロック図である。図
において、本発明の一実施例は、各種入力情報１０、入
力処理部１１、セル配置処理部１２、配置解析処理部１
３、配線処理部１４および再配置情報／配線混雑度情報
１５から構成されている。
の形態を説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態による半導体集積回路のレイ
アウト設計方法の機能構成を示すブロック図である。図
において、本発明の一実施例は、各種入力情報１０、入
力処理部１１、セル配置処理部１２、配置解析処理部１
３、配線処理部１４および再配置情報／配線混雑度情報
１５から構成されている。
【００１２】入力処理部１１は、ネットリスト１０ａ、
ライブラリ１０ｂおよび制約情報１０ｃを入力する。セ
ル配置処理部１２は、配置処理１２ａおよび再配置情報
による配置改善処理１２ｂを備えており、入力された情
報に従ってセルの配置処理を行うとともに、再配置情報
／配線混雑度情報１５に従って配置改善処理を行う。特
に、配置処理１２ａは、入力情報に従ってセルの配置位
置を決定する。また、再配置情報による配置改善処理１
２ｂは、後述する配置解析処理部１３より求めた再配置
情報／配線混雑度情報１５に従って、タイミング制約違
反を起こしているパス上のセルに対して領域による配置
改善を行う。
ライブラリ１０ｂおよび制約情報１０ｃを入力する。セ
ル配置処理部１２は、配置処理１２ａおよび再配置情報
による配置改善処理１２ｂを備えており、入力された情
報に従ってセルの配置処理を行うとともに、再配置情報
／配線混雑度情報１５に従って配置改善処理を行う。特
に、配置処理１２ａは、入力情報に従ってセルの配置位
置を決定する。また、再配置情報による配置改善処理１
２ｂは、後述する配置解析処理部１３より求めた再配置
情報／配線混雑度情報１５に従って、タイミング制約違
反を起こしているパス上のセルに対して領域による配置
改善を行う。
【００１３】配置解析処理部１３は、概略配線経路の決
定処理１３ａ、配線混雑度の予測処理１３ｂ、仮想配線
長の予測処理１３ｃ、制約違反パスの検索処理１３ｄ、
再配置情報の設定処理１３ｅおよび判断処理１３ｆを備
えている。配置解析処理部１３は、セル配置処理部１２
で行われたセルの配置結果に対して配線混雑度と仮想配
線長との予測処理を行い、仮想配線長の結果と既に入力
している制約情報を比較してタイミング制約違反を起こ
しているパスを検索し、タイミング制約違反を起こして
いるパス上のセルに関しては、再配置情報／配線混雑度
情報１５を求める。
定処理１３ａ、配線混雑度の予測処理１３ｂ、仮想配線
長の予測処理１３ｃ、制約違反パスの検索処理１３ｄ、
再配置情報の設定処理１３ｅおよび判断処理１３ｆを備
えている。配置解析処理部１３は、セル配置処理部１２
で行われたセルの配置結果に対して配線混雑度と仮想配
線長との予測処理を行い、仮想配線長の結果と既に入力
している制約情報を比較してタイミング制約違反を起こ
しているパスを検索し、タイミング制約違反を起こして
いるパス上のセルに関しては、再配置情報／配線混雑度
情報１５を求める。
【００１４】より具体的には、概略配線経路の決定処理
１３ａは、チップ上を格子状に分割して概略配線格子を
作り、全ネットについて概略配線格子のどの辺を通過す
るかの概略配線経路の決定を行う。経路の決定方法につ
いては、従来の概略配線手法を用いる。また、配線混雑
度の予測処理１３ｂは、概略配線経路の決定処理１３ａ
によって決定した経路を入力情報であるライブラリ１０
ｂで設定してある配線可能層へ割り振り、概略配線格子
毎の予測配線本数とライブラリ１０ｂに設定してある配
線格子数とから配線混雑度を予測し、再配置情報／配線
混雑度情報１５の配線混雑度情報として設定する。
１３ａは、チップ上を格子状に分割して概略配線格子を
作り、全ネットについて概略配線格子のどの辺を通過す
るかの概略配線経路の決定を行う。経路の決定方法につ
いては、従来の概略配線手法を用いる。また、配線混雑
度の予測処理１３ｂは、概略配線経路の決定処理１３ａ
によって決定した経路を入力情報であるライブラリ１０
ｂで設定してある配線可能層へ割り振り、概略配線格子
毎の予測配線本数とライブラリ１０ｂに設定してある配
線格子数とから配線混雑度を予測し、再配置情報／配線
混雑度情報１５の配線混雑度情報として設定する。
【００１５】仮想配線長の予測処理１３ｃは、配線混雑
度の予測処理１３ｂで配線可能層へ割り振った配線情報
に従ってネット毎の仮想配線長を求める。制約違反パス
の検索処理１３ｄは、仮想配線長の予測処理１３ｃで求
めた配線長と入力情報である制約情報１０ｃとを比較
し、制約違反を起こしているパス情報を検索する。再配
置情報の設定処理１３ｅは、制約違反パスの検索処理１
３ｄにより検索された制約違反パスについて、違反パス
を囲む領域と違反パスの始点および終点セル間の最短経
路情報とそれを囲む領域とを、再配置情報／配線混雑度
情報１５の再配置情報として設定する。判断処理１３ｆ
は、配置改善後の配置情報について再度の配置解析を行
い、タイミング制約違反が起きているか否かを判断す
る。
度の予測処理１３ｂで配線可能層へ割り振った配線情報
に従ってネット毎の仮想配線長を求める。制約違反パス
の検索処理１３ｄは、仮想配線長の予測処理１３ｃで求
めた配線長と入力情報である制約情報１０ｃとを比較
し、制約違反を起こしているパス情報を検索する。再配
置情報の設定処理１３ｅは、制約違反パスの検索処理１
３ｄにより検索された制約違反パスについて、違反パス
を囲む領域と違反パスの始点および終点セル間の最短経
路情報とそれを囲む領域とを、再配置情報／配線混雑度
情報１５の再配置情報として設定する。判断処理１３ｆ
は、配置改善後の配置情報について再度の配置解析を行
い、タイミング制約違反が起きているか否かを判断す
る。
【００１６】配線処理部１４は、判断処理１３ｆによる
判定結果がＯＫであれば、配線処理を行う。このように
して、タイミング制約違反を起こしているパス上のセル
の配置改善を可能にする。
判定結果がＯＫであれば、配線処理を行う。このように
して、タイミング制約違反を起こしているパス上のセル
の配置改善を可能にする。
【００１７】Ｂ．実施例の動作 次に、図１に示すブロック図、図２および図３に示すフ
ローチャートを参照して本実施例の全体の動作について
詳細に説明する。
ローチャートを参照して本実施例の全体の動作について
詳細に説明する。
【００１８】入力処理部１１は、ネットリスト１０ａと
ライブラリ１０ｂと制約情報１０ｃとを入力する。セル
配置処理部１２は、再配置情報／配線混雑度情報１５の
再配置情報がなければ、配置処理１２ａにより、入力処
理部１１によって入力した情報に従ってセルの配置位置
を決定する（図２のステップＡ１９）。配置解析処理部
１３は、セルの配置処理１２ａによる配置結果について
の配置解析処理を行う。まず、概略配線経路の決定処理
１３ａでは、チップを格子状に分割して概略配線格子を
作成し、全ネットについて概略配線格子のどこの辺を通
過するかの概略配線経路を決定する。概略経路の決定方
法は、従来の概略配線手法を用いる。
ライブラリ１０ｂと制約情報１０ｃとを入力する。セル
配置処理部１２は、再配置情報／配線混雑度情報１５の
再配置情報がなければ、配置処理１２ａにより、入力処
理部１１によって入力した情報に従ってセルの配置位置
を決定する（図２のステップＡ１９）。配置解析処理部
１３は、セルの配置処理１２ａによる配置結果について
の配置解析処理を行う。まず、概略配線経路の決定処理
１３ａでは、チップを格子状に分割して概略配線格子を
作成し、全ネットについて概略配線格子のどこの辺を通
過するかの概略配線経路を決定する。概略経路の決定方
法は、従来の概略配線手法を用いる。
【００１９】ここで、図４は、決定した概略配線経路を
示す概念図である。図において、点線が概略配線格子を
示し、ａ〜ｅがセルを示している。次に、この概略配線
経路を各配線層へ分割する。斜め経路の部分は、Ｘ軸と
Ｙ軸へ割り振り、ライブラリ１０ｂで設定されている主
軸の配線層とユーザが設定する割り振りの分配量とによ
り分割を行う。ここで、図５は、分割後の概略配線経路
を示す概念図である。そして、概略配線格子単位に求め
た上記概略配線経路とライブラリ１０ｂに設定されてい
る配線トラック数との配線層毎の差分を、再配置情報／
配線混雑度情報１５の配線混雑度情報として設定する。
示す概念図である。図において、点線が概略配線格子を
示し、ａ〜ｅがセルを示している。次に、この概略配線
経路を各配線層へ分割する。斜め経路の部分は、Ｘ軸と
Ｙ軸へ割り振り、ライブラリ１０ｂで設定されている主
軸の配線層とユーザが設定する割り振りの分配量とによ
り分割を行う。ここで、図５は、分割後の概略配線経路
を示す概念図である。そして、概略配線格子単位に求め
た上記概略配線経路とライブラリ１０ｂに設定されてい
る配線トラック数との配線層毎の差分を、再配置情報／
配線混雑度情報１５の配線混雑度情報として設定する。
【００２０】仮想配線長の予測処理１３ｃは、概略配線
経路の決定処理１３ａで求めた概略配線経路よりネット
毎の仮配線長を求める。制約違反パスの検索処理１３ｄ
は、仮想配線長の予測処理１３ｃで求めた仮想配線長と
入力情報である制約情報１０ｃとを比較して、違反を起
こしているパスを求める。違反を起こしているパスを検
索したら、違反度の大きいものから再配置情報の設定を
行う。
経路の決定処理１３ａで求めた概略配線経路よりネット
毎の仮配線長を求める。制約違反パスの検索処理１３ｄ
は、仮想配線長の予測処理１３ｃで求めた仮想配線長と
入力情報である制約情報１０ｃとを比較して、違反を起
こしているパスを求める。違反を起こしているパスを検
索したら、違反度の大きいものから再配置情報の設定を
行う。
【００２１】再配置情報の設定処理１３ｅは、制約違反
を起こしているパス上の全セルを囲む領域Ａｒｅａ１
（図６）と、パスの始点セル（ａ）／終点セル（ｅ）を
結ぶ最短路Ｌと、それを囲む領域Ａｒｅａ２（図７）と
を、再配置情報／配線混雑度情報１５の再配置情報とし
て設定する。すなわち、再配置情報は、違反パス情報
と、違反パスのセルを囲む領域Ａｒｅａ１と、違反パス
の始点／終点セルを結ぶ最短路Ｌと、それを囲む領域Ａ
ｒｅａ２とから構成される（図８）。
を起こしているパス上の全セルを囲む領域Ａｒｅａ１
（図６）と、パスの始点セル（ａ）／終点セル（ｅ）を
結ぶ最短路Ｌと、それを囲む領域Ａｒｅａ２（図７）と
を、再配置情報／配線混雑度情報１５の再配置情報とし
て設定する。すなわち、再配置情報は、違反パス情報
と、違反パスのセルを囲む領域Ａｒｅａ１と、違反パス
の始点／終点セルを結ぶ最短路Ｌと、それを囲む領域Ａ
ｒｅａ２とから構成される（図８）。
【００２２】そして、配置解析処理１３の結果、制約違
反を起こしたパスが存在すれば、再配置情報／配線混雑
度情報１５が設定され、配置改善の必要性があれば、セ
ル配置処理部１２で配置改善を行う。一方、配置改善の
必要性がなければ、配線処理部１４で配線処理を行う。
反を起こしたパスが存在すれば、再配置情報／配線混雑
度情報１５が設定され、配置改善の必要性があれば、セ
ル配置処理部１２で配置改善を行う。一方、配置改善の
必要性がなければ、配線処理部１４で配線処理を行う。
【００２３】セル配置処理部１２は、再配置情報が存在
すれば、再配置情報／配線混雑度情報５を入力し（図２
のステップＡ２）、再配置情報の制約違反パス情報につ
いて配置改善を行う。すなわち、ステップＡ３で、配置
改善前のセル位置での配線長をスタイナー木の手法（セ
ル以外の点でも配線の分岐を許して最小の長さで経路を
結ぶ方法）により求めておく（Ｋ１）。次に、再配置領
域内（図７のＡｒｅａ２）の最短路Ｌ上に違反パスのセ
ルを仮配置し、配置キューを作成する（図２のステップ
Ａ４）。そして、再配置領域（図７のＡｒｅａ２）から
違反パスのセルを囲む領域（図６のＡｒｅａ１）まで領
域を広げながら配置改善を行う。領域を広げる単位は、
セルの高さまたは幅の大きさである。仮配置キューが空
になれば、その時点で改善を行っているパスについて配
置改善を終了する（図２のステップＡ５，Ａ６）。
すれば、再配置情報／配線混雑度情報５を入力し（図２
のステップＡ２）、再配置情報の制約違反パス情報につ
いて配置改善を行う。すなわち、ステップＡ３で、配置
改善前のセル位置での配線長をスタイナー木の手法（セ
ル以外の点でも配線の分岐を許して最小の長さで経路を
結ぶ方法）により求めておく（Ｋ１）。次に、再配置領
域内（図７のＡｒｅａ２）の最短路Ｌ上に違反パスのセ
ルを仮配置し、配置キューを作成する（図２のステップ
Ａ４）。そして、再配置領域（図７のＡｒｅａ２）から
違反パスのセルを囲む領域（図６のＡｒｅａ１）まで領
域を広げながら配置改善を行う。領域を広げる単位は、
セルの高さまたは幅の大きさである。仮配置キューが空
になれば、その時点で改善を行っているパスについて配
置改善を終了する（図２のステップＡ５，Ａ６）。
【００２４】一方、仮配置キューが空でなければ、配線
混雑度を見てより混雑度の少ない領域へ仮配置位置の調
整を行う（図２のステップＡ７）。仮配置キュー内のセ
ル毎に、重なっている配置セルおよび配置禁止が存在し
なければ、仮配置位置を配置位置に決定し、仮配置キュ
ーから削除する（図３のステップＡ１１）。一方、重な
っているセルが他の制約違反パス上のセルでなければ、
このセルを配線混雑度の少ない側の領域へずらして配置
位置を変更し（図２のステップＡ１０）、その後、仮配
置位置のセルの配置位置を決定し、仮配置キューから削
除する（図３のステップＡ１１）。また、重なっている
セルが他の制約違反パス上のセルまたは配置禁止ならば
（図２のステップＡ９のＹＥＳ）、ステップＡ５に戻
り、次の領域での改善を行う。なお、配置改善では、既
に見た前の領域については改善範囲としない。
混雑度を見てより混雑度の少ない領域へ仮配置位置の調
整を行う（図２のステップＡ７）。仮配置キュー内のセ
ル毎に、重なっている配置セルおよび配置禁止が存在し
なければ、仮配置位置を配置位置に決定し、仮配置キュ
ーから削除する（図３のステップＡ１１）。一方、重な
っているセルが他の制約違反パス上のセルでなければ、
このセルを配線混雑度の少ない側の領域へずらして配置
位置を変更し（図２のステップＡ１０）、その後、仮配
置位置のセルの配置位置を決定し、仮配置キューから削
除する（図３のステップＡ１１）。また、重なっている
セルが他の制約違反パス上のセルまたは配置禁止ならば
（図２のステップＡ９のＹＥＳ）、ステップＡ５に戻
り、次の領域での改善を行う。なお、配置改善では、既
に見た前の領域については改善範囲としない。
【００２５】そして、仮配置キューが空でなかったら
（ステップＡ１３のＮＯ）、元のセル位置を配置位置に
決定する（図３のステップＡ１４）。一方、改善前まで
の領域まで処理を行い（図３のステップＡ１２のＹＥ
Ｓ）、かつ仮配置キューが空であれば（図３のステップ
Ａ１３のＹＥＳ）、配置改善後のセル位置での配線長を
スタイナー木の手法で求め（Ｋ２）、最初の配線長Ｋ１
より短くなっていたら（ステップＡ１６のＹＥＳ）、改
善後の配置位置を採用し、データの書き換え処理を行う
（図３のステップＡ１７）。一方、短くなっていなかっ
たら（図３のステップＡ１６のＮＯ）、データの書き換
えを行わず、改善前のデータのままにしておく。そし
て、配置改善処理を全違反パスに対して行ったら（ステ
ップＡ１８のＮＯ）、当該処理を終了し、改善後の配置
結果に対して配置解析処理部１３で配置解析を行って改
善度を確認する。
（ステップＡ１３のＮＯ）、元のセル位置を配置位置に
決定する（図３のステップＡ１４）。一方、改善前まで
の領域まで処理を行い（図３のステップＡ１２のＹＥ
Ｓ）、かつ仮配置キューが空であれば（図３のステップ
Ａ１３のＹＥＳ）、配置改善後のセル位置での配線長を
スタイナー木の手法で求め（Ｋ２）、最初の配線長Ｋ１
より短くなっていたら（ステップＡ１６のＹＥＳ）、改
善後の配置位置を採用し、データの書き換え処理を行う
（図３のステップＡ１７）。一方、短くなっていなかっ
たら（図３のステップＡ１６のＮＯ）、データの書き換
えを行わず、改善前のデータのままにしておく。そし
て、配置改善処理を全違反パスに対して行ったら（ステ
ップＡ１８のＮＯ）、当該処理を終了し、改善後の配置
結果に対して配置解析処理部１３で配置解析を行って改
善度を確認する。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
制約違反パス内のセルの配置改善を領域内で行うように
したので、制約違反パスの制約違反を緩和することがで
きるという利点が得られる。また、配置改善時に配線混
雑度情報を考慮するようにしたので、配置改善後の配線
混雑の悪化を防ぐことができるという利点が得られる。
さらに、概略配線経路をもとに配線層への割り振りを行
って、配線混雑度と仮想配線長を求めるようにしたの
で、より配線処理に近い配線長と配線混雑情報とを得る
ことができるという利点が得られる。
制約違反パス内のセルの配置改善を領域内で行うように
したので、制約違反パスの制約違反を緩和することがで
きるという利点が得られる。また、配置改善時に配線混
雑度情報を考慮するようにしたので、配置改善後の配線
混雑の悪化を防ぐことができるという利点が得られる。
さらに、概略配線経路をもとに配線層への割り振りを行
って、配線混雑度と仮想配線長を求めるようにしたの
で、より配線処理に近い配線長と配線混雑情報とを得る
ことができるという利点が得られる。
【図１】 本発明の実施形態による半導体集積回路のレ
イアウト設計の配置改善方法の機能構成を示すブロック
図である。
イアウト設計の配置改善方法の機能構成を示すブロック
図である。
【図２】 本実施形態の動作を説明するためのフローチ
ャートである。
ャートである。
【図３】 本実施形態の動作を説明するためのフローチ
ャートである。
ャートである。
【図４】 決定した概略配線経路を示す概念図である。
【図５】 分割後の概略配線経路を示す概念図である。
【図６】 再配置情報の設定処理における動作を説明す
るための概念図である。
るための概念図である。
【図７】 再配置情報の設定処理における動作を説明す
るための概念図である。
るための概念図である。
【図８】 再配置情報／配線混雑度情報の一例を示す概
念図である。
念図である。
【図９】 従来の半導体論理集積回路のレイアウト設計
方法の機能構成を示すブロック図である。
方法の機能構成を示すブロック図である。
１０ 各種入力情報 １０ａ ネットリスト １０ｂ ライブラリ １０ｃ 制約情報 １１ 入力処理部 １２ セル配置処理部 １２ａ 配置処理 １２ｂ 配置改善処理 １３ 配置解析処理部 １３ａ 概略配線経路の決定処理 １３ｂ 配線混雑度の予測処理 １３ｃ 仮想配線長の予測処理 １３ｄ 制約違反パスの検索処理 １３ｅ 再配置情報の設定処理 １３ｆ 判断処理 １４ 配線処理部 １５ 再配置情報／配線混雑度情報
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−63087（ＪＰ，Ａ) 特開 平10−340292（ＪＰ，Ａ) 特開 平５−40802（ＪＰ，Ａ) 特開 平４−111073（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 H01L 21/82
Claims (2)
- 【請求項１】 セルの配置位置を決定するステップと、 チップを格子状に分割して概略配線格子を作成し、前記
セルの配置位置に従って、セルが概略配線格子のどこを
通過するかを示す概略配線経路を決定するステップと、 前記概略配線経路に基づいて、制約違反を起こしている
違反パスを検索するステップと、 検索された違反パス上の始点セル及び終点セルのみを囲
む第１の領域と、この違反パス上の全セルを囲む第２の
領域とを求め、再配置情報として設定するステップと、 前記再配置情報が存在する場合に、前記第１の領域から
前記第２の領域まで再配置領域を 広げながら違反パス上
のセルに対して配置改善を行うステップと、 前記 概略配線経路を配線可能層へ割り振り、概略配線格
子毎の予測配線本数と予め設定されている配線格子数と
から配線混雑度を予測するステップとを有し、 前記配線混雑度を考慮して違反パス上のセルに対して配
置改善を行うことを特徴とする半導体集積回路のレイア
ウト設計方法。 - 【請求項２】 セルの配置位置を決定するステップと、 チップを格子状に分割して概略配線格子を作成し、前記
セルの配置位置に従って、セルが概略配線格子のどこを
通過するかを示す概略配線経路を決定するステップと、 前記概略配線経路に基づいて、制約違反を起こしている
違反パスを検索するステップと、 検索された違反パス上の始点セル及び終点セルのみを囲
む第１の領域と、この違反パス上の全セルを囲む第２の
領域とを求め、再配置情報として設定するステップと、 前記再配置情報が存在する場合に、前記第１の領域から
前記第２の領域まで再配置領域を広げながら違反パス上
のセルに対して配置改善を行うステップと、 前記 概略配線経路を配線可能層へ割り振り、概略配線格
子毎の予測配線本数と予め設定されている配線格子数と
から配線混雑度を予測するステップと、 前記配線可能層への割り振り状態を示す配線情報に従っ
てネット毎の仮想配線長を求めるステップとを有し、前記違反パスを検索するステップは、 前記仮想配線長と
予め設定された制約情報とを比較し、制約違反を起こし
ているパス情報を検索することを特徴とする半導体集積
回路のレイアウト設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10227346A JP3017170B2 (ja) | 1998-08-11 | 1998-08-11 | 半導体集積回路のレイアウト設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10227346A JP3017170B2 (ja) | 1998-08-11 | 1998-08-11 | 半導体集積回路のレイアウト設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000057178A JP2000057178A (ja) | 2000-02-25 |
| JP3017170B2 true JP3017170B2 (ja) | 2000-03-06 |
Family
ID=16859374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10227346A Expired - Lifetime JP3017170B2 (ja) | 1998-08-11 | 1998-08-11 | 半導体集積回路のレイアウト設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3017170B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4953526B2 (ja) * | 2001-07-27 | 2012-06-13 | 富士通セミコンダクター株式会社 | タイミング優先でセル配置するｌｓｉのレイアウト方法及びその装置 |
-
1998
- 1998-08-11 JP JP10227346A patent/JP3017170B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000057178A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pan et al. | FastRoute 2.0: A high-quality and efficient global router | |
| JP3063828B2 (ja) | 集積回路の自動概略配線方法 | |
| JP3219500B2 (ja) | 自動配線方法 | |
| US7594214B1 (en) | Maximum flow analysis for electronic circuit design | |
| US7707536B2 (en) | V-shaped multilevel full-chip gridless routing | |
| KR0153392B1 (ko) | Lsi용 상호접속 배선 설계 방법 | |
| US6598206B2 (en) | Method and system of modifying integrated circuit power rails | |
| US8015534B2 (en) | Method and apparatus for estimating core size in designing semiconductor integrated circuit | |
| US6487706B1 (en) | Contract methodology for concurrent hierarchical design | |
| US6609237B1 (en) | Routing path finding method for automated routing/designing process and computer-readable storage medium having stored thereon routing path finding program | |
| US20020184607A1 (en) | Practical methodology for early buffer and wire resource allocation | |
| JPH10163330A (ja) | レイアウト考慮遅延最適化装置および方法 | |
| JPH10313058A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 | |
| JPH0997842A (ja) | 論理回路のレイアウト方法 | |
| US7093223B2 (en) | Noise analysis for an integrated circuit model | |
| US20070022400A1 (en) | Method, program, and apparatus for designing layout of semiconductor integrated circuit | |
| Wu et al. | Coupling aware timing optimization and antenna avoidance in layer assignment | |
| JP4037944B2 (ja) | 配線経路決定方法および遅延推定方法 | |
| US7519933B2 (en) | Converging repeater methodology for channel-limited SOC microprocessors | |
| EP2307994B1 (en) | Method and apparatus for computing a detailed routability estimation | |
| JP3017170B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP2002528795A (ja) | 集積回路のルーティングに関するアプローチ | |
| JP3229235B2 (ja) | 配線整形方法及び装置、禁止領域半径決定方法及び装置 | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| JP3705737B2 (ja) | 半導体集積回路のレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |