JP3010623B2 - 符号化装置 - Google Patents
符号化装置Info
- Publication number
- JP3010623B2 JP3010623B2 JP606988A JP606988A JP3010623B2 JP 3010623 B2 JP3010623 B2 JP 3010623B2 JP 606988 A JP606988 A JP 606988A JP 606988 A JP606988 A JP 606988A JP 3010623 B2 JP3010623 B2 JP 3010623B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- input
- output
- rom
- dpcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は符号化装置に関し、より具体的には、音声や
画像信号などをディジタル伝送する際に用いる符号化装
置に関する。
画像信号などをディジタル伝送する際に用いる符号化装
置に関する。
画像や音声などの情報をディジタル伝送する際、伝送
量が少なくて済むように各種の符号化方法が提案されて
いる。その一方法に、隣接する標本値間の相関性を利用
して情報量の圧縮を図る予測符号化（以下、DPCMとい
う）という符号化方法がある。具体的には、この符号化
方法では、符号化された標本値を一旦復号し、その復号
値を用いて次の標本値に対する予測値を求め、この予測
値と実際の値との誤差を量子化して符号化する。第３図
は、最も簡単な前値予測符号化の符号化装置の構成ブロ
ック図を示す。
量が少なくて済むように各種の符号化方法が提案されて
いる。その一方法に、隣接する標本値間の相関性を利用
して情報量の圧縮を図る予測符号化（以下、DPCMとい
う）という符号化方法がある。具体的には、この符号化
方法では、符号化された標本値を一旦復号し、その復号
値を用いて次の標本値に対する予測値を求め、この予測
値と実際の値との誤差を量子化して符号化する。第３図
は、最も簡単な前値予測符号化の符号化装置の構成ブロ
ック図を示す。
入力端子10に入力する標本値xiは、減算器12に印加さ
れ、そこで、後述する予測値（本例では前値復号値）を
減算される。量子化器14は減算器12の出力する差分値を
量子化し、DPCMコードyiとして出力端子16に出力する。
DPCMコードyiは逆量子化器18にも印加される。逆量子化
器18はDPCMコードyiを差分値に復号し、加算器20に印加
する。加算器20では、減算器12に印加される前値予測値
が加算され、これにより差分値が標本値に復元される。
リミッタ22は加算器20の出力の振幅を所定レンジに制限
し、Ｄ型フリップ・フロップ24に供給する。Ｄ型フリッ
プ・フロップ24の出力が次の標本値に対する予測値とな
り、減算器12及び加算器20に供給される。
れ、そこで、後述する予測値（本例では前値復号値）を
減算される。量子化器14は減算器12の出力する差分値を
量子化し、DPCMコードyiとして出力端子16に出力する。
DPCMコードyiは逆量子化器18にも印加される。逆量子化
器18はDPCMコードyiを差分値に復号し、加算器20に印加
する。加算器20では、減算器12に印加される前値予測値
が加算され、これにより差分値が標本値に復元される。
リミッタ22は加算器20の出力の振幅を所定レンジに制限
し、Ｄ型フリップ・フロップ24に供給する。Ｄ型フリッ
プ・フロップ24の出力が次の標本値に対する予測値とな
り、減算器12及び加算器20に供給される。
一般に、前値予測値との差分値の分布は小さな値の部
分にかたよっており、差分値を符号化して伝送すること
により、情報の圧縮伝送が可能になる。
分にかたよっており、差分値を符号化して伝送すること
により、情報の圧縮伝送が可能になる。
しかしながら、HDTV（ハイビジョン）信号のように標
本化周波数が高い場合には、高速のロジックICを使用し
ても、１標本化周期内でDPCMループ（入力から、Ｄ型フ
リップフロップ24の入力である局部復号値を得るまで）
の演算を終了することができず、並列処理に頼らざるを
得ない。例えば、標本化周波数を48.6MHzであるとした
場合、標本化周期は20.5nsとなる。一方、DPCMループの
演算に必要な時間は、ロジックICとして高速TTL−ICで
あるFASTを用い、量子化器14に高速のPROMを使用した場
合でも165ns程度必要である。従って、165/20.5＝8.05
であるので、並列処理数は９になる。即ち、全く同じ回
路が９個必要になる。勿論、複雑な処理を行う場合には
並列処理数は更に増大する。更には、並列処理を採用す
ると、上記数値例では、信号を９相に分割する回路及び
分割処理された９つの信号を多重化する回路も必要にな
り、ハードウェアの構成が複雑化し、且つ規模が極めて
大きなものになってしまう。
本化周波数が高い場合には、高速のロジックICを使用し
ても、１標本化周期内でDPCMループ（入力から、Ｄ型フ
リップフロップ24の入力である局部復号値を得るまで）
の演算を終了することができず、並列処理に頼らざるを
得ない。例えば、標本化周波数を48.6MHzであるとした
場合、標本化周期は20.5nsとなる。一方、DPCMループの
演算に必要な時間は、ロジックICとして高速TTL−ICで
あるFASTを用い、量子化器14に高速のPROMを使用した場
合でも165ns程度必要である。従って、165/20.5＝8.05
であるので、並列処理数は９になる。即ち、全く同じ回
路が９個必要になる。勿論、複雑な処理を行う場合には
並列処理数は更に増大する。更には、並列処理を採用す
ると、上記数値例では、信号を９相に分割する回路及び
分割処理された９つの信号を多重化する回路も必要にな
り、ハードウェアの構成が複雑化し、且つ規模が極めて
大きなものになってしまう。
また、第３図に示した従来例では、前値予測値と入力
標本値との差分値を量子化するが、仮に入力標本値のダ
イナミック・レンジを０〜ｎ−１のｎレベルとすると、
差分値のダイナミック・レンジは−ｎ＋１〜ｎ−１の
（2n＋１）レベルとなり、入力標本値の約２倍になる。
この結果、予測値から離れた部分の量子化雑音のレンジ
がかなり大きな値になり、差分が大きくなるエッジ部分
で非常に大きな量子化誤差が発生し、DPCMによる画質劣
化の大きな要因になっていた。
標本値との差分値を量子化するが、仮に入力標本値のダ
イナミック・レンジを０〜ｎ−１のｎレベルとすると、
差分値のダイナミック・レンジは−ｎ＋１〜ｎ−１の
（2n＋１）レベルとなり、入力標本値の約２倍になる。
この結果、予測値から離れた部分の量子化雑音のレンジ
がかなり大きな値になり、差分が大きくなるエッジ部分
で非常に大きな量子化誤差が発生し、DPCMによる画質劣
化の大きな要因になっていた。
そこで本発明は、符号化演算をより高速に行える符号
化装置を提示することを目的とする。
化装置を提示することを目的とする。
本発明に係る符号化装置は、入力標本値及び予測値を
入力アドレスとし、当該入力標本値と当該予測値との差
に相当する差分値を量子化した値に対応する符号化コー
ドと過去の局部復号値と当該符号化コードを逆量子化し
た値の和に相当する局部復号値とをテーブルとして記憶
し、当該入力アドレスに応じた符号化コード及び局部復
号値を出力するメモリ手段と、当該メモリ手段からの局
部復号値を受け、当該予測値を当該メモリ手段の入力側
に帰還する帰還手段とを具備することを特徴とする。
入力アドレスとし、当該入力標本値と当該予測値との差
に相当する差分値を量子化した値に対応する符号化コー
ドと過去の局部復号値と当該符号化コードを逆量子化し
た値の和に相当する局部復号値とをテーブルとして記憶
し、当該入力アドレスに応じた符号化コード及び局部復
号値を出力するメモリ手段と、当該メモリ手段からの局
部復号値を受け、当該予測値を当該メモリ手段の入力側
に帰還する帰還手段とを具備することを特徴とする。
上述のように、局部復号値及び符号化コードを当該メ
モリ手段に記憶させておき、個別の入力標本値及び予測
値に応じて対応するこれらの記憶値を出力する構成とし
たので、個別の標本値の符号化自体は、唯一つのメモリ
手段と帰還手段のみで行うことができ、個別の演算回路
を用いて上記符号化演算を行う場合に比べ格段に高速に
必要な出力が得られることになる。また、当該メモリ手
段として唯一つのメモリを必要とするのみであるので、
ハードウェアの構成も簡略化でき、符号化演算のアルゴ
リズムの変更に対しては、当該メモリ手段の変更又は切
り換えによって対応でき、極めて簡便に行える。
モリ手段に記憶させておき、個別の入力標本値及び予測
値に応じて対応するこれらの記憶値を出力する構成とし
たので、個別の標本値の符号化自体は、唯一つのメモリ
手段と帰還手段のみで行うことができ、個別の演算回路
を用いて上記符号化演算を行う場合に比べ格段に高速に
必要な出力が得られることになる。また、当該メモリ手
段として唯一つのメモリを必要とするのみであるので、
ハードウェアの構成も簡略化でき、符号化演算のアルゴ
リズムの変更に対しては、当該メモリ手段の変更又は切
り換えによって対応でき、極めて簡便に行える。
以下、図面を参照して本発明の実施例を説明する。
第１図は本発明に第１実施例の構成ブロック図を示
す。30は８ビットの標本値xiの入力端子、32は、DPCM処
理に必要な演算をテーブル化したデータを記憶するRO
M、34は４ビットのDPCMコードyiの出力端子、36は第３
図のＤ型フリップフロップ24と同じ機能を奏するＤ型フ
リップフロップである。入力端子30の入力標本値xiと、
Ｄ型フリップフロップ36の出力する８ビットの予測値
ｉはROM32のアドレス入力に供給される。即ち、８ビッ
トの入力標本値xiと８ビットの予測値ｉとで、ROM32
に対する16ビットのアドレス信号となる。
す。30は８ビットの標本値xiの入力端子、32は、DPCM処
理に必要な演算をテーブル化したデータを記憶するRO
M、34は４ビットのDPCMコードyiの出力端子、36は第３
図のＤ型フリップフロップ24と同じ機能を奏するＤ型フ
リップフロップである。入力端子30の入力標本値xiと、
Ｄ型フリップフロップ36の出力する８ビットの予測値
ｉはROM32のアドレス入力に供給される。即ち、８ビッ
トの入力標本値xiと８ビットの予測値ｉとで、ROM32
に対する16ビットのアドレス信号となる。
ROM32には予め、入力値xiと予測値ｉの組み合わせ
に対するDPCMコード及び局部復号値を格納してある。こ
の入出力関係は純粋に数学的に決定可能であり、テーブ
ルの各値を求めること自体はそれ程困難ではない。ROM3
2は、入力標本値xi及び予測値ｉからなるアドレス信
号に従って、出力端子34にDPCMコードを出力し、Ｄ型フ
リップフロップ36に局部復号値を出力する。この出力に
要する時間は、ROM32の１読出サイクル・タイムであ
り、極めて短い。
に対するDPCMコード及び局部復号値を格納してある。こ
の入出力関係は純粋に数学的に決定可能であり、テーブ
ルの各値を求めること自体はそれ程困難ではない。ROM3
2は、入力標本値xi及び予測値ｉからなるアドレス信
号に従って、出力端子34にDPCMコードを出力し、Ｄ型フ
リップフロップ36に局部復号値を出力する。この出力に
要する時間は、ROM32の１読出サイクル・タイムであ
り、極めて短い。
第３図との対比で言えば、第３図の破線で囲んだブロ
ック26内の回路処理をROM32のテーブルで代替している
ことに相当する。
ック26内の回路処理をROM32のテーブルで代替している
ことに相当する。
入力標本値xiを８ビット、DPCMコードyiを４ビット
（圧縮率1/2）とすると、上記テーブルを構成するのに
必要なROM32の容量は64K×12ビットとなる。現在、MOS
−LSIでは大容量のROMが開発されており、32K×８（ア
クセス・タイムは70ns）を用いれば、ROM32を実現する
のに必要なICの数はアドレスのデコード用のICを２個含
め２×２＋２＝６個となる。また並列処理数Ｎは、
〔（70＋８）/20.5〕＋１≒４となり、DPCM回路全体で
はICの数は６×４＝24個となる。従来例のようにロジッ
クICを用いた場合には並列処理数Ｎが９であり、各処理
部におけるICの数も増加するので、この場合に比べ本例
ではICの個数が1/3程度でよく、大幅に削減できる。
（圧縮率1/2）とすると、上記テーブルを構成するのに
必要なROM32の容量は64K×12ビットとなる。現在、MOS
−LSIでは大容量のROMが開発されており、32K×８（ア
クセス・タイムは70ns）を用いれば、ROM32を実現する
のに必要なICの数はアドレスのデコード用のICを２個含
め２×２＋２＝６個となる。また並列処理数Ｎは、
〔（70＋８）/20.5〕＋１≒４となり、DPCM回路全体で
はICの数は６×４＝24個となる。従来例のようにロジッ
クICを用いた場合には並列処理数Ｎが９であり、各処理
部におけるICの数も増加するので、この場合に比べ本例
ではICの個数が1/3程度でよく、大幅に削減できる。
半導体技術の向上によりROMの高速化及び大容量化が
進めば、より一層ハードウェア量を削減できる。
進めば、より一層ハードウェア量を削減できる。
尚、入力値xi又は予測値ｉの何れか一方が分かって
いる場合には、差分値のダイナミック・レンジを約1/2
に圧縮することができる。即ち、入力値xiを０〜ｎ−１
のｎレベルとすると、差分値の取り得る値の範囲は、予
測値ｉに対してｎ−１−ｉ〜−ｉのｎレベルとな
り、従来例に関して上述した差分値のダイナミック・レ
ンジ（2n−１）の約半分になる。そこで、本実施例の符
号化装置においては、ROM32に入力される予測値を用い
て、この予測値に応じたダイナミック・レンジ（ｎレベ
ル）について量子化するようテーブルの各値を決定して
いる。これによって、従来のDPCM符号化装置に対して２
倍のレベル数で量子化することとほぼ等価となり、画質
が大幅に向上する。
いる場合には、差分値のダイナミック・レンジを約1/2
に圧縮することができる。即ち、入力値xiを０〜ｎ−１
のｎレベルとすると、差分値の取り得る値の範囲は、予
測値ｉに対してｎ−１−ｉ〜−ｉのｎレベルとな
り、従来例に関して上述した差分値のダイナミック・レ
ンジ（2n−１）の約半分になる。そこで、本実施例の符
号化装置においては、ROM32に入力される予測値を用い
て、この予測値に応じたダイナミック・レンジ（ｎレベ
ル）について量子化するようテーブルの各値を決定して
いる。これによって、従来のDPCM符号化装置に対して２
倍のレベル数で量子化することとほぼ等価となり、画質
が大幅に向上する。
また、本発明では、入出力特性が判明している符号化
演算であれば、入力ビット数及び出力ビット数が同じで
ある限り、その入出力関係を上記の如くテーブル化した
ROMを差し替えるだけで、符号化演算の内容を変更でき
る。つまり、回路配線の変更自体は行わずに、多様な符
号化装置に適用できる。また、入力ビット数又は出力ビ
ット数に変更がある場合でも、それに適合するROMを用
意し、信号路のビット幅を対応して設計変更すればよ
い。つまり、本実施例の符号化装置は、ロジックICによ
る組み合わせ論理回路を用いる従来例に比較すれば、非
常に簡単に上記変更ができるものであり、汎用性が高
い。
演算であれば、入力ビット数及び出力ビット数が同じで
ある限り、その入出力関係を上記の如くテーブル化した
ROMを差し替えるだけで、符号化演算の内容を変更でき
る。つまり、回路配線の変更自体は行わずに、多様な符
号化装置に適用できる。また、入力ビット数又は出力ビ
ット数に変更がある場合でも、それに適合するROMを用
意し、信号路のビット幅を対応して設計変更すればよ
い。つまり、本実施例の符号化装置は、ロジックICによ
る組み合わせ論理回路を用いる従来例に比較すれば、非
常に簡単に上記変更ができるものであり、汎用性が高
い。
第２図は復号装置（受信側）の構成ブロック図を示
す。40はDPCMコードyiが入力される入力端子、42は復号
テーブルを構成するROMであり、そのアドレス部に当該D
PCMコードyi及び後述する予測値（前値復号値）ｉが
入力されると、対応する復号値をメモリ・アクセス・タ
イムで出力端子44に出力する。ROM42から出力される復
号値はＤ型フリップフロップ46にも印加される。Ｄ型フ
リップフロップ46の出力は、上記予測値ｉとしてROM4
2に印加される。
す。40はDPCMコードyiが入力される入力端子、42は復号
テーブルを構成するROMであり、そのアドレス部に当該D
PCMコードyi及び後述する予測値（前値復号値）ｉが
入力されると、対応する復号値をメモリ・アクセス・タ
イムで出力端子44に出力する。ROM42から出力される復
号値はＤ型フリップフロップ46にも印加される。Ｄ型フ
リップフロップ46の出力は、上記予測値ｉとしてROM4
2に印加される。
このROM42のテーブルは送信側のROM32のテーブルに対
応して決定される。従って、本例では復号のための逆量
子化レンジを予測値に応じて決定する構成としている。
応して決定される。従って、本例では復号のための逆量
子化レンジを予測値に応じて決定する構成としている。
例えば、DPCMコードyiを４ビット、ROM42の出力する
復号値を８ビット、Ｄ型フリップフロップ46が出力する
予測値ｉを８ビットとすれば、ROM42の容量は4K×８
となり、１個のICで実現できる。また、ROM42のサイク
ル・タイムは35ns程度であるので、並列処理数は２とな
り大幅にハードウェアを削減できる。
復号値を８ビット、Ｄ型フリップフロップ46が出力する
予測値ｉを８ビットとすれば、ROM42の容量は4K×８
となり、１個のICで実現できる。また、ROM42のサイク
ル・タイムは35ns程度であるので、並列処理数は２とな
り大幅にハードウェアを削減できる。
上記記載では、前値予測DPCMを例にとったが、本発明
はこれに限らず、二次元予測、三次元予測、適応予測な
ど、前値予測以外のDPCMにも適用でき、更には、これら
以外に任意に符号長の符号化にも適用できる。
はこれに限らず、二次元予測、三次元予測、適応予測な
ど、前値予測以外のDPCMにも適用でき、更には、これら
以外に任意に符号長の符号化にも適用できる。
以上の説明から容易に理解できるように、本発明によ
れば、符号化に必要な演算を唯一つのテーブルを参照す
ることにより達成するようにしているので、大幅に処理
時間を短縮することができ、並列処理数及び１相当たり
のICの個数を減らすことができ、ハードウェアを大幅に
簡略化できる。また、本発明の好ましい実施態様におい
ては、異なる演算アルゴリズムを行う回路に変更しよう
とする場合には、入出力ビット数が同じときには単にRO
Mを差し替えるか又は切り換えればよく、極めて簡単で
ある。入出力ビット数が異なるときでも、信号路のビッ
ト数を拡張・削減する設計変更をするだけで対応でき
る。
れば、符号化に必要な演算を唯一つのテーブルを参照す
ることにより達成するようにしているので、大幅に処理
時間を短縮することができ、並列処理数及び１相当たり
のICの個数を減らすことができ、ハードウェアを大幅に
簡略化できる。また、本発明の好ましい実施態様におい
ては、異なる演算アルゴリズムを行う回路に変更しよう
とする場合には、入出力ビット数が同じときには単にRO
Mを差し替えるか又は切り換えればよく、極めて簡単で
ある。入出力ビット数が異なるときでも、信号路のビッ
ト数を拡張・削減する設計変更をするだけで対応でき
る。
第１図は本発明の一実施例の構成ブロック図、第２図は
第１図に対応する復号装置の構成ブロック図、第３図は
従来の符号化装置の構成ブロック図である。 30,40……入力端子、32……ROM（DPCMテーブル）、34,4
4……出力端子、36,46……Ｄ型フリップフロップ、42…
…ROM（復号テーブル）
第１図に対応する復号装置の構成ブロック図、第３図は
従来の符号化装置の構成ブロック図である。 30,40……入力端子、32……ROM（DPCMテーブル）、34,4
4……出力端子、36,46……Ｄ型フリップフロップ、42…
…ROM（復号テーブル）
Claims (1)
- 【請求項１】入力標本値及び予測値を入力アドレスと
し、当該入力標本値と当該予測値との差に相当する差分
値を量子化した値に対応する符号化コードと過去の局部
復号値と当該符号化コードを逆量子化した値の和に相当
する局部復号値とをテーブルとして記憶し、当該入力ア
ドレスに応じた符号化コード及び局部復号値を出力する
メモリ手段と、 当該メモリ手段からの局部復号値を受け、当該予測値を
当該メモリ手段の入力側に帰還する帰還手段 とを具備することを特徴とする符号化装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP606988A JP3010623B2 (ja) | 1988-01-14 | 1988-01-14 | 符号化装置 |
| US07/288,994 US4995059A (en) | 1988-01-14 | 1988-12-23 | Predictive coding device |
| EP89300189A EP0324584B1 (en) | 1988-01-14 | 1989-01-10 | Predictive coding device |
| DE68924658T DE68924658T2 (de) | 1988-01-14 | 1989-01-10 | Prädiktive Kodierungsvorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP606988A JP3010623B2 (ja) | 1988-01-14 | 1988-01-14 | 符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181328A JPH01181328A (ja) | 1989-07-19 |
| JP3010623B2 true JP3010623B2 (ja) | 2000-02-21 |
Family
ID=11628290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP606988A Expired - Fee Related JP3010623B2 (ja) | 1988-01-14 | 1988-01-14 | 符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010623B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390521U (ja) * | 1989-12-30 | 1991-09-13 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369123A (ja) * | 1991-06-17 | 1992-12-21 | Matsushita Electric Ind Co Ltd | Ｄｐｃｍ符号化器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114962A (en) * | 1978-02-27 | 1979-09-07 | Matsushita Electric Ind Co Ltd | Coder |
-
1988
- 1988-01-14 JP JP606988A patent/JP3010623B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390521U (ja) * | 1989-12-30 | 1991-09-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01181328A (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369422B2 (ja) | データ復号化方法及びその装置 | |
| JP3220598B2 (ja) | 可変長符号テーブルおよび可変長符号化装置 | |
| US5510785A (en) | Method of coding a digital signal, method of generating a coding table, coding apparatus and coding method | |
| US4995059A (en) | Predictive coding device | |
| JP2754741B2 (ja) | 符号化装置 | |
| KR20020085217A (ko) | 메모리의 양을 감소시키기 위한 비디오 프레임의압축/역압축 하드웨어 시스템 | |
| JPH0485621A (ja) | 丸め装置 | |
| EP0719052B1 (en) | Image coding method and apparatus with code amount estimation | |
| JP3010623B2 (ja) | 符号化装置 | |
| US4434499A (en) | System of numerical transmission with adaptative coding, of analogical information sampled and transformed by orthogonal transformation | |
| KR20050012763A (ko) | 비스케일러블 대 스케일러블 비디오 전환 방법,스케일러블 대 비스케일러블 비디오 전환 방법 | |
| US5285520A (en) | Predictive coding apparatus | |
| US6647064B1 (en) | ADPCM encoding apparatus, ADPCM decoding apparatus and delay circuit | |
| JP2797411B2 (ja) | 符号化装置 | |
| JPS6054581A (ja) | 差分符号化装置 | |
| JP2638424B2 (ja) | 可変長復号化装置 | |
| KR0182182B1 (ko) | 적응차분 펄스부호변조 압축회로 | |
| JP2561854B2 (ja) | 符号化装置 | |
| US5151791A (en) | Efficient encoding of picture signal | |
| KR950004121B1 (ko) | 화상신호부호기 | |
| JP2733240B2 (ja) | 符号化装置及び復号化装置 | |
| JP2696869B2 (ja) | 画像符号化装置 | |
| WO2020177118A1 (en) | Subsampled residual coding for video compression system | |
| JPH04178074A (ja) | 画像信号の符号化復号化方式とその装置 | |
| KR100195698B1 (ko) | Dpcm 부호화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |