JP3001958B2

JP3001958B2 - ポーリング方式

Info

Publication number: JP3001958B2
Application number: JP29207790A
Authority: JP
Inventors: 俊之須藤; 治雄山下; 浩竹尾; 知宏篠宮
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-10-31
Filing date: 1990-10-31
Publication date: 2000-01-24
Anticipated expiration: 2015-01-24
Also published as: JPH04167730A

Description

【発明の詳細な説明】目次概要産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するための手段作用実施例発明の効果概要ポーリング方式に関し、 ATMクロスポイントバッファ型スイッチにおいて、１
つのバッファにセルが集中して入力されたとしても、そ
のバッファにセルが長時間滞留されないような制御を行
うことができる拡張スキップ付ポーリング方式を提供す
ることを目的とし、Ｎ本の入力線とＮ本の出力線とが交差する位置に各々
バッファを有し、前記入力線を介して入力されたセルを
任意のバッファに一旦保持し、前記バッファに保持され
たセルを該出力線を介して出力するクロスポイントバッ
ファ型スイッチのポーリング方式であって、前記クロス
ポイントバッファ型スイッチのポーリング制御を行う制
御手段により、各出力線について、前記セルが保持され
たバッファを検知すると前記保持されたセルを出力する
動作を、前記出力線の一端から他端まで順次巡回して行
うステップ巡回と、各出力線について、所定のセル数に
基づくしきい値以上のセルが保持されたバッファを検知
すると、前記保持されたセルを出力する動作を前記出力
線の一端から他端まで順次巡回して行う拡張ステップ巡
回とを交互に繰り返す。

産業上の利用分野本発明は、ポーリング方式に関する。

近年、広帯域ISDN（Integrated Services Digital Ne
twork）の基盤技術として期待されるATM（Asynchronous
Transfer Mode）伝送方式の研究開発が盛んに行われて
いる。このATM伝送方式は、情報をセルと呼ばれる固定
長53バイト（ヘッダ;5バイト、情報フィールド;48バイ
ト）のブロックに分割し、高速に多重化／変換する技術
であり、伝送速度2.4Gb/sの高速通信を可能にしてい
る。また、同伝送方式においては、セル単位で方路変換
するATMクロスコネクト装置（例えばATMクロスポイント
バッファ型スイッチ）が適用されている。前記したよう
にこの伝送方式によれば非常に高速で通信が行われるの
で、そのスイッチにおける方路変換動作においても高速
性が要望されている。

従来の技術 ATM伝送方式に用いられるATMクロスポイントバッファ
型スイッチは、縦横にＮ本の信号ラインが配置される完
全線群構成のＮ×Ｎスイッチである。その一例として、
第５図に、４×４のATMクロスポイントバッファ型スイ
ッチの概略構成図を示す。

この図に示すように、ATMクロスポイントバッファ型
スイッチ１は、縦の信号ライン2,2,…と、横の信号ライ
ン3,3,…とが直角に交わるように配置され、縦横の信号
ライン2,3が交差する部分にバッファ４が接続されて構
成されている。バッファ４の接続は、第５図の破線枠で
囲んだ部分の拡大図を示す第６図に示すように、信号ラ
イン３にバッファ４の入力端が接続され、信号ライン２
に出力端が接続されて行われている。また、このバッフ
ァ４は、スイッチ１に入力される複数のセルを一旦保持
する機能を有しており、第５図に示すスイッチ制御部10
のポーリング制御によって、入力チャネル５からスイッ
チ１に順次入力されるセルを、その入力順に一旦保持
し、その順に出力チャネル６へ出力する。

スイッチ制御部10によるポーリング制御は、スキップ
付ポーリングであり、これは、例えば第６図に示すよう
に、１本の信号ライン２に沿って、上から順にバッファ
４（＃１−＃２−＃３−＃４）を巡回し、セルの滞留し
ていないバッファ４は飛ばし、セルの滞留しているバッ
ファ４を検知すると、そのバッファ４を選択して１個の
セルを出力すると言ったものである。これは、このスイ
ッチ１の構成を考えると、第７図の等価図に示すよう
に、１本の出力用の信号ライン２に、４本の入力用の信
号ライン３が接続されていることになり、しかも、各ラ
イン２及び３の１本ずつに対する伝送容量が全て2.4Gb/
sと同じなので、どの入力用信号ライン３に対しても同
じ伝送容量で平等に選択でき、しかも効率良くセルを出
力するようにしてあることによる。

次に、スイッチ制御部10のスキップ付ポーリングによ
るスイッチ１の具体的な動作例を、第８図を参照して説
明する。但し、この第８図には、各バッファ＃１〜＃４
のセル数を、一定時間間隔のタイムスロット毎に表示し
てある。

今、例えば第８図のタイムスロット「１」に示すよう
に、バッファ＃１にセルが４個滞留しており、他のバッ
ファ＃２〜＃４には滞留していないとする。

最初に、スイッチ制御部10のポーリング制御による１
回目の巡回が行われる。まず、タイムスロット「１」に
おいて、バッファ＃１が選択され、１個のセルが出力チ
ャネル６へ出力される。これによってタイムスロット
「２」に示すようにバッファ＃１の滞留セルが３個とな
る。また、その出力されたセルは、タイムスロット
「１」の時間だけバッファ＃１に滞留されたことになる
ので、そのセルがバッファ＃１に滞留されていた滞留時
間は“1"である。また、タイムスロット「２」では、直
前に、バッファ＃2,＃４にセルが１個入力されたものと
する。

このタイムスロット「２」においては、バッファ＃２
のセルが出力される。これによってタイムスロット
「３」に示すようにバッファ＃２の滞留セルが０個とな
る。その出力されたセルのバッファ＃２での滞留時間は
“1"である。

タイムスロット「３」においては、バッファ＃２の次
にバッファ＃３が検索されるが、滞留セルが０個なの
で、その次のバッファ＃４のセルが出力される。これに
よってタイムスロット「４」に示すようにバッファ＃４
の滞留セルが０個となる。その出力されたセルのバッフ
ァ＃４での滞留時間はタイムスロット「２」，「３」で
の“2"である。また、タイムスロット「３」では、直前
にバッファ＃１にセルが１個入力らえ、４個になったも
のとする。

次に、２回目の巡回が行われる。タイムスロット
「４」において、バッファ＃１のセルが出力され、スロ
ット「５」に示すように滞留セルが３個となる。この出
力されたセルのバッファ＃１での滞留時間はタイムスロ
ット「１」〜「４」での“4"である。また、タイムスロ
ット「４」では、直前にバッファ＃２にセルが１個入力
されたものとする。

タイムスロット「５」において、バッファ＃２のセル
が出力され、スロット「６」に示すように滞留セルが０
個となる。この出力されたセルのバッファ＃２での滞留
時間は“2"であり、また、スロット「５」では、直前に
バッファ＃４にセルが１個入力されたものとする。

タイムスロット「６」において、バッファ＃３のセル
が出力され、スロット「７」に示すように滞留セルが０
個となる。この出力されたセルのバッファ＃３での滞留
時間は“1"である。

タイムスロット「７」において、バッファ＃４のセル
が出力され、滞留セルが０個となるが、その直前に新た
にセルが入力されたので、スロット「８」に示すように
滞留セルは１個となっている。スロット「７」での出力
されたセルのバッファ＃４での滞留時間は“3"である。
また、タイムスロット「８」では、バッファ＃４以外に
も、バッファ＃1,＃2,＃３の各々にセルが１個ずつ入力
されたものとする。

次に、３回目の巡回が行われる。タイムスロット
「８」において、バッファ＃１のセルが出力され、滞留
セルが３個となる。その出力されたセルのバッファ＃１
での滞留時間はタイムスロット「１」〜タイムスロット
「８」での“8"である。

タイムスロット「９」において、バッファ＃２のセル
が出力され、滞留セルが０個となる。その出力されたセ
ルのバッファ＃２での滞留時間は“2"である。

タイムスロット「10」において、バッファ＃３のセル
が出力され、滞留セルが０個となる。その出力されたセ
ルのバッファ＃３での滞留時間は“3"である。

タイムスロット「11」において、バッファ＃４のセル
が出力され、滞留セルが０個となる。その出力されたセ
ルのバッファ＃４での滞留時間は“4"である。

次の４順目の最初のタイムスロット「12」では、バッ
ファ＃１のセルが出力される。また、その出力されたセ
ルのバッファ＃１での滞留時間はタイムスロット「１」
〜タイムスロット「12」での“12"となる。

以降同様な動作によって、バッファ＃１〜＃４に入力
されるセルが、順次出力される。

発明が解決しようとする課題ところで、上述したスキップ付ポーリング方式におい
ては、１つのバッファにセルが集中して入力された場
合、そのバッファに多くのセルが滞留する。このため、
そのセルを出力するまでに時間がかかり、この結果、全
体の処理時間が遅くなる問題があった。例えば、上述の
例では、バッファ＃１にセルが集中して入力されてるの
で、そのバッファ＃１でのセルの滞留時間は最大“12"
となっている。他のセルでは、最大でもバッファ＃４で
滞留時間は“4"である。

本発明は、このような点に鑑みてなされたものであ
り、ATMクロスポイントバッファ型スイッチにおいて、
１つのバッファにセルが集中して入力されたとしても、
そのバッファにセルが長時間滞留されないような制御を
行うことができるポーリング方式を提供することを目的
としている。

課題を解決するための手段第１図は本発明の原理図である。

図中、１はATMによる通信に適用されるクロスポイン
トバッファ型スイッチであり、Ｎ本の入力線とＮ本の出
力線とが交差する位置に、各々バッファが設けられた構
成であり、該入力線を介して入力されたセルを任意のバ
ッファに一旦保持し、該出力線を介して出力することに
より該セルの方路変換を行うものである。10Aは本発明
の特徴要素であるクロスポイントバッファ型スイッチ１
のポーリング制御を行う制御手段である。

作用上述した本発明によれば、制御手段10Aによって、ス
イッチ１のバッファを１本の該出力線の一端から他端ま
で順番に検索する巡回にあって、最初に、バッファが順
次検索され、セルの保持されたバッファが検知される
と、そのセルが出力されるといった巡回が行われる。次
に、所望のセル数によるしきい値を決めておき、そのし
きい値以上のセルが保持されたバッファが検知される
と、そのセルが出力されるといった拡張ステップ巡回が
行われる。以降、ステップ巡回と拡張ステップ巡回とが
交互に繰り返されることによってバッファに順次入力さ
れるセルが出力される。

つまり、この方式によれば、拡張ステップ巡回によっ
て、しきい値以上、例えばしきい値が２であれば、２つ
以上のセルが保持されたバッファが優先的に検知され、
そのセルが出力される。従って、１つのバッファにセル
が集中して入力されたとしても、このバッファに多くの
セルが長時間滞留することが無くなり、スイッチ１によ
るセルの方路変換動作を速くすることができる。

実施例以下、図面を参照して本発明の一実施例について説明
する。

第２図は本発明の一実施例による拡張スキップ付ポー
リング方式を説明するための図であり、この図において
第５図に示す従来例の各部に対応する部分には同一の符
号を付し、その説明を省略する。

本発明の拡張スキップ付ポーリング方式が、従来のス
キップ付ポーリング方式と異なる点は、第２図に示すス
イッチ制御部10Aが、拡張スキップ付ポーリングによる
制御によって、各バッファ4,4,…のセルを出力するよう
にしたことである。

つまり、従来のスキップ付ポーリング方式は、各バッ
ファ＃１〜＃４（第６図参照）を巡回しながらセルの滞
留しているバッファ（例えば＃１）を検知してセルを出
力すると言ったものであった。しかし、本発明の拡張ス
キップ付ポーリング方式では、任意に定められた数（し
きい値）のセルが滞留しているバッファ（例えば＃２）
を検知し、そのセルを出力すると言ったものであり、第
２図に示すスイッチ制御部10Aの制御による巡回によっ
て、１順目は、従来と同様なスキップ付ポーリングを行
い、２順目に、しきい値以上のセルが滞留しているバッ
ファを検知して、そのセルを出力する制御を行い、以
降、１順目と２順目との制御を交互に繰り返すと言った
ものである。

このような拡張スキップ付ポーリング方式の動作例を
第３図を参照して説明する。但し、この第３図におい
て、初期のバッファのセル数、及び任意のタイムスロッ
トの直前でバッファにセルが入力されるタイミングは、
第８図に示すものと同様とする。また、しきい値は２に
設定されているものとする。

最初に、スイッチ制御部10Aのポーリング制御による
１回目の巡回が行われる。但し、この巡回は、前述した
ように、従来と同様なスキップ付ポーリング制御に基づ
くものである。また、タイムスロット「１」において、
バッファ＃１が選択され、１個のセルが出力され、スロ
ット「２」に示すようにバッファ＃１の滞留セルが３個
となる。スロット「１」で出力されたセルがバッファ＃
１に滞留されていた滞留時間は“1"である。また、タイ
ムスロット「２」では、直前に、バッファ＃2,＃４にセ
ルが１個入力されたものとする。

タイムスロット「２」において、バッファ＃２のセル
が出力され、スロット「３」に示すように滞留セルが０
個となる。その出力されたセルのバッファ＃２での滞留
時間は“1"である。

タイムスロット「３」において、バッファ＃４のセル
が出力され、スロット「４」に示すように滞留セルが０
個となる。その出力されたセルのバッファ＃４での滞留
時間は“2"である。また、タイムスロット「３」では、
直前にバッファ＃１にセルが１個入力され、４個になっ
たものとする。

次に、２回目の巡回が行われる。但し、この巡回は、
前述したように、本発明の特徴である拡張スキップ付ポ
ーリング制御に基づくものである。

タイムスロット「４」においては、しきい値以上のセ
ルが滞留したバッファは＃１のみであるので、バッファ
＃１が検知されて選択され、そのセルが出力される。こ
れによって、スロット「５」に示すように滞留セルが３
個となる。この出力されたセルのバッファ＃１での滞留
時間はタイムスロット「１」〜「４」での“4"である。
また、タイムスロット「４」では、直前にバッファ＃２
にセルが１個入力されたものとする。

次に、３回目の巡回が行われる。これは、スキップ付
ポーリング制御に基づくものである。

タイムスロット「５」において、バッファ＃１のセル
が出力され、スロット「６」に示すように滞留セルが２
個となる。この出力されたセルのバッファ＃１での滞留
時間は“5"であり、また、スロット「５」では、直前に
バッファ＃４にセルが１個入力されたものとする。

タイムスロット「６」において、バッファ＃２のセル
が出力され、スロット「７」に示すように滞留セルが０
個となる。この出力されたセルのバッファ＃２での滞留
時間は“3"である。

タイムスロット「７」において、バッファ＃３のセル
が出力され、滞留セルが０個となるが、その直前に新た
にセルが入力されたので、スロット「８」に示すように
滞留セルは１個となっている。スロット「７」での出力
されたセルはバッファ＃３での滞留時間は“2"である。
また、タイムスロット「８」では、バッファ＃３以外に
も、バッファ＃1,＃2,＃４の各々にセルが１個ずつ入力
されたものとする。

タイムスロット「８」において、バッファ＃４のセル
が出力され、スロット「９」に示すように滞留セルが１
個となる。その出力されたセルのバッファ＃４での滞留
時間は“4"である。

次に、４回目の巡回が行われる。これは、拡張スキッ
プ付ポーリング制御に基づくものである。

タイムスロット「９」において、バッファ＃１のセル
が出力され、滞留セルが２個となる。その出力されたセ
ルのバッファ＃１での滞留時間はタイムスロット「１」
〜「９」での“9"である。

次に、５回目の巡回が行われる。これは、スキップ付
ポーリング制御に基づくものである。

タイムスロット「10」において、バッファ＃１のセル
が出力され、滞留セルが１個となるが、その直前に新た
にセルが入力されたので、スロット「８」に示すように
滞留セルは２個となる。その出力されたセルのバッファ
＃１での滞留時間はタイムスロット「３」〜「10」での
“8"である。

タイムスロット「11」において、バッファ＃２のセル
が出力され、滞留セルが０個となる。その出力されたセ
ルのバッファ＃２での滞留時間は“4"である。

タイムスロット「12」においては、バッファ＃３のセ
ルが出力され、滞留セルが０個となる。また、その出力
されたセルのバッファ＃３での滞留時間は“5"となる。

以上説明した拡張スキップ付ポーリング方式によれ
ば、第３図に示すように、最も長くバッファに滞留する
セルの最大滞留時間は、バッファ＃１での“9"となり、
これは、第８図に示す従来例のバッファ＃１における最
大滞留時間の“12"よりも、“3"減少したことになる。
つまり、本発明の方式によれば従来の方式に比べ、バッ
ファでのセルの滞留時間を短縮することができる。

また、上述した例では、しきい値を２に設定したが、
このしきい値を変化させた場合に、セルの滞留時間がど
うなるのかをシミュレーションによって検討した。

このシミュレーション結果を第４図に示す。但し、こ
の図は、８×８のATMクロスポイントバッファ型スイッ
チにおいて、シミュレーションを行った場合の結果図で
あり、図中、THRESHOLDはしきい値を示す。また、この
シミュレーションは、THRESHOLDが１〜６の場合に、バ
ッファに最大何個のセルが滞留するのかを確立的に求め
ることによって、セルの滞留時間を求めたものであり、
第４図の縦軸に確立１−10^-9〜１−10^-1を示し、横軸に
セルの滞留個数０〜60を示した。

結果としては、THRESHOLD＝２の場合に、セルの滞留
時間が最も短くなり、線20で示すような滞留確立とな
る。これから最大遅延（最大滞留時間）を求めると、7.
82μｓとなる。これは、ATMのセルフォーマットが53Byt
e/cellであり、伝送速度が2404.80Mb/sであることか
ら、１セル当たりの速度を算出すると、0.177μｓとな
るので、これに第４図に示す確立が１−10^-9のときのセ
ルの滞留個数を掛けて求めたものである。

また、THRESHOLD＝１の場合は、線21で示すような滞
留確立となり、この場合の最大遅延は9.67μｓである。
但し、このTHRESHOLD＝１の場合は、従来のスキップ付
ポーリング方式による動作と同様となるので、従来との
比較を行うために、これを、THRESHOLD＝２の場合の約
7.82μｓと比較すると、その差が1.85μｓとなる。つま
り、本発明の方式では、８×８のスイッチにおいてもバ
ッファでのセルの滞留時間を短縮できていることが分か
る。

発明の効果以上説明したように、本発明によれば、ATMクロスポ
イントバッファ型スイッチにおいて、１つのバッファに
セルが集中して入力されたとしても、そのバッファにセ
ルが長時間滞留されないような制御を行うことができる
効果がある。この結果、スイッチによるセルの方路変換
を高速で行うことができる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の一実施例による拡張スキップ付ポーリ
ング方式を説明するための図、第３図は本発明の一実施例による拡張スキップ付ポーリ
ング方式の動作を説明するための図、第４図は本発明の拡張スキップ付ポーリング方式を適用
した８×８のATMクロスポイントバッファ型スイッチに
おいて、バッファに滞留するセルの確立をシミュレーシ
ョンによって求めた場合の図、第５図は従来のスキップ付ポーリング方式を説明するた
めの図、第６図は第５図の一部拡大図、第７図は第５図において１本の出力用信号ラインに接続
されているバッファ及びその入力用信号ラインの等価
図、第８図は従来のスキップ付ポーリング方式の動作を説明
するための図である。１……クロスポイントバッファ型スイッチ、 10A……制御手段。

───────────────────────────────────────────────────── フロントページの続き (72)発明者篠宮知宏神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (56)参考文献特開平２−306745（ＪＰ，Ａ) 特開平２−288638（ＪＰ，Ａ) 特開平２−206257（ＪＰ，Ａ) 信学技報ＣＳ89−13 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】Ｎ本の入力線とＮ本の出力線とが交差する
位置に各々バッファを有し、前記入力線を介して入力さ
れたセルを任意のバッファに一旦保持し、前記バッファ
に保持されたセルを該出力線を介して出力するクロスポ
イントバッファ型スイッチ（１）のポーリング方式であ
って、前記クロスポイントバッファ型スイッチ（１）のポーリ
ング制御を行う制御手段（10A）により、各出力線について、前記セルが保持されたバッファを検
知すると前記保持されたセルを出力する動作を、前記出
力線の一端から他端まで順次巡回して行うステップ巡回
と、各出力線について、所定のセル数に基づくしきい値以上
のセルが保持されたバッファを検知すると、前記保持さ
れたセルを出力する動作を前記出力線の一端から他端ま
で順次巡回して行う拡張ステップ巡回と、を交互に繰り返すことを特徴とするポーリング方式。