JP3000728B2 - バランス配線方式 - Google Patents
バランス配線方式Info
- Publication number
- JP3000728B2 JP3000728B2 JP3146419A JP14641991A JP3000728B2 JP 3000728 B2 JP3000728 B2 JP 3000728B2 JP 3146419 A JP3146419 A JP 3146419A JP 14641991 A JP14641991 A JP 14641991A JP 3000728 B2 JP3000728 B2 JP 3000728B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- pattern
- true
- balanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はバランス配線方式に関
し、特に配線基板のクロック信号等の配線に用いるバラ
ンス配線方式に関する。
し、特に配線基板のクロック信号等の配線に用いるバラ
ンス配線方式に関する。
【０００２】
【従来の技術】バランス配線とは、常にＴｒｕｅのパル
ス信号とＣｏｍｐｌｅｍｅｎｔのパルス信号とを隣接し
て移動させる、例えば、クロック信号のＴｒｕｅとＣｏ
ｍｐｌｅｎｔとを平行に配線し、かつ配線の線長を等し
くする（等長）配線のことであって、従来、このような
バランス配線の設計はすべて人手により行っている。
ス信号とＣｏｍｐｌｅｍｅｎｔのパルス信号とを隣接し
て移動させる、例えば、クロック信号のＴｒｕｅとＣｏ
ｍｐｌｅｎｔとを平行に配線し、かつ配線の線長を等し
くする（等長）配線のことであって、従来、このような
バランス配線の設計はすべて人手により行っている。
【０００３】図４は従来のバランス配線のイメージを示
す図である。図４において、２１ａ，２１ｂはＴｒｕｅ
端子、２ａ，２２ｂはＣｏｍｐｌｅｍｅｎｔ端子、２３
ａは１層のＴｒｕｅパターン、２３ｂは２層のＴｒｕｅ
パターン、２４ａは１層のＣｏｍｐｌｅｍｅｎｔパター
ン、２４ｂは２層のＣｏｍｐｌｅｍｅｎｔパターン、２
９はヴィアを示す。そして、１層のＴｒｕｅパターン２
３ａと２層のＴｒｕｅパターン２３ｂとＴｒｕｅ端子２
１ａ，２１ｂ間を接続しており、１層のＴｒｕｅパター
ン２３ａと２層のＴｒｕｅパターン２３ｂとはヴィア２
９を介して接続している。また、１層のＣｏｍｐｌｅｍ
ｅｎｔパターン２４ａと２層のＣｏｍｐｌｅｍｅｎｔパ
ターン２４ｂとはＣｏｍｐｌｅｍｅｎｔ端子２２ａ，２
２ｂ間を接続しており、１層のＣｏｍｐｌｅｍｅｎｔパ
ターン２４ａと２層のＣｏｍｐｌｅｍｅｎｔパターン２
４ｂとはヴィア２９を介して接続している。
す図である。図４において、２１ａ，２１ｂはＴｒｕｅ
端子、２ａ，２２ｂはＣｏｍｐｌｅｍｅｎｔ端子、２３
ａは１層のＴｒｕｅパターン、２３ｂは２層のＴｒｕｅ
パターン、２４ａは１層のＣｏｍｐｌｅｍｅｎｔパター
ン、２４ｂは２層のＣｏｍｐｌｅｍｅｎｔパターン、２
９はヴィアを示す。そして、１層のＴｒｕｅパターン２
３ａと２層のＴｒｕｅパターン２３ｂとＴｒｕｅ端子２
１ａ，２１ｂ間を接続しており、１層のＴｒｕｅパター
ン２３ａと２層のＴｒｕｅパターン２３ｂとはヴィア２
９を介して接続している。また、１層のＣｏｍｐｌｅｍ
ｅｎｔパターン２４ａと２層のＣｏｍｐｌｅｍｅｎｔパ
ターン２４ｂとはＣｏｍｐｌｅｍｅｎｔ端子２２ａ，２
２ｂ間を接続しており、１層のＣｏｍｐｌｅｍｅｎｔパ
ターン２４ａと２層のＣｏｍｐｌｅｍｅｎｔパターン２
４ｂとはヴィア２９を介して接続している。
【０００４】
【発明が解決しようとする課題】上述した従来のバラン
ス配線方式は、人手で設計を行うため、以下のような欠
点がある。
ス配線方式は、人手で設計を行うため、以下のような欠
点がある。
【０００５】（１）バランス配線の設計に長時間を要す
る。
る。
【０００６】（２）等長配線が困難である。
【０００７】（３）等長であってもＴｒｕｅのパルスと
Ｃｏｍｐｌｅｍｅｎｔのパルスが隣接して移動しないこ
とがある。
Ｃｏｍｐｌｅｍｅｎｔのパルスが隣接して移動しないこ
とがある。
【０００８】
【課題を解決するための手段】本発明は、配線基板上に
設けられた第１の接続端子から２つの配線が平行となる
位置までの第１の区間の配線長を等長とする第１の配線
手段と、前記平行となる位置から前記２つの配線が平行
を保つ第２の区間の配線長を等長とし、かつ２つ分の配
線を同時に行う第２の配線手段と、前記第２の区間の配
線が平行をくずす位置から第２の接続端子までの第３の
区間の配線長を等長とする第３の配線手段と、前記第２
の区間のヴィアをバランス配線が交叉するような配置の
ヴィアに変換するヴィア位置変換手段とを備え、接続端
子間の配線を平行に配置させる。
設けられた第１の接続端子から２つの配線が平行となる
位置までの第１の区間の配線長を等長とする第１の配線
手段と、前記平行となる位置から前記２つの配線が平行
を保つ第２の区間の配線長を等長とし、かつ２つ分の配
線を同時に行う第２の配線手段と、前記第２の区間の配
線が平行をくずす位置から第２の接続端子までの第３の
区間の配線長を等長とする第３の配線手段と、前記第２
の区間のヴィアをバランス配線が交叉するような配置の
ヴィアに変換するヴィア位置変換手段とを備え、接続端
子間の配線を平行に配置させる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の実施例を実現する処理動作
を示す流れ図である。処理ボックス１から処理ボックス
７は本発明のバランス配線方式の処理動作を示してい
る。
を示す流れ図である。処理ボックス１から処理ボックス
７は本発明のバランス配線方式の処理動作を示してい
る。
【００１１】図２は本実施例による等長の２本の配線を
同時に行う（以下太幅配線という）のイメージを示す図
である。図２において、１１ａ，１１ｂはＴｒｕｅ端
子、１２ａ，１２ｂはＣｏｍｐｌｅｍｅｎｔ端子、１３
ａは１層のＴｒｕｅパターン、１４ａは１層のＣｏｍｐ
ｌｅｍｅｎｔパターン、１５は配線が平行となるバラン
ス開始点、１６は配線の平行がくずれるバランス終了
点、１７ａは１層の太幅配線、１７ｂは２層の太幅配
線、１８は太幅配線ヴィアをそれぞれ示す。そして、１
層のＴｒｕｅパターン１３ａはＴｒｕｅ端子１１ａとバ
ランス開始点１５とを接続しており、１層のＣｏｍｐｌ
ｅｍｅｎｔパターン１４ａはＣｏｍｐｌｅｍｅｎｔ端子
１２ａとバランス開始点１５とを接続しており、また、
１層の太幅配線１７ａと２層の太幅配線１７ｂとはバラ
ンス開始点１５とバランス終了点１６とを接続してお
り、１層の太幅配線１７ａと２層の太幅配線１７ｂとは
太幅配線ヴィア１８を介して接続しており、バランス終
了点１６よりそれぞれのパターンを介してＴｒｕｅ端子
１１ｂ及びＣｏｍｐｌｅｍｅｎｔ端子１２ｂに接続して
いる。
同時に行う（以下太幅配線という）のイメージを示す図
である。図２において、１１ａ，１１ｂはＴｒｕｅ端
子、１２ａ，１２ｂはＣｏｍｐｌｅｍｅｎｔ端子、１３
ａは１層のＴｒｕｅパターン、１４ａは１層のＣｏｍｐ
ｌｅｍｅｎｔパターン、１５は配線が平行となるバラン
ス開始点、１６は配線の平行がくずれるバランス終了
点、１７ａは１層の太幅配線、１７ｂは２層の太幅配
線、１８は太幅配線ヴィアをそれぞれ示す。そして、１
層のＴｒｕｅパターン１３ａはＴｒｕｅ端子１１ａとバ
ランス開始点１５とを接続しており、１層のＣｏｍｐｌ
ｅｍｅｎｔパターン１４ａはＣｏｍｐｌｅｍｅｎｔ端子
１２ａとバランス開始点１５とを接続しており、また、
１層の太幅配線１７ａと２層の太幅配線１７ｂとはバラ
ンス開始点１５とバランス終了点１６とを接続してお
り、１層の太幅配線１７ａと２層の太幅配線１７ｂとは
太幅配線ヴィア１８を介して接続しており、バランス終
了点１６よりそれぞれのパターンを介してＴｒｕｅ端子
１１ｂ及びＣｏｍｐｌｅｍｅｎｔ端子１２ｂに接続して
いる。
【００１２】図３は本実施例によるバランス配線のイメ
ージを示す図である。図３において、１１はＴｒｕｅ端
子、１２はＣｏｍｐｌｅｍｅｎｔ端子、１３ａは１層の
Ｔｒｕｅパターン、１３ｂは２層のＴｒｕｅパターン、
１４ａは１層のＣｏｍｐｌｅｍｅｎｔパターン、１４ｂ
は２層のＣｏｍｐｌｅｍｅｎｔパターン、１９はヴィア
をそれぞれ示す。そして、１層のＴｒｕｅパターン１３
ａと２層のＴｒｕｅパターン１３ｂとはＴｒｕｅ端子１
１ａ，１１ｂ間を接続しており、１層のＴｒｕｅパター
ン１３ａと２層のＴｒｕｅパターン１３ｂとはヴィア１
９を介して接続している。また、１層のＣｏｍｐｌｅｍ
ｅｎｔパターン１４ａと２層のＣｏｍｐｌｅｍｅｎｔパ
ターン１４ｂとはＣｏｍｐｌｅｍｅｎｔ１２ａ，１２ｂ
間を接続しており、１層のＣｏｍｐｌｅｍｅｎｔパター
ン１４ａと２層のＣｏｍｐｌｅｍｅｎｔパターン１４ｂ
とはヴィア１９を介して接続している。
ージを示す図である。図３において、１１はＴｒｕｅ端
子、１２はＣｏｍｐｌｅｍｅｎｔ端子、１３ａは１層の
Ｔｒｕｅパターン、１３ｂは２層のＴｒｕｅパターン、
１４ａは１層のＣｏｍｐｌｅｍｅｎｔパターン、１４ｂ
は２層のＣｏｍｐｌｅｍｅｎｔパターン、１９はヴィア
をそれぞれ示す。そして、１層のＴｒｕｅパターン１３
ａと２層のＴｒｕｅパターン１３ｂとはＴｒｕｅ端子１
１ａ，１１ｂ間を接続しており、１層のＴｒｕｅパター
ン１３ａと２層のＴｒｕｅパターン１３ｂとはヴィア１
９を介して接続している。また、１層のＣｏｍｐｌｅｍ
ｅｎｔパターン１４ａと２層のＣｏｍｐｌｅｍｅｎｔパ
ターン１４ｂとはＣｏｍｐｌｅｍｅｎｔ１２ａ，１２ｂ
間を接続しており、１層のＣｏｍｐｌｅｍｅｎｔパター
ン１４ａと２層のＣｏｍｐｌｅｍｅｎｔパターン１４ｂ
とはヴィア１９を介して接続している。
【００１３】続いて、本実施例の処理動作について説明
する。
する。
【００１４】まず、図１において、端子のＦｒｏｍ−Ｔ
ｏ、バランスにすべきパターンの組み合わせ、配線長な
どのパラメータを入力する（図１，処理ボックス１）。
ｏ、バランスにすべきパターンの組み合わせ、配線長な
どのパラメータを入力する（図１，処理ボックス１）。
【００１５】次に、図２のバランス開始点１５の位置を
処理ボックス１で入力したバランスにすべきパターンの
組み合わせを基にＴｒｕｅ端子１１ａとＣｏｍｐｌｅｍ
ｅｎｔ端子１２ａとの中央に求める。この処理をバラン
スにすべき全てのパターンについて行う（図１，処理ボ
ックス２）。
処理ボックス１で入力したバランスにすべきパターンの
組み合わせを基にＴｒｕｅ端子１１ａとＣｏｍｐｌｅｍ
ｅｎｔ端子１２ａとの中央に求める。この処理をバラン
スにすべき全てのパターンについて行う（図１，処理ボ
ックス２）。
【００１６】次に、図２のＴｒｕｅ端子１１ａ及びＣｏ
ｍｐｌｅｍｅｎｔ端子１２ａからバランス開始点１５ま
で等長配線を行う。この処理をバランスにすべき全ての
パターンについて行う（図１，処理ボックス３）。
ｍｐｌｅｍｅｎｔ端子１２ａからバランス開始点１５ま
で等長配線を行う。この処理をバランスにすべき全ての
パターンについて行う（図１，処理ボックス３）。
【００１７】次に、図２のバランス終了点１６の位置を
処理ボックス１で入力したバランスにすべきパターンの
組み合わせを基にＴｒｕｅ端子１１ｂとＣｏｍｐｌｅｍ
ｅｎｔ端子１２ｂとの中央に求める。この処理をバラン
スすべき全てのパターンについて行う（図１，処理ボッ
クス４）。
処理ボックス１で入力したバランスにすべきパターンの
組み合わせを基にＴｒｕｅ端子１１ｂとＣｏｍｐｌｅｍ
ｅｎｔ端子１２ｂとの中央に求める。この処理をバラン
スすべき全てのパターンについて行う（図１，処理ボッ
クス４）。
【００１８】次に、図２のＴｒｕｅ端子１１ｂ及びＣｏ
ｍｐｌｅｍｅｎｔ端子１２ｂからバランス終了点１６ま
で等長配線を行う。この処理をバランスにすべき全ての
パターンについて行う（図１，処理ボックス５）。
ｍｐｌｅｍｅｎｔ端子１２ｂからバランス終了点１６ま
で等長配線を行う。この処理をバランスにすべき全ての
パターンについて行う（図１，処理ボックス５）。
【００１９】次に、図２のバランス開始点１５とバラン
ス終了点１６との間を等長で太幅配線する。この場合、
バランス開始点１５からＹ方向に２層の太幅配線１７ｂ
を行い、太幅配線ヴィア１８を介してＸ方向に１層の太
幅配線１７ａを行う。そして、これを繰り返してバラン
ス終了点１６まで等長の太幅配線を行う。この処理をバ
ランスにすべき全てのパターンについて行う（図１，処
理ボックス６）。
ス終了点１６との間を等長で太幅配線する。この場合、
バランス開始点１５からＹ方向に２層の太幅配線１７ｂ
を行い、太幅配線ヴィア１８を介してＸ方向に１層の太
幅配線１７ａを行う。そして、これを繰り返してバラン
ス終了点１６まで等長の太幅配線を行う。この処理をバ
ランスにすべき全てのパターンについて行う（図１，処
理ボックス６）。
【００２０】次に、図２の１層の太幅配線１７ａを図３
の１層のＴｒｕｅパターン１３ａと１層のＣｏｍｐｌｅ
ｍｅｎｔパターン１４ａとに変換し、図２の２層の太幅
配線１７ｂを図３の２層のＴｒｕｅパターン１３ｂと２
層のＣｏｍｐｌｅｍｅｎｔパターン１４ｂとに変換す
る。この場合、常にＴｒｕｅパターンのパルスとＣｏｍ
ｐｌｅｍｅｎｔのパルスを隣接して移動させるために、
図２の太幅配線ヴィア１８を図３のバランス配線が交叉
するような位置関係のヴィア１９に変換する。この処理
をバランスにすべき全てのパターンについて行い一連の
処理を終了する（図１，処理ボックス７）。
の１層のＴｒｕｅパターン１３ａと１層のＣｏｍｐｌｅ
ｍｅｎｔパターン１４ａとに変換し、図２の２層の太幅
配線１７ｂを図３の２層のＴｒｕｅパターン１３ｂと２
層のＣｏｍｐｌｅｍｅｎｔパターン１４ｂとに変換す
る。この場合、常にＴｒｕｅパターンのパルスとＣｏｍ
ｐｌｅｍｅｎｔのパルスを隣接して移動させるために、
図２の太幅配線ヴィア１８を図３のバランス配線が交叉
するような位置関係のヴィア１９に変換する。この処理
をバランスにすべき全てのパターンについて行い一連の
処理を終了する（図１，処理ボックス７）。
【００２１】
【発明の効果】以上説明したように本発明のバランス配
線方式は、以下のような効果がある。
線方式は、以下のような効果がある。
【００２２】（１）バランス配線の設計が短時間で済
む。
む。
【００２３】（２）等長配線を自動で行うため、人手で
試行錯誤する必要がない。
試行錯誤する必要がない。
【００２４】（３）必ずＴｒｕｅのパルスＣｏｍｐｌｅ
ｍｅｎｔのパルスが隣接して移動する設計を行うことが
できる。
ｍｅｎｔのパルスが隣接して移動する設計を行うことが
できる。
【図１】本発明の実施例を実現する処理動作を示す流れ
図である。
図である。
【図２】本実施例による等長太幅配線のイメージを示す
図である。
図である。
【図３】本実施例によるバランス配線のイメージを示す
図である。
図である。
【図４】従来のバランス配線のイメージを示す図であ
る。
る。
１１ａ，１１ｂ Ｔｒｕｅ端子 １２ａ，１２ｂ Ｃｏｍｐｌｅｍｅｎｔ端子 １３ａ １層のＴｒｕｅパターン １３ｂ ２層のＴｒｕｅパターン １４ａ １層のＣｏｍｐｌｅｍｅｎｔパターン １４ｂ ２層のＣｏｍｐｌｅｍｅｎｔパターン １５ バランス開始点 １６ バランス終止点 １７ａ １層の太幅配線 １７ｂ ２層の太幅配線 １８ 太幅配線ヴィア １９ ヴィア
Claims (1)
- 【請求項１】 配線基板上に設けられた２つの接続端子
間を互いに配線を平行に配置するバランス配線方式にお
いて、第１の接続端子から２つの配線が平行となる位置
までの第１の区間の配線長を等長とする第１の配線手段
と、前記平行となる位置から前記２つの配線が平行を保
つ第２の区間の配線長を等長とし、かつ２つ分の配線を
同時に行う第２の配線手段と、前記第２の区間の配線が
平行をくずす位置から第２の接続端子までの第３の区間
の配線長を等長とする第３の配線手段と、前記第２の区
間のヴィアをバランス配線が交叉するような配置のヴィ
アに変換するヴィア位置変換手段とを備えることを特徴
とするバランス配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3146419A JP3000728B2 (ja) | 1991-06-19 | 1991-06-19 | バランス配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3146419A JP3000728B2 (ja) | 1991-06-19 | 1991-06-19 | バランス配線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369778A JPH04369778A (ja) | 1992-12-22 |
| JP3000728B2 true JP3000728B2 (ja) | 2000-01-17 |
Family
ID=15407267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3146419A Expired - Fee Related JP3000728B2 (ja) | 1991-06-19 | 1991-06-19 | バランス配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000728B2 (ja) |
-
1991
- 1991-06-19 JP JP3146419A patent/JP3000728B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04369778A (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3000728B2 (ja) | バランス配線方式 | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JP2921387B2 (ja) | 半導体装置の信号線の形成方法 | |
| JP4005813B2 (ja) | 半導体装置 | |
| JPH04127545A (ja) | 半導体集積回路装置 | |
| JPH06224530A (ja) | プリント配線基板 | |
| JPH04246857A (ja) | 半導体集積回路装置 | |
| JPH06124321A (ja) | 自動配線処理方法 | |
| JP3070663B2 (ja) | Ｌｓｉの配線方法 | |
| JP3087297B2 (ja) | 混成集積回路装置 | |
| JPH0719164Y2 (ja) | Ｉｃの端子構造 | |
| JPH0234185B2 (ja) | ||
| JPS582055A (ja) | 論理パツケ−ジの改造方法 | |
| JPH03237566A (ja) | 平衡伝送配線情報生成システム | |
| JP2001175698A (ja) | 束配線交換器とそれを用いる基板配線方法 | |
| JPH04218943A (ja) | １チップｌｓｉの製造方法 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JPH0774258A (ja) | 半導体集積回路の自動レイアウト方法 | |
| JPS60247950A (ja) | 半導体装置の製造方法 | |
| JPS6034039A (ja) | 半導体装置 | |
| JPS581252A (ja) | 論理ｌｓｉにおけるスキヤン・クロツク配給方式 | |
| JPH0520789B2 (ja) | ||
| JPH03231497A (ja) | 多層プリント配線板 | |
| JPS62241362A (ja) | 集積回路チツプケ−ス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
| LAPS | Cancellation because of no payment of annual fees |