JP2999010B2

JP2999010B2 - ワイヤカット放電加工機

Info

Publication number: JP2999010B2
Application number: JP9680791A
Authority: JP
Inventors: 正機栗原; 光樹町田
Original assignee: Hoden Seimitsu Kako Kenkyusho Co Ltd
Current assignee: Hoden Seimitsu Kako Kenkyusho Co Ltd
Priority date: 1991-04-26
Filing date: 1991-04-26
Publication date: 2000-01-17
Anticipated expiration: 2015-01-17
Also published as: JPH0569230A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はワイヤ電極と被加工物と
の間隙に主パルス電圧を印加する主パルス発生回路と上
記間隙に上記主パルスよりも低電圧の検出パルス電圧を
印加する検出パルス発生回路を少なくとも備え、検出パ
ルス印加後に主パルス電圧を印加して被加工物を加工す
るワイヤカット放電加工機に関する。

【０００２】

【従来の技術】周知のようにワイヤ放電加工機は絶縁液
の中で直流の電流をパルス状にして電極としての細いワ
イヤと被加工物との間で放電させ、被加工物を放電によ
って発生する熱と圧力によって、パルスごとに除去する
ものである。従って放電による加工進み速度を上げるた
めには放電の頻度を上げることが必要である。しかし、
ワイヤと被加工物との間に電圧を印加すれば直ちに放電
するものでなく放電を起こすきっかけとなる条件が満た
されてはじめて放電が生じる。

【０００３】即ち、電圧印加から放電するまでに待ち時
間が存在する。また、放電のきっかけが得られやすいよ
うに、微細かつ高応答のサーボ送りを採用することによ
って制御する。しかし、細いワイヤでは、周囲の影響
（放電の圧力等）で容易に振動するため、現在のサーボ
の時定数ではワイヤと被加工物との間隔距離を完全に制
御することは困難である。

【０００４】従来から、このような状況の中で、放電頻
度を上げるための手段として外部からエネルギーを与え
て、強制的にきっかけをつくり、放電する方法がある。
放電のきっかけをつくる方法で、効果的であると認めら
れているものに次の方法がある。

【０００５】加工間隙に、放電を起こすことができるや
や低いエネルギーをもった電圧を常時かけておいて、放
電を始めたら続けて、それよりも大きいエネルギーをも
った主パルス電圧を印加する方法。これにより放電のき
っかけが存在すれば、直ちに主パルス電圧によって放電
することになるので、間隙にパルス電圧を印加した時に
しか放電しないよりは、放電の頻度を上げることができ
ると考えられる。

【０００６】しかし、実際は放電の繰り返し速度を上げ
るためには、常時かけているエネルギーをより大きいも
のにしないと、放電の繰り返し速度は上がらない。ま
た、常時かけているエネルギーが大きくなると、放電柱
が絞られていない電流密度の低い放電が混った精度の低
い放電が続くようになり、アーク放電によりワイヤが切
れることが発生しやすくなる。

【０００７】また、放電加工での放電は、一つ一つを見
れば、様々なきっかけで起こると推測される。図１４な
いし図１６は放電のきっかけ説明図である。ａ−１は検
出パルスを印加した時の間隙の電圧波形、ｂ−１は検出
パルスを印加して、間隙の電圧が低下した時点で主パル
スを印加した時の間隙電圧波形を示す。

【０００８】図１４は、間隙間の距離が何れの場所にお
いても同等の場合を示している。この場合、波形ａ−１
に示すように検出パルスを投入してから少し遅れて放電
を開始する。図１５は、間隙間の一部で部分的に接触し
ている場合を示す。この場合、波形ａ−２に示す如く、
検出パルス印加後、直ちに間隙の電圧は低下する。そこ
で、主パルスを印加すると、接触部が溶融又は蒸発する
ことにより開放状態になり、放電を開始する。図１６
は、間隙にきょう雑物が存在する場合を示す。この場合
の放電開始は図１５に示す場合と同様に、きょう雑物の
溶融又は蒸発によって起こる。

【０００９】上記示した如く様々なきっかけで起きる放
電を一様に扱う従来の放電制御では、間隙の状況に合っ
たエネルギーを印加しているとはいえない。

【００１０】

【発明が解決しようとする課題】本発明は、ワイヤと被
加工物との間隙の状況に対応したエネルギーで主パルス
を印加することによって、加工送り進み速度を高めるこ
とを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理構成
図を示す。図中、１０１は電極、１０２は被加工物、１
０３は主パルス発生回路、１０４は検出パルス発生回
路、１０５は間隙電圧判別部、１０６は間隙短絡検出
部、１０７は開放時間カウンタ、１０８は主パルス制御
回路、１０９はパルス間隔延長回路、１１０は検出パル
ス制御回路を表す。

【００１２】主パルス発生回路１０３は電極１０１と被
加工物１０２との間隙に主パルス電圧を印加する回路で
ある。検出パルス発生回路１０４は上記間隙に上記主パ
ルス電圧よりも低い電圧の検出パルス電圧を印加する回
路である。

【００１３】間隙電圧判別部１０５は上記間隙電圧が予
め定めたしきい値よりも大きい値であるか又は小さい値
であるかを判別する。間隙短絡検出部１０６は上記検出
パルス印加時の間隙電圧が上記しきい値よりも大きい値
から上記しきい値よりも小さい値へと変化した時に間隙
短絡信号を開放時間カウンタ１０７及び主パルス制御回
路１０８へ知らせる。

【００１４】開放時間カウンタ１０７は上記検出パルス
電圧が印加されてから上記間隙短絡信号を受け取るまで
の開放時間を測定してその旨を主パルス制御回路１０８
へ知らせる。パルス間隔延長回路１０９は上記検出パ
ルス電圧の印加の直後に上記間隙短絡信号を受け取る事
象の頻度を測定し、当該頻度が予め定めた値よりも高い
時には低い時よりも検出パルス間隔を長くするように検
出パルス制御回路１１０に指示する。主パルス制御回
路１０８は、上記開放時間の長さに対応させて、長い場
合には主パルス電圧印加時間を長く、短い場合には主パ
ルス電圧印加時間を短くする。

【００１５】

【作用】検出パルス制御回路１１０の命令を受けて検出
パルス発生回路１０４が間隙に検出パルスを印加する。
間隙電圧判別部１０５は上記間隙の電圧が予め定めたし
きい値よりも大きいか否かを判別する。間隙短絡検出部
１０６は検出パルス印加時の上記判別結果の変化によっ
て間隙短絡信号を開放時間カウンタ１０７へ知らせる。
開放時間カウンタ１０７は上記検出パルス印加開始時か
ら上記間隙短絡信号を受け取るまでの時間を計測し、そ
の結果を主パルス制御回路１０８へ伝える。主パルス制
御回路１０８は、上記間隙短絡信号を受け取った時に、
主パルスを印加するが、その印加時間は上記開放時間に
対応させて、開放時間が長い時には印加時間を長く、開
放時間が短い時には印加時間を短くする。

【００１６】また、検出パルス印加直後に間隙短絡信号
が発生する事象の頻度が予め定めた値よりも高い時には
低い時よりも検出パルス間隔を長くするように制御す
る。

【００１７】

【実施例】図２ないし図７は本発明の回路実施例を示
す。また、図３の点ａ，ｂ，ｃは夫々図４の点ａ，ｂ，
ｃと接続され、図５の点ｄ，ｅ，ｆ，ｇは夫々図６の点
ｄ，ｅ，ｆ，ｇと接続される。図２において５６ないし
６５は主パルス発生回路、６６ないし７０は検出パルス
発生回路、７１ないし８０は間隙電圧判別部、図３にお
いて２０ないし２７は間隙短絡検出部、２８ないし３２
及び４０ないし５５は主パルス制御回路、８ないし１９
は検出パルス制御回路、３６ないし３９は開放時間カウ
ンタ、３３ないし３５及び５６はパルス間隔延長回路に
対応する。

【００１８】入力されるデータとして検出パルス幅（ｔ
ｏｎ−１−ｄａｔａ）の４ビット、検出パルスの休止時
間（ｔｏｆｆ−１−ｄａｔａ）の８ビット、開放時間の
しきい値データ（ｏｐｅｎ−ｔｉｍｅ−ｄａｔａ）の５
４ビット、メインパルス１，２，３の夫々のパルス幅デ
ータ（ｍａｉｎｐｕｌｓｅ−ｉ−ｄａｔａ）（ｉ＝１，
２，３）の各４ビット、メインパルス１の休止時間のデ
ータ（ｔｏｆｆ−２−ｄａｔａ）の８ビット、及び休止
時間延長データ（ｏｆｆ−ｄｅｌａｙ−ｄａｔａ）の４
ビットが与えられる。

【００１９】主パルス発生回路はインバータ５６、バッ
ファ５７，５８、ＦＥＴ５９，６０、ダイオード６１，
６２、コンデンサ６３、直流電源６４で構成され、主パ
ルス制御回路からｍａｉｎ−ｐｕｌｓｅ−ｏｕｔ信号に
より制御される。ダイオード６１，６２はパルスの立ち
下がりを急峻にするとともにトランジスタに大きなスイ
ッチングサージ電圧がかからないよう直流電源６４にエ
ネルギーを戻すための高速スイッチングダイオードであ
る。６５，７０はフィーダである。

【００２０】検出パルス発生回路は、バッファ６６、Ｆ
ＥＴ６７、抵抗６８、直流電源６９で構成され、ｄｅ
ｔ．ｔｏｎ１信号により制御される。間隙電圧判別部は
抵抗７１，７２、ダイオード７３，７４、コンパレータ
７５、抵抗７６ないし８０で構成され、間隙８１の電圧
が予め定めた電圧よりも高い時に「Ｈ」を、低い時に
「Ｌ」をｇａｐｓｉｇ１として出力する。

【００２１】間隙短絡検出部は、Ｄフリップフロップ２
２，２３，２４，２７、インバータ２５、アンド回路２
０，２６、オア回路２１で構成される。Ｄ−ＦＦ２７は
ｇａｐｓｉｇ１をＤ端子に入力され、１０ＭＨｚのクロ
ックで同期を取りその結果を出力する。アンド回路２６
には、上記Ｄ−ＦＦの出力とともに検出パルス制御回路
のｄｅｔ−ｔｏｎ１信号が入力される。従ってアンド回
路２６の出力は、検出パルス期間中における間隙の状態
を示す。

【００２２】即ち「Ｈ」であれば開放に近く、「Ｌ」で
あれば短絡に近いということになる。従って、上記アン
ド回路２６の出力が「Ｈ」から「Ｌ」に変化したとき
は、間隙に電流が流れ始めたことを意味する。当該
「Ｈ」から「Ｌ」への変化が生じると、ＦＦ２４の出力
及びＦＦ２３のＤ端子がそれ以前に「Ｈ」となっている
ので、ＦＦ２３のＣＬＫ端子が「Ｌ」から「Ｈ」となっ
てＱ出力が「Ｈ」となる。ＦＦ２３の−Ｑ出力は次のＦ
Ｆ２２のＤ端子に入って１０ＭＨｚのクロックで同期さ
れ、オア回路２１を通してＦＦ２３のＣＬＲ端子に入っ
てリセットする。従って、ＦＦ２２はアンド回路２６の
出力が「Ｈ」から「Ｌ」に変化した時にパルス信号（Ｈ
→Ｌ→Ｈ）を出力する。

【００２３】検出パルス制御回路はカウンタ８，９，１
４、インバータ１０，１５、アンド回路１２，１３，１
７、Ｄ−ＦＦ１１，１６，１８，１９から構成される。
アンド回路１７はｔｏｎ１−ｅｎｄ０信号及びＦＦ２２
のＱ出力を入力されて、その論理積を出力する。ＦＦ１
１のＱ出力又はｔｏｎ１．ｅｎｄ０信号の一方が「Ｈ」
で、他方が「Ｈ」から「Ｌ」へ変化した時に、アンド回
路１７の出力はＦＦ１１のＣＬＲ端子を「Ｌ」にしてリ
セットし、ＦＦ１１の出力Ｑは「Ｌ」になり。カウンタ
８，９のＬＯＡＤ端子を「Ｌ」にする。

【００２４】その後、検出パルスの休止時間データが、
カウンタ８，９にセットされ、リップルキャリー出力
（ＲＣＯ）が「Ｌ」になってＦＦ１１のＰＲＥ端子に入
力され、再度ＦＦ１１の出力Ｑを「Ｈ」にしカウンタ
８，９のＬＯＡＤ端子を「Ｈ」にして、ｏｆｆｃｌｋ
によってカウントを始める。即ち、カウンタ９のＲＣＯ
は、アンド回路１７が「Ｈ」から「Ｌ」へ変化してから
の時間が、検出パルスの休止時間データに対応する時間
に達した時に、「Ｌ」から「Ｈ」へ変化する。上記カウ
ンタ９のＲＣＯは、主パルスの休止時間満了を知らせる
ｔｏｆｆ２−ｅｎｄ１と共に、アンド回路１２に入力さ
れ、ＦＦ１８の出力ＱはＦＦ１９のＤ端子へ入力され１
０ＭＨｚのＣＬＫで同期される。

【００２５】即ち、検出パルスの休止時間及びメインパ
ルスの休止時間が満了した時に、ＦＦ１９のＱ出力は
「Ｈ」になり検出パルスがオンされる。当該ＦＦ１９の
Ｑ出力はＦＦ１６に入力され、その出力Ｑはカウンタ１
４のＬＯＡＤ端子に入力されるので、ＦＦ１９のＱ出力
が「Ｌ」から「Ｈ」へ変化した時にカウンタ１４がカウ
ントを始め、間隙が開放の間カウントを続け検出パルス
幅データに対応する時間が経過した時にＲＣＯが「Ｌ」
から「Ｈ」へと変化する。

【００２６】当該パルス信号はインバータ１５、アンド
回路１７、ＦＦ１１を介してカウンタ８，９をリセット
して検出パルス休止期間へと入る。また、検出パルス期
間の途中で間隙に短絡が発生した場合には、ｏｎ−ｃｏ
ｎｔａｃｔ０信号によってカウンタ１４はリセットされ
カウントを停止し、ＦＦ２２の出力が「Ｈ」から「Ｌ」
へと変化するので、アンド回路１７及びＦＦ１１を介し
てカウンタ８，９がリセットされ検出パルス休止期間へ
と入る。

【００２７】開放時間カウンタはカウンタ３８、Ｄ−Ｆ
Ｆ３６，３７、インバータ３９から構成される。検出パ
ルスが印加されるとｄｅｔ．ｔｏｎ１が「Ｌ」から
「Ｈ」へ変化するのでＦＦ３６の−Ｑ出力が「Ｈ」から
「Ｌ」へ変化して、ＦＦ３７をリセットしてＱ出力が
「Ｌ」になる。そこで開放時間のしきい値データがカウ
ンタ３８へ取り込まれ、ｏｐｅｎ１信号が「Ｈ」の間、
カウントして、上記しきい値データに達した時にＲＣＯ
として「Ｈ」を出力する。また、ｏｐｅｎ１信号が
「Ｈ」である時間が上記しきい値データよりも短い場合
にはカウンタ３８のＲＣＯは「Ｈ」にならずに「Ｌ」の
ままである。

【００２８】主パルス制御回路は、カウンタ３０，４
０，４５，４７，４８、Ｄ−ＦＦ２９，４３，４４，５
２、インバータ２８，３１，４１，４６，４９、アンド
回路３２，４２，５３，５４、オア回路５５から構成さ
れる。検出パルスが印加されるとカウンタ１４のＲＣＯ
は「Ｈ」から「Ｌ」に変化する。従ってその時のｏｐｅ
ｎ１信号が「Ｌ」ならば、即ち間隙が短絡状態ならば、
カウンタ２９のＤ端子は「Ｈ」であり出力が「Ｈ」にな
りカウントを始める。アンド回路３２は、当該カウント
を始めてから、その値がメインパルス３のパルス幅デー
タと等しくなるまでｍａｉｎｐｕｌｓｅ３−１信号とし
て「Ｈ」を出力する。

【００２９】検出パルス印加中に間隙に短絡が発生する
と、ｔｏｎ１−ｅｎｄ０が「Ｈ」であり、ｏｎ．ｃｏｎ
ｔａｃｔ１が「Ｌ」から「Ｈ」へ変化するのでカウンタ
４５がカウントを始める。アンド回路５０は、当該カウ
ントを始めてから、その値がメインパルス２のパルス幅
データと等しくなるまでｍａｉｎｐｕｌｓｅ２−１信号
として「Ｈ」を出力する。

【００３０】検出パルス期間中に間隙に短絡が発生する
と、ＦＦ４３の出力が「Ｌ」から「Ｈ」に変化するので
カウンタ４０がカウントを開始し、その値がメインパル
ス１のパルス幅データと等しくなるまでカウンタ４０の
ＲＣＯが「Ｌ」であり、インバータ４１が「Ｈ」であ
る。そこで、開放時間カウンタのＲＣＯ出力が「Ｈ」の
時には、アンド回路４２の出力はインバータ４１の出力
と同じ値である。ＦＦ４３のＱ出力とアンド回路４２の
出力はアンド回路５３に入力されｍａｉｎｐｕｌｓｅ１
−１として出力される。

【００３１】即ち、検出パルス期間中に間隙に短絡が発
生した時に、開放時間カウンタのＲＣＯが「Ｈ」なら
ば、当該短絡発生からメインパルス１のパルス幅データ
に対応する時間が満了するまで、ｍａｉｎｐｕｌｓｅ１
−１信号が「Ｈ」である。また、カウンタ４０のＲＣＯ
が「Ｌ」から「Ｈ」になると、ＦＦ４４の出力が「Ｌ」
から「Ｈ」へ変化し、カウンタ４７，４８がカウントを
開始し、メインパルス１の休止時間データに対応するカ
ウント値になるとカウンタ４８のＲＣＯが「Ｌ」から
「Ｈ」へ変化する。

【００３２】当該ＲＣＯはアンド回路５３の出力ととも
にアンド回路５４へ入力されても論理和を取られるた
め、メインパルス１が終了してから次のメインパルス１
が発生するまでの時間は上記メインパルス１の休止時間
データに対応する時間以上になる。ｍａｉｎｐｕｌｓｅ
１−１，ｍａｉｎｐｕｌｓｅ２−１及びｍａｉｎｐｕｌ
ｓｅ３−１の各信号はオア回路５１，５５によって論理
和を取られるため、上記３信号の少なくとも１つが
「Ｈ」である時に主パルスはオンされる。また各メイン
パルスの時間はメインパルス３、メインパルス２、メイ
ンパルス１の順に長い。

【００３３】パルス間隔延長回路は、水晶発振器１、カ
ウンタ２，４，シフトレジスタ３３、インバータ３，
５，３４，３５、データセレクタ６、Ｄ−ＦＦ７、オア
回路５６から構成される。水晶発振器１は１０ＭＨｚの
クロック信号を発振し、カウンタ２によって１ＭＨｚに
分周される。カウンタ４は休止時間延長データとして
「５」を入力されているので１ＭＨｚのクロックを０．
２ＭＨｚに分周して出力する。そしてデータセレクタ６
によって０．２ＭＨｚ又は１ＭＨｚの１方を選択され、
その出力はＦＦ７によって同期されてｏｆｆ−ｃｌｋと
して出力される。

【００３４】シフトレジスタ３３のＣＬＲ端子にはｍａ
ｉｎｐｕｌｓｅ１−１及びｍａｉｎｐｕｌｓｅ２−１が
オア回路５６及びインバータ３５を介して入力され、Ｃ
ＬＫ端子にメインパルス３が入力されている。間隙が安
定していれば、ＣＬＫ端子にはｍａｉｎｐｕｌｓｅ１−
１又はｍａｉｎｐｕｌｓｅ２−１が入力されて、リセッ
トされるため出力ＱＥ（５パルス連続でメインパルス３
が発生したとき、「Ｈ」になる）は「Ｈ」になることは
ない。

【００３５】しかし、間隙の状態が悪化してくるとメイ
ンパルス３のでる頻度が高くなり、ついには連続するよ
うになる。この時、シフトレジスタ３３のデータ入力は
「Ｈ」なので、出力ＱＥはメインパルス１又はメインパ
ルス２が発生するまで「Ｈ」になる。当該出力ＱＥはデ
ータセレクタ６に入力され、出力ＱＥが「Ｈ」の時には
ｏｆｆ−ｃｌｋを１ＭＨｚから０．２ＭＨｚに切り換え
る。当該ｏｆｆ−ｃｌｋは検出パルスの休止時間カウン
タ８，９及び主パルスの休止時間カウンタ４７，４８に
クロック信号として用いられるので、ｏｆｆ−ｃｌｋの
周波数が下がると、検出パルス及び主パルスの休止時間
が延長される。

【００３６】図８及び図９は図２ないし図７の装置の各
部の波形図を示す。まず時点ｔ１で検出パルス休止時間
が終了してカウンタ９のリップルキャリー出力がＨレベ
ルになりフリップフロップ１９のＱ出力が「Ｈ」、検出
パルス出力ｄｅｔ．ｔｏｎ１が「Ｈ」となって、トラン
ジスタを駆動する。これにより間隙が開放されていれば
直流電源６９に相当する電圧が間隙に発生し、検出回路
のコンパレータ７５によって間隙信号ｇａｐｓｉｇ１が
得られる。

【００３７】一方、カウンタ９のリップルキャリー出力
が「Ｈ」になることによってカウンタ１４のＬＯＡＤ端
子が「Ｈ」になり、カウントを開始する。次いで検出パ
ルス期間が過ぎる時点ｔ２になってカウンタ１４のリッ
プルキャリー出力（ｔｏｎ１．ｅｎｄ１）が「Ｈ」とな
り、カウントを停止する。カウンタ（検出パルス休止期
間）８，９のＬＯＡＤ端子が「Ｌ」になり、時点ｔ３で
ｏｆｆｃｌｋにより同期されてリップルキャリー出力
が「Ｌ」、これによって再度ＬＯＡＤ端子が「Ｈ」とな
り休止時間のカウントを開始する。

【００３８】時点ｔ４、検出パルス印加初期から接触し
ている時、ｔ５の時点でフリップフロップ２９のＤ端子
は「Ｈ」となるため、Ｑ出力が「Ｈ」、メインパルス３
のカウンタ３０のＬＯＡＤ端子が「Ｈ」となり、カウン
トを開始する。そしてメインパルス３が出力し、主回路
のＦＥＴ１，２を駆動し、間隙に直流電源６４に応じた
急峻なピーク電流が流れる。ｔ６の時点で、カウントを
終了して、メインパルス３の出力を停止する。

【００３９】時点ｔ７、検出パルス印加時に開放となっ
ていて、間隙が接触する時点ｔ８でフリップフロップ２
３の−Ｑ出力は「Ｈ」から「Ｌ」に、そしてフリップフ
ロップ２２のＱ出力が「Ｈ」から「Ｌ」になることによ
りクリアされ、再度「Ｈ」になる（時点ｔ９）。この信
号によりカウンタ１４のＬＯＡＤ端子は「Ｌ」となって
カウントを停止する。同時にメインパルス２のカウンタ
４５がカウントを開始して、メインパルス２が出力され
る。

【００４０】メインパルス１は、時点ｔ７でフリップフ
ロップ３７のクロック端子が「Ｌ」から「Ｈ」、Ｑ出力
が「Ｌ」から「Ｈ」に、開放時間カウンタ３８のＬＯＡ
Ｄ端子が「Ｌ」から「Ｈ」になり、カウントを開始す
る。そして時点ｔ１０で所定のカウントになってカウン
ト停止して、フリップフロップ４３のクリア端子を
「Ｌ」から「Ｈ」にする。しかしその前の時点ｔ９にて
フリップフロップ４３のクロック端子に既にｏｎ．ｃｏ
ｎｔａｃｔ１パルスが出ているのでＱ出力には変化な
し。

【００４１】検出パルス印加後しばらくして接触する時
点ｔ１２では、その前の時点ｔ１１で開放時間カウンタ
３８のリップルキャリー出力が既に「Ｌ」から「Ｈ」に
なっているので、フリップフロップ４３のクロック端子
にｏｎ．ｃｏｎｔａｃｔ１パルスが入力してＱ出力が
「Ｌ」から「Ｈ」になり、メインパルス１のカウンタ４
０がカウント開始し、時点ｔ１３でリップルキャリー出
力によって停止する。

【００４２】そしてフリップフロップ４４のＱ出力を
「Ｌ」から「Ｈ」にして休止時間カウンタ４７，４８の
カウントを開始する。時点ｔ１４でリップルキャリー出
力が「Ｌ」から「Ｈ」となって休止時間を終了し、アン
ド回路１２をへて再度フリップフロップ１８のクロック
端子を「Ｌ」から「Ｈ」にし検出パルスｄｅｔ．ｔｏｎ
１を「Ｌ」から「Ｈ」に立ち上げる。

【００４３】なおこれより先立ち、時点ｔ４からｔ６ま
での状態が間隙で検出パルス数で５回続いた時、時点ｔ
１５ではシフトレジスタ３３のクリア端子にはその間パ
ルスが入力されていないので、ＱＥ出力は「Ｌ」から
「Ｈ」になる。データセレクタ６によりｏｆｆｃｌｋ
が１ＭＨｚから０．２ＭＨｚに切り替わる。この状態
は、時点ｔ１６から間隙が良くなってメインパルス１が
出力されるまで続く（時点ｔ１７まで）。

【００４４】図１０は、シフトレジスタの値と加工進み
速度の関係を示す。この実施例でのシフトレジスタ４の
値はＱＥ、即ち５パルス連続でメインパルス３が発生し
たときに検出パルスの休止時間を、ｏｆｆｄｅｌａｙ
ｄａｔａ（５Ｈ）で、０．２ＭＨｚにして、５倍に延
長している。シフトレジスタ４の値を大きくすると、短
絡を認識するのに遅れるため、ワイヤが切れメインパル
ス３のエネルギーが上げられず、加工進み速度が落ち
る。また値を小さくするとエネルギーが上げられるが、
間隙の状況により敏感になり、休止時間が延びて繰り返
しが落ち、加工進み速度も落ちる。

【００４５】図１１は間隙電圧と加工進み速度との関
係、図１２は間隙平均電圧と各メインパルス数との関係
を示す。曲線１００はメインパルス１の頻度、曲線２０
０はメインパルス２の頻度、曲線３００はメインパルス
３の頻度、曲線４００は無効パルス（開放）の頻度を表
す。間隙平均電圧でサーボ送りをした結果、間隙を接近
させるように平均電圧を下げていくと、メインパルス３
の発生頻度が増え、無効パルスの頻度が減るために加工
速度が増えるが、更に下げるとメインパルス３の頻度が
急激に増えてくる。きっかけを作るためにエネルギーを
上げなければならない場合であってもメインパルス３の
みエネルギーを落とすことによりワイヤ切れを防いでい
る。

【００４６】図１３は間隙平均電圧に対するメインパル
ス２の発生数の推移を示す。図１１に示される所の加工
進み速度の最大値を示す間隙平均電圧でメインパルス２
の発生数も最大に近い値を示している。このことは、短
絡時には発生しないメインパルス２の加工繰り返しに果
たす役割が大きいことを示している。

【００４７】

【発明の効果】本発明によれば、上記説明の如く、ワイ
ヤと被加工物との間隙の状況に対応したエネルギーで主
パルスを印加することにより、加工送り進み速度を高め
ることができる。

【００４８】また、不良放電の頻度が高い時には、検出
パルスの間隔を長くして間隙の状況の良化を図るように
している。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の回路実施例（１）である。

【図３】本発明の回路実施例（２）である。

【図４】本発明の回路実施例（３）である。

【図５】本発明の回路実施例（４）である。

【図６】本発明の回路実施例（５）である。

【図７】本発明の回路実施例（６）である。

【図８】装置の各部の波形図（１）である。

【図９】装置の各部の波形図（２）である。

【図１０】シフトレジスタの値と加工進み速度の関係を
示す。

【図１１】間隙電圧と加工進み速度との関係を示す。

【図１２】間隙平均電圧と各メインパルス数との関係を
示す。

【図１３】間隙平均電圧に対するメインパルス２の発生
数の推移を示す。

【図１４】放電のきっかけ説明図（１）である。

【図１５】放電のきっかけ説明図（２）である。

【図１６】放電のきっかけ説明図（３）である。

【符号の説明】

１０１電極１０２被加工物１０３主パルス発生回路１０４検出パルス発生回路１０５間隙電圧判別部１０６間隙短絡検出部１０７開放時間カウンタ１０８主パルス制御回路１０９パルス間隔延長回路１１０検出パルス制御回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) B23H 1/00 - 1/04 B23H 7/02 - 7/20

Claims

(57)【特許請求の範囲】

【請求項１】ワイヤ電極（１）と被加工物（２）との
間隙に主パルス電圧を印加する主パルス発生回路（３）
と、上記主パルス発生回路を制御する主パルス制御回路
（８）と、上記間隙に上記主パルスよりも低電圧の検出
パルス電圧を印加する検出パルス発生回路（４）と、上
記検出パルス発生回路を制御する検出パルス制御回路
（１０）とを少なくとも備え、検出パルスを印加して放
電が開始した時に主パルス電圧を印加して被加工物を加
工するワイヤカット放電加工機において、上記検出パルス印加時の間隙電圧が予め決められたしき
い値よりも大きいか否かを判別する間隙電圧判別部
（５）と、上記間隙電圧が上記しきい値よりも高い値から上記しき
い値よりも低い値へ変化した時に間隙短絡信号を開放時
間カウンタ（６）及び主パルス制御回路（８）へ知らせ
る間隙短絡検出部（７）と、上記検出パルス電圧が印加されてから上記間隙短絡信号
を受け取るまでの開放時間を測定してその旨を主パルス
制御回路（８）へ知らせる開放時間カウンタ（６）と、上記検出パルス電圧の印加の直後に上記間隙短絡信号を
受け取る事象の頻度を測定し、当該頻度が予め定めた値
よりも高い時には低い時よりも検出パルスのパルス間隔
を長くするように検出パルス制御回路（１０）に指示を
発するパルス間隔延長回路（９）とを設けて、主パルス制御回路（８）が、上記開放時間の長さに対応
させて、長い場合には主パルス電圧印加時間を長く、短
い場合には主パルス電圧印加時間を短くするとともに、
上記パルス間隔延長回路（９）が、検出パルス電圧印加
直後に間隙短絡が発生する頻度が高い時に上記検出パル
スのパルス間隔を長くするようにしたことを特徴とする
ワイヤカット放電加工機。