JP2992067B2 - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JP2992067B2
JP2992067B2 JP24634390A JP24634390A JP2992067B2 JP 2992067 B2 JP2992067 B2 JP 2992067B2 JP 24634390 A JP24634390 A JP 24634390A JP 24634390 A JP24634390 A JP 24634390A JP 2992067 B2 JP2992067 B2 JP 2992067B2
Authority
JP
Japan
Prior art keywords
plating
layer
resist
solder
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24634390A
Other languages
English (en)
Other versions
JPH04125932A (ja
Inventor
寛治 入江
哲夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHICHIZUN TOKEI KK
Original Assignee
SHICHIZUN TOKEI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHICHIZUN TOKEI KK filed Critical SHICHIZUN TOKEI KK
Priority to JP24634390A priority Critical patent/JP2992067B2/ja
Publication of JPH04125932A publication Critical patent/JPH04125932A/ja
Application granted granted Critical
Publication of JP2992067B2 publication Critical patent/JP2992067B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路を形成したウエハー上にプリント
基板へのボンディング用接続部(バンプ)を形成するに
際し、鍍金後に除去すべき中間金属層(Al,Cr,Cu)が可
動状態のリング形状として、各々のバンプを囲むように
して残ることを防止するバンプ形成方法に関する。
〔従来の技術〕
集積回路の製造工程には、ウエハーの表面上に形成し
たICのリード部にボンディング用のバンプを形成するバ
ンプ形成工程が含まれている。
このバンプ形成工程には主として蒸着による方法と鍍
金を用いる方法とが用いられているが、本発明は後者を
対象としている。
以下従来の鍍金法によるバンプ形成法について図面を
参照して説明する。第3図は従来工程におけるバンプ形
成工程を示す断面図であり、第4図はそのフローチャー
ト図で、(a)〜(e)は各工程を示すものである。ま
た、第5図〜第9図はバンプ領域に用いる各工程の装置
を示しており、第5図(イ)は鍍金装置の正面断面図、
同図(ロ)は同じく側面断面図である。第6図はレジス
ト剥離装置の概略図で、第7図は中間金属層の1つであ
るCuのエッチング装置の概略図であり、第8図は中間金
属層のCr,Alエッチング装置の概略図である。第9図は
リフロー装置の概略図である。また第10図(イ)は銅リ
ング前駆状態部外における蒸着銅のオージェ分析の結果
であり、同図(ロ)は銅リング前駆状態部の深さ方向に
対するオージェ分析の結果である。
まず第3図および第4図にもとずいて各工程を説明す
る。工程(a)において、表面にパシベーション膜102
とAl電極が既に形成されたウェハーW上に電極部に開口
を有するポリイミド層108を形成し、その上にレジスト
を形成して(図示せず)、露光、エッチングによりICの
電極部100のみを除去、次いで蒸着によりウエハー一面
に鍍金時の導通電極を兼ねた中間金属層としてAl,Cr,Cu
をポリイミド層108側から蒸着アルミ層107、蒸着クロム
層106,蒸着銅層105の順に形成する。次いで工程(b)
は中間金属層の形成されたウエハーWの表面および裏面
にレジスト101(メッキ付着防止膜)を形成し、各ICの
電極部100を露光、現像することにより、当該部のみレ
ジストを除去する。工程(a)と(b)が終了した状態
を第3図(イ)に図示する。
次に第4図における工程(c)は鍍金工程であり、IC
の電極部100にCu及びハンダの鍍金を行う。第3図
(ロ)の鍍金の形成は第5図の新しく開発した円筒型鍍
金装置によっている。本円筒型鍍金装置110の該略を第
5図を参照に説明する。第5図(イ)、(ロ)におい
て、筒状体113は筐体112に納められており、この筒状体
113の一端113a近傍に距離dを離してウエハー取付板114
(ウエハー取付手段)を備え、ウエハー取付板114に固
定されたウエハーWと共に負電極118となる。筒状体113
のもう一端にはハンダによって構成された正電極115を
備えている。正電極115には新しい鍍金液が筒状体113内
に出入り可能なように液孔117を設けている。筒状体113
の径及び一端113a近傍に形成された開口面はウエハーの
平面形状とほば合致する形状に形成してあり、均一な鍍
金を得るのに効果をもたらしている。第5図(イ)、
(ロ)において、119はウエハーWの表面周辺の撹拌を
目的とする液を噴出するノズルを有する鍍金液噴出パイ
プで、ウエハーWの小領域内での均一な鍍金を得るのに
効果をもたらしている。正電極115と負電極118には各々
電極の(+)極116aと(−)極116bが接続されている。
本装置による鍍金処理によりICの電極部100に第3図
(ロ)に示すごとく銅鍍金層103を形成し、さらに銅鍍
金層103の上に銅鍍金装置と同様の構造を持つハンダ鍍
金装置(図示せず)によりハンダ鍍金層104を形成す
る。ハンダ鍍金層104の成分はSnが60%でPbが40%のも
のを用いている。但し、Snの組成はウエハー内で若干の
バラツキがあり、その程度は50〜70%位である。第4図
の工程(d)において、第3図(ハ)に示すようにレジ
スト101の剥離を行なう。第6図を参照してレジスト剥
離装置の概略図を説明すると、120は自動搬送装置の一
部分であり、121はバスケット掴みであり、124は剥離槽
で、124aは自動開閉蓋であり、125は自動調節の加熱器
であり、126は撹拌器であって槽内は常に撹拌され温度
が均一化されている。同図に示していないがウエハーが
剥離槽124内へ入り、蓋が閉じると自動的に揺動が始ま
り、レジストの剥離が進行する仕組みとなっている。レ
ジスト剥離液の成分はフェノール、ジクロルベンゼン、
テトラクロルエチレン、界面活性剤となっている。レジ
スト剥離液の温度は摂氏100Cである。レジスト剥離にお
いて生じる現象について第3図(ロ)を参照として説明
すると、ハンダ鍍金層104は端部も中央部も全てほぼ一
定厚で形成されている。鍍金後に形成されたバンプの形
状は頂上が平らで、ハンダ鍍金層104の底辺面104aは厚
み5ミクロンのレジスト101を介して中間金属層の蒸着
銅層105と向いあっている。レジスト101が剥離されるに
従い、剥離液が代わりに狭い空間域に浸入し、ハンダ鍍
金層104中のSnを少しずつ溶解するが狭い空間域は撹拌
されにくいためSnの濃度がしだいに高くなる。或はハン
ダ鍍金層104の底辺面104aと蒸着銅層105間の距離が非常
に近いため、剥離液を介して高温状態のSnは容易に蒸着
銅層105へ浸入、拡散し、合金化し、第3図(ハ)の黒
塗り部で示すようなリングの前駆状態であるCu−Sn合金
層105aを形成する。以上の機構を第10図のデータによっ
て説明すると、第10図(イ)のオージェ分析にも見られ
るようにハンダ鍍金層104の底辺面104a直下以外のCu面
部105bにはSnは検出されないが、同図(ロ)のようにハ
ンダ鍍金層104の底辺面104a直下のCu面部105aにはSnが
検出され、また同図(ロ)においてSnが表面から深さ方
向に向かって次第に減少していることから、表面から内
部に向かって拡散したことが明らかである。図示してな
いが同様の結果がXセンマイクロアナライザーによって
も得られている。さてこの状態で第4図工程(e)の中
間金属層のエッチングに入るのであるが、上述のCu−Sn
合金層105aは第3図(ハ)に示す中間金属層105〜107の
エッチングによって銅リング105cとなる。中間金属層の
蒸着銅層105のエッチング装置の概略図を第7図によっ
て説明すると、123はウエハー用のバスケットであり、1
28は商品名エンストリップCの銅アンモニア系の銅エッ
チング槽であり、129は空気撹拌のための空気孔129bを
有する空気導入管である。次に中間金属層106〜107のC
r,Alのエッチング装置の概略図を第8図によって説明す
ると、131は自動調節の温熱器であり、130はフェリシア
ン化カリュウムとNaOHの混合液を入れたCr,Alエッチン
グ槽であり、132は水洗槽である。上述のCr,Alエッチン
グ槽130によってまずウエハーWをCr,Alエッチング槽13
0に浸漬し、所定時間矢印130a方向に揺動することによ
り中間金属層106〜107を均一に除去した後、水洗槽132
で矢印132aに従って水洗する。その結果、Cu−Sn合金層
はCr,Alエッチング槽130のエッチャントによりエッチン
グされないため第3図(ニ)に図示のごとくCuとSnの合
金部分であるCu−Sn合金層105a以外は全て消滅、銅リン
グ105cを生じる。生じた銅リング105cは支持体がないた
めフラフラと動く。この動き安さは第4図工程(f)の
高温リフロー後の状態を示す第3図(ホ)の形状になる
と一層大きくなり、短絡の原因となる。第9図を用いて
高温リフローの概略図を説明すると、Wはウエハーであ
り、133はフラックスの吐出口であり、134はスピンナー
であり、135は搬送ベルトであり、136は加熱部であり、
137は窒素導入口であり、138は排気口であり、139はフ
ラックス貯蔵器である。フラックスによる表面酸化物の
除去と加熱による溶融のためバンプは第3図(ホ)のご
とく光沢ある完全に滑らかな形状に形成される。本リフ
ローにより上述の銅リング105cは明瞭に黙視可能とな
り、且つ近辺においてフラつくようになる。最後に工程
(g)によりフラックス洗浄を行ってバンプを完成させ
る。
〔発明が解決しようとする課題〕
上述したバンプの形成法においては、鍍金後にレジス
ト除去(第3図(ハ))、中間金属層の除去(同図
(ニ))、ハンダ層リフロー(同図(ホ))の順に行な
うので、特にSn約60%の共晶ハンダにおいて各バンプの
周りに中間金属層が可動な銅リング105cとなって残る。
一旦形成されたリングは簡単に壊れるものではなく、自
由に動きまわり、且つ導電性のため隣接バンプやICチッ
プ外への接触によりショートの危険性をはらんでいる。
特にハンダの組成がSn約60%の共晶に近い場合、Snの含
量が多いため剥離液への溶解も多く、蒸着銅層105へ移
動、浸入、合金化することによる銅リング105cの発生確
率は高く、また大きい。銅リング105cの除去方法は容易
ではなく、スプレー洗浄、超音波洗浄等の方法も効果な
い。比較的に効果的な方法としてブラシによる物理的除
去方法も考えられるが、ウエハー上の膨大な数のバンプ
の周りに形成された銅リングを完全に除去するのは容易
でない。例えば乾いたブラシで除去しようとすれば強い
力を必要とし、結果としてバンプ104b表面やポリイミド
層108を傷つけたり、ウエハーの割れによって歩留まり
の低下につながる。これを避けるため水中でブラシをか
けると、銅リング105cは厚み1ミクロン程度の薄片で且
つ柔らかいためウエハー表面に付着、除去が困難とな
る。また入手により除去することは自動化を阻害するば
かりでなくコストも高くなりコストダウンの要望に答え
ることができない。尚、銅リングは前述に説明のように
ハンダ鍍金層のSnが多くなればなる程顕著に現れるが、
Snが20%程度以上になってくると銅リングが発生する危
険が大きくなってくる。
本発明はこのような事情にかんがみてなされたもの
で、中間金属層の残りである銅リング105cの発生を根本
的に防止し、ICチップの歩留まりを向上することのでき
るバンプ形成方法の提供を目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明のバンプ形成法
は、中間金属層を形成後、レジストに形成された開口部
にCuおよびハンダ鍍金を形成し、リフローによりハンダ
を丸めてバンプを形成するに際して、レジスト剥離前に
一回目のリフローを低温度で予備リフローし、次いでレ
ジスト剥離後電極部以外の不要な中間金属層を除去し、
その後高温度で本リフローを行うことを特徴としてい
る。
好ましい態様としてレジスト除去前のリフローはハン
ダのウエハー面上での流れ防止のため低温の210℃付近
でリフローを行なう。また好ましい態様としてボンディ
ングにふさわしい光沢ある金属表面が得られるのは共晶
ハンダに近い場合、260℃以上なのでレジスト、中間金
属層の除去後に260−280℃の高温リフローを実施するこ
とにより銅リングの発生しない完全なバンプの形成を可
能にできる。
〔作用〕
本発明は上述した構成としたので、レジスト除去前に
低温リフローを行なうことにより、ハンダバンプの形状
を頂上が平らな状態から一応球状に形成することによ
り、ウエハー上の蒸着銅層105とハンダ鍍金層の底辺面1
04aとの対応面を無くすことができ、よってレジストを
除去する際に従来のような頂上が平らなハンダ鍍金層10
4の底辺面104aと蒸着銅層105の狭く長い隙間5ミクロン
の間に満たされたレジスト剥離液中に微量のSnが溶解、
中間金属層に直ちに浸入、拡散、合金化し銅リングの前
駆状態を形成することを防止する。
従って、従来のように鍍金後のレジスト剥離におい
て、頂上が平らなハンダ鍍金槽104の底辺面104aと中間
金属層105が狭い隙間5ミクロンを介して広い領域にわ
たり面と面が向かい合う状態を避けることができ、よっ
て剥離液に溶解したハンダ中のSnが濃度一定のまま蒸着
銅層105へ移動、浸入、拡散することによってCu−Sn合
金層105aの合金を作ることを防止し、従って銅リングの
前駆状態となることを防ぐ。次いで、中間金属層105〜1
07を除去する際にはCu−Sn合金層105aは存在しないため
最終的には銅リング105cの発生は一切生じない。
〔実施例〕
以下、本発明の一実施例について図面を参照して説明
する。
第1図(イ)〜(ハ)は本発明のバンプ形成法に関わ
る実施例の主要工程におけるバンプの各断面図を示す。
第2図は本発明のバンプ形成法に係わる実施例の主要工
程のフローチャートである。第1図および第2図におい
て、本実施例のバンプ形成工程について工程(a)〜
(i)にもとずいて説明する。まず工程(a)〜工程
(c)までは従来の技術と同一であり、第1図(イ)は
(c)の鍍金工程終了時の状態を示す。すなわち、ウエ
ハーの表面および裏面にレジスト101(ハンダ付着防止
膜)を形成し、各ICの電極部100を露光することにより
当該部分のみレジスト101を除去した後、第5図に示す
円筒型鍍金装置110を用いて鍍金処理を施して各ICの電
極部100に銅鍍金層103を形成、さらにCu鍍金の上にハン
ダ鍍金層104を積層する。次いで工程(h)に移り、レ
ジスト未除去の状態で低温約200−230℃にて低温リフロ
ーを行なうことにより第1図(ロ)に状態のように丸ハ
ンダバンプ104bとなる。低温リフローでは酸化膜等の表
面被覆物109を完全に除去できず光沢が得られない。但
しレジストが強く、高温に耐え、ひび割れによるハンダ
流れを生じない場合は上述の温度を上げることは可能で
ある。次にフラックス洗浄工程(i)であるが、ハンダ
のリフロー丸めにおいてフラックスを用いる必要がある
が、使用するフラックスはレジストと界面で融合するた
めフラックス洗浄槽に溶解させる際に一部レジスト101
も剥離する。このためフラックス洗浄槽の一部汚染につ
ながる問題が生じるが、フィルターろ過により容易に取
り除くことも可能である。次いで工程(d)に移り、残
りのレジスト部分を第6図のレジスト剥離装置にてレジ
スト剥離液を用いて剥離する(第1図(ハ))。この
時、蒸着銅層105とレジスト厚5ミクロンの薄い層を介
して面が向かい合うハンダ底辺面104aはすでにリフロー
丸めによる消滅により存在しないため、剥離液中にSnが
溶解してもすぐに蒸着銅層105へ届かない。また狭い空
間域にSnが閉じこめられることもなく、絶えず撹拌され
ているので中間金属層銅の蒸着銅層105のすぐ近くのSn
の濃度は高くならない。よって中間金属層の蒸着銅層10
5の中へSnが浸入、拡散することにより銅リングの前駆
状態であるCu−Sn合金層105aを形成することはない。従
って次の工程(e)において、中間金属層Cu、Cr、Alを
エッチングした後に銅リング105cを生じることはない
(第1図(ニ))。(f)は高温リフロー工程で、好ま
しい態様として、低温リフローにおけるハンダ表面の光
沢不足、表面酸化膜、不純物の除去不足を補うため最終
工程として2回めのリフローを高温で行なう。高温リフ
ローは270C−280Cが好ましい。最終的に(g)によりフ
ラックス洗浄を行い、第1図(ニ)に示すようなバンプ
形状を完成させる。
本発明の特徴としては、工程(d)のレジスト剥離前
に工程(h)の低温リフロー工程と工程(i)のフラッ
クス洗浄の工程が追加され、リフローは工程(h)は低
温リフローと工程(f)の高温リフローの2回リフロー
方式となっている。
〔発明の効果〕
以上説明したように、本発明のバンプ形成法によれば
中間金属層のエッチング後におけるCuリングの形成を完
全に防止でき、よって共晶ハンダを含む全ての組成にお
けるハンダでのバンプの形成が可能となる。また本発明
の工程によれば簡単な構成で、低コストな設備で、困難
と考えられていた銅リング105cの形成防止を行うことが
できる。
【図面の簡単な説明】
第1図(イ)〜(ニ)は本発明のバンプ形成法に係わる
実施例の主要工程にを示す断面図で、第2図は同じく本
発明の主要工程のフローチャートである。第3図(イ)
〜(ホ)は従来技術におけるバンプ形成工程を示す断面
図で、第4図は従来の主要工程のフローチャートであ
る。第5図(イ)はウエハー鍍金装置の断面正面図、同
じく(ロ)は断面側面図を示す。第6図はレジスト剥離
装置の一部切欠斜視図、第7図は中間金属層Cuのエッチ
ング装置の斜視図、第8図は中間金属層Cr,Alエッチン
グ装置の斜視図、第9図はリフロー装置の断面正面図で
ある。第10図(イ)は中間金属層銅面上で、銅リング前
駆状態以外の部分のオージェ分析データを示す図で、第
10図(ロ)の前駆状態部のオージェ分析データの結果を
示す図である。 100……ICの電極部、101……レジスト、 103……銅鍍金層、104……ハンダ鍍金層、 105……蒸着銅層、 105a……Cu−Sn合金層、 105c……銅リング、107……蒸着アルミ層、 113……筒状体、114……ウエハー取付板、 115……正電極、118……負電極、 119……鍍金噴出パイプ、 121……バスケット掴み、 123……バスケット、124……剥離槽、 128……銅エッチング槽、129b……空気孔、 130……クロム、アルミエッチング槽、 131……温熱器、133……フラックス吐出口、 134……スピンナー、135……搬送ベルト、 136……加熱部、 201……オージェ分析データ、 202……オージェ分析データ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ICおよび外部接続用の電極が形成されてい
    るウェハー上にバンプの中間金属層を形成する工程、該
    中間金属層上にメッキレジストを塗布する工程、前記電
    極の部分にレジストの開口部を形成する工程、該開口部
    にCuおよびハンダを鍍金する工程、そしてレジストを剥
    離後リフローによるボンディング用のハンダバンプを丸
    め形成する工程を有するバンプの形成方法に於いて、前
    記Cuおよびハンダを鍍金する工程とレジスト剥離をする
    工程の間に前記ハンダバンプを丸め形成するよりも低温
    度で予備リフローする工程を入れ、次いで前記レジスト
    剥離後電極部以外の不要な前記中間金属層を除去する工
    程、及び本リフローする工程を備えたことを特徴とする
    バンプの形成方法。
JP24634390A 1990-09-18 1990-09-18 バンプの形成方法 Expired - Lifetime JP2992067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24634390A JP2992067B2 (ja) 1990-09-18 1990-09-18 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24634390A JP2992067B2 (ja) 1990-09-18 1990-09-18 バンプの形成方法

Publications (2)

Publication Number Publication Date
JPH04125932A JPH04125932A (ja) 1992-04-27
JP2992067B2 true JP2992067B2 (ja) 1999-12-20

Family

ID=17147155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24634390A Expired - Lifetime JP2992067B2 (ja) 1990-09-18 1990-09-18 バンプの形成方法

Country Status (1)

Country Link
JP (1) JP2992067B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
JP6111584B2 (ja) * 2012-03-06 2017-04-12 三菱マテリアル株式会社 はんだバンプの製造方法

Also Published As

Publication number Publication date
JPH04125932A (ja) 1992-04-27

Similar Documents

Publication Publication Date Title
US5462638A (en) Selective etching of TiW for C4 fabrication
US6218281B1 (en) Semiconductor device with flip chip bonding pads and manufacture thereof
US6413851B1 (en) Method of fabrication of barrier cap for under bump metal
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US5108553A (en) G-tab manufacturing process and the product produced thereby
US5492235A (en) Process for single mask C4 solder bump fabrication
US4922322A (en) Bump structure for reflow bonding of IC devices
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6375062B1 (en) Surface bumping method and structure formed thereby
US6469394B1 (en) Conductive interconnect structures and methods for forming conductive interconnect structures
GB2268108A (en) Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method.
JP2012506628A (ja) 基板上にはんだ堆積物を形成する方法
JP2992067B2 (ja) バンプの形成方法
JPH06511353A (ja) 半田バンプを回路トレース上に形成する半田被膜のリフロー方法
US20150333025A1 (en) Organic coating to inhibit solder wetting on pillar sidewalls
US8312628B2 (en) Liquid discharge head and method for manufacturing the same
JPS59154041A (ja) 半導体装置の電極形成方法
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
JP2000012605A (ja) 半導体チップの電極部の形成方法
US6900142B2 (en) Inhibition of tin oxide formation in lead free interconnect formation
Yu et al. Solder bump fabrication by electroplating for flip-chip applications
JP3506686B2 (ja) 半導体装置の製造方法
JPS61120492A (ja) めつきされたスルーホールプリント回路基板及びその生産方法
Annala et al. Electroplated solder alloys for flip chip interconnections

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

EXPY Cancellation because of completion of term