JP2983243B2 - Thin film type electronic device - Google Patents

Thin film type electronic device

Info

Publication number
JP2983243B2
JP2983243B2 JP2081351A JP8135190A JP2983243B2 JP 2983243 B2 JP2983243 B2 JP 2983243B2 JP 2081351 A JP2081351 A JP 2081351A JP 8135190 A JP8135190 A JP 8135190A JP 2983243 B2 JP2983243 B2 JP 2983243B2
Authority
JP
Japan
Prior art keywords
film
thin film
amorphous silicon
thin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2081351A
Other languages
Japanese (ja)
Other versions
JPH03283464A (en
Inventor
秀俊 野崎
雅人 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2081351A priority Critical patent/JP2983243B2/en
Publication of JPH03283464A publication Critical patent/JPH03283464A/en
Application granted granted Critical
Publication of JP2983243B2 publication Critical patent/JP2983243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、基板上に薄膜を形成した構造を有する薄膜
積層型電子装置に係わり、特に薄膜の内部応力の低減を
はかった薄膜積層型電子装置に関する。
The present invention relates to a thin-film laminated electronic device having a structure in which a thin film is formed on a substrate, and particularly to reducing the internal stress of the thin film. And a thin film laminated electronic device.

(従来の技術) 近年、非晶質シリコン等の非単結晶薄膜を活性層に用
いた密着型イメージセンサ,固体撮像素子及び薄膜トラ
ンジスタ等の研究開発が進められている。これらのう
ち、密着型イメージセンサや固体撮像素子は非単結晶薄
膜中で光によって生成したキャリアを利用するデバイス
であり、一方薄膜トランジスタは電界効果により非単結
晶薄膜中を流れる電流を制御するデバイスである。いず
れのデバイスも活性層の非単結晶薄膜、代表的には水素
化非晶質シリコン膜を高品質にすることが良好なデバイ
ス特性を得るために不可欠であり、特に該薄膜における
キャリアの移動度を大きくすることが重要である。
(Related Art) In recent years, research and development of a contact type image sensor, a solid-state imaging device, a thin film transistor, and the like using a non-single-crystal thin film such as amorphous silicon for an active layer have been advanced. Of these, contact-type image sensors and solid-state imaging devices are devices that use carriers generated by light in a non-single-crystal thin film, while thin-film transistors are devices that control the current flowing in the non-single-crystal thin film by the electric field effect. is there. In any device, it is essential to obtain a high quality non-single-crystal thin film of an active layer, typically a hydrogenated amorphous silicon film, in order to obtain good device characteristics, and in particular, the mobility of carriers in the thin film. It is important to increase

ところで、水素化非晶質シリコン膜はSi−H結合とSi
−H2結合を有しているが、水素化非晶質シリコン膜にお
ける電子移動度はこれらの結合の割合に依存することが
知られている。具体的には、Si−H結合の割合を増やし
Si−H2結合の割合を減らすことにより、水素化非晶質シ
リコン膜における電子移動度が大きくなる。
By the way, the hydrogenated amorphous silicon film has an Si—H bond and Si
Has the -H 2 bond, electron mobility in the amorphous silicon hydride film is known to depend on the ratio of these bonds. Specifically, increase the ratio of Si-H bonds
By reducing the ratio of Si—H 2 bonds, the electron mobility in the hydrogenated amorphous silicon film is increased.

しかしながら、Si−H結合の割合を増やしSi−H2結合
の割合を減らすと、一般に薄膜の内部応力が増大する。
即ち、第9図に一例として示すように、水素化非晶質シ
リコン膜の電子移動度が増加すると、必然的に膜の内部
応力も増加してしまう。このため、高電子移動度を有す
る薄膜を堆積してデバイス特性を向上させようとする
と、基板から膜が剥離し易くなるという不都合があっ
た。
However, increasing the proportion of Si—H bonds and decreasing the proportion of Si—H 2 bonds generally increases the internal stress of the thin film.
That is, as shown in FIG. 9 as an example, when the electron mobility of the hydrogenated amorphous silicon film increases, the internal stress of the film naturally increases. Therefore, when a thin film having a high electron mobility is deposited to improve device characteristics, there is a disadvantage that the film is easily peeled off from the substrate.

(発明が解決しようとする課題) このように従来、非晶質シリコン等の非単結晶薄膜を
活性層に用いた密着型イメージセンサ,固体撮像素子及
び薄膜トランジスタ等の電子装置においては、高電子移
動度の薄膜を堆積させた場合、固有の内部応力が大きい
ために、薄膜が剥離し易くなるという問題があった。そ
の結果、内部応力を低減するため、電子移動度が所望の
値よりも小さい薄膜を堆積せざるを得ず、良好なデバイ
ス特性が得られないという問題があった。
(Problems to be Solved by the Invention) As described above, conventionally, electronic devices such as a contact type image sensor, a solid-state imaging device, and a thin film transistor using a non-single-crystal thin film such as amorphous silicon for an active layer have a high electron transfer. When a thin film is deposited to a certain degree, there is a problem that the thin film is easily peeled off due to a large inherent internal stress. As a result, in order to reduce the internal stress, a thin film having electron mobility smaller than a desired value has to be deposited, and there is a problem that good device characteristics cannot be obtained.

なお、上記問題は非単結晶薄膜を用いた電子装置に限
るものではなく、基板上に薄膜を堆積した構造を有する
電子装置において、薄膜の内部応力により基板から薄膜
が剥離する虞れがあり、これが電子装置の信頼性を低下
させる要因となっていた。
Note that the above problem is not limited to an electronic device using a non-single-crystal thin film, and in an electronic device having a structure in which a thin film is deposited on a substrate, the thin film may be peeled from the substrate due to internal stress of the thin film. This has been a factor in lowering the reliability of the electronic device.

本発明は、上記事情を考慮してなされたものであり、
その目的とするところは、基板上に堆積した薄膜の内部
応力に起因する薄膜の剥がれを防止することができ、デ
バイス特性及び信頼性の向上をはかり得る薄膜積層型電
子装置を提供することにある。
The present invention has been made in view of the above circumstances,
It is an object of the present invention to provide a thin-film laminated electronic device that can prevent peeling of a thin film due to internal stress of a thin film deposited on a substrate and can improve device characteristics and reliability. .

特に本発明は、高電子移動度を有する非単結晶薄膜を
堆積した場合においても、膜の剥離が生じず、電子や正
孔の走行性に優れた密着型イメージセンサ,固体撮像素
子或いは薄膜トランジスタ等の薄膜積層型電子装置を提
供することを目的とする。
In particular, the present invention relates to a contact-type image sensor, a solid-state imaging device, a thin film transistor, or the like which does not peel off even when a non-single-crystal thin film having high electron mobility is deposited, and has excellent electron and hole traveling properties. It is an object of the present invention to provide a thin-film laminated electronic device.

[発明の構成] (課題を解決するための手段) 本発明の骨子は、薄膜層の内部に薄膜の主要構成元素
の単位体積中の数、即ち密度が小さい部分を設け、この
部分で応力を吸収させることにある。
[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is to provide a portion of a thin film layer in which the number of main constituent elements of a thin film in a unit volume, that is, a density is small, and a stress is applied in this portion. To absorb.

即ち本発明は、段差を有する基板上に非晶質シリコン
等の薄膜を形成してなる薄膜積層型電子装置において、
前記薄膜の内部に該薄膜の主要構成元素の密度が他の部
分より小さい構造部を、所望の幅を持った線状若しくは
面状に該薄膜の厚み方向に配置し、且つ該構造部の基板
側を基板表面とは非接触にしてなるものである。
That is, the present invention provides a thin-film laminated electronic device in which a thin film of amorphous silicon or the like is formed on a substrate having a step,
A structure in which the density of the main constituent elements of the thin film is smaller than that of other parts is arranged in the thickness direction of the thin film in a linear or planar shape having a desired width inside the thin film, and a substrate of the structure is provided. The side is not in contact with the substrate surface.

(作 用) 本発明によれば、薄膜層内部に配置した密度の小さい
構造部が応力を吸収する役割を果たすので、高電子移動
度を有する非晶質シリコン等の非単結晶薄膜を膜が剥離
することなしに堆積させることができる。線状又は面状
の密度の小さい部分の幅を所望の範囲に適切に選ぶこと
により、この部分がデバイス特性に与える悪影響は問題
ない。従って、従来よりも電子や正孔等のキャリアの走
行性に優れた良好な特性の薄膜積層型電子装置を、膜剥
離等のプロセス上の問題がない状態で形成することがで
きる。
(Operation) According to the present invention, a non-single-crystal thin film made of amorphous silicon or the like having high electron mobility is formed by a film having a low density disposed inside the thin film layer, which plays a role of absorbing stress. It can be deposited without peeling. By appropriately selecting the width of the linear or planar low-density portion within a desired range, there is no problem that this portion adversely affects the device characteristics. Therefore, a thin-film laminated electronic device having excellent characteristics in which carriers such as electrons and holes can travel more easily than before can be formed without any process problems such as film peeling.

以上主に非晶質シリコン系薄膜について作用を述べて
きたが、本発明はこれに限らず、金属層、さらに窒化シ
リコン膜や酸化シリコン膜等の絶縁層にも同様な作用を
有し、内部応力の大きな条件で薄膜を形成しても、薄膜
の剥離を生じ難くすることが可能となる。
Although the operation has been mainly described above with respect to an amorphous silicon-based thin film, the present invention is not limited to this, and has a similar effect on a metal layer and further on an insulating layer such as a silicon nitride film or a silicon oxide film. Even if a thin film is formed under a condition of a large stress, it is possible to prevent the thin film from peeling off.

(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。
(Examples) Hereinafter, details of the present invention will be described with reference to the illustrated examples.

まず、内部応力の大きい非晶質シリコン膜をガラス基
板上に形成した場合に膜の剥離が生じない実施例を第1
図と第2図に示す。両図とも密度の大小が明瞭に判るよ
うに断面透過電子顕微鏡写真の模式図を示した。
First, an example in which an amorphous silicon film having a large internal stress is not peeled when formed on a glass substrate is described as a first example.
FIG. 2 and FIG. In both figures, a schematic diagram of a cross-sectional transmission electron micrograph is shown so that the magnitude of the density can be clearly seen.

第1図において、1のガラス基板上に水素化非晶質シ
リコン膜2を約1μm堆積した後に、シリコン密度が小
さい水素化非晶質シリコン膜3を200Å以下の所望の膜
厚で形成し、その後にシリコン膜2と同様の条件で水素
化非晶質シリコン膜4を約1μm堆積させた。なお、実
際の写真では図の3の部分は2,4の薄膜と比較して、密
度が小さく電子を透過し易いために白っぽく観察され
る。
In FIG. 1, after a hydrogenated amorphous silicon film 2 is deposited on a glass substrate by about 1 μm, a hydrogenated amorphous silicon film 3 having a small silicon density is formed with a desired thickness of 200 ° or less, Thereafter, a hydrogenated amorphous silicon film 4 was deposited to about 1 μm under the same conditions as the silicon film 2. Incidentally, in the actual photograph, the portion 3 in FIG. 3 is observed whitish because the density is small and electrons are easily transmitted as compared with the thin films 2 and 4.

非晶質シリコン膜2,4を連続的に形成した場合には、
内部応力が4×109dyn/cm2以上となる条件を用いて形成
したために膜の剥離が生じたが、第1図の実施例ではシ
リコン密度の小さい構造部3が応力を吸収するために膜
の剥離は生じなかった。
When the amorphous silicon films 2 and 4 are continuously formed,
Since the film was formed under the condition that the internal stress was 4 × 10 9 dyn / cm 2 or more, peeling of the film occurred. However, in the embodiment of FIG. 1, the structure 3 having a low silicon density absorbs the stress. No peeling of the film occurred.

ここで、水素化非晶質シリコン膜の形成方法として
は、従来より良く知られているシランガスをプラズマに
より分割するプラズマCVD法や光エネルギーにより分解
する光CVD法を用いればよい。また、シリコン密度が小
さい水素化非晶質シリコン膜を形成するためには、例え
ば形成基板温度TSを低くして薄膜中に含まれる水素量を
増やせばよい。この実施例では2と4はTS=250℃で形
成し、シリコン密度の小さい構造部3はTS=150℃で形
成した。
Here, as a method for forming the hydrogenated amorphous silicon film, a plasma CVD method of dividing a silane gas by plasma and a photo-CVD method of decomposing by light energy may be used as is well known in the art. Further, in order to form a hydrogenated amorphous silicon film having a low silicon density, for example, the formation substrate temperature T S may be lowered to increase the amount of hydrogen contained in the thin film. In this embodiment, 2 and 4 are formed at T S = 250 ° C., and the structure portion 3 having a low silicon density is formed at T S = 150 ° C.

第2図は、ガラス基板1に対して平行ではなく斜めに
シリコン密度の小さい水素化非晶質シリコン膜の構造部
3を面状に形成した例である。この図において、2は水
素化非晶質シリコン膜であり、2を堆積中に意図的に構
造部3を形成配置した。なお、3は図では線状である
が、実際は面状に配置してある。シリコン密度の小さい
構造部3は10〜200Åの範囲の所望の値に線幅を設定し
たが、一定にする必要はない。また、構造部3を2本以
上の線或いは2個以上の面により構成しても構わない。
構造部3を任意に形成するためには、基板1の表面の3
次元的な構造を適切に選ぶことにより実現できる。
FIG. 2 shows an example in which a structure 3 of a hydrogenated amorphous silicon film having a low silicon density is formed in a plane, not obliquely to the glass substrate 1 but obliquely. In this figure, reference numeral 2 denotes a hydrogenated amorphous silicon film, and the structure 3 was intentionally formed and arranged during the deposition of 2. Although 3 is linear in the drawing, it is actually arranged in a plane. The line width of the structure portion 3 having a low silicon density is set to a desired value in the range of 10 to 200 °, but need not be constant. Further, the structure portion 3 may be constituted by two or more lines or two or more surfaces.
In order to form the structure 3 arbitrarily, the 3
This can be realized by appropriately selecting a dimensional structure.

実際に構造部3が小さいシリコン密度を実現している
ことを確認するために、本発明者らはエネルギー分散型
X線分析法(EDX法)を用いて評価した。直径10Åφに
絞った電子線を5の方向に走査して断面に照射し、試料
の断面部から放射されるシリコン特性X線量(X線ピー
ク強度)を測定した。その結果、第3図に示すように構
造部3では明らかにシリコン密度が減少していることが
判明した。同様に、エネルギー損失分光法(EELS法)に
よっても構造部3におけるシリコン密度の減少を確認で
きた。
In order to confirm that the structure portion 3 actually realizes a small silicon density, the present inventors evaluated using an energy dispersive X-ray analysis method (EDX method). An electron beam focused to a diameter of 10 ° φ was scanned in the direction of 5 to irradiate the cross section, and the characteristic X-ray dose (X-ray peak intensity) emitted from the cross section of the sample was measured. As a result, as shown in FIG. 3, it was found that the silicon density was clearly reduced in the structural part 3. Similarly, a decrease in silicon density in the structure 3 was confirmed by energy loss spectroscopy (EELS).

本実施例の効果としては、構造部3を形成しない場合
には、水素化非晶質シリコン膜2が基板1から剥離した
が、構造部3を形成したこの実施例においては膜の剥離
が起こらないことが判った。
The effect of this embodiment is that when the structure 3 is not formed, the hydrogenated amorphous silicon film 2 is peeled off from the substrate 1. However, in this embodiment in which the structure 3 is formed, film peeling occurs. Turned out not to be.

次に、本発明を実際の電子装置に適用した第2の実施
例を説明する。
Next, a second embodiment in which the present invention is applied to an actual electronic device will be described.

第4図は水素化非晶質シリコン薄膜系の光電変換層
を、走査回路と集電電極を集積させたCCD基板上に積層
させた構造の固体撮像素子の断面構造を示す図である。
図において、10はSi基板、11は蓄積ダイオード、12は垂
直CCD、13は転送電極、14,16は絶縁膜、15は引出し電
極、17は画素電極であり、これら10〜17からCCD撮像素
子基板が形成されている。
FIG. 4 is a diagram showing a cross-sectional structure of a solid-state imaging device having a structure in which a photoelectric conversion layer of a hydrogenated amorphous silicon thin film is stacked on a CCD substrate on which a scanning circuit and a collecting electrode are integrated.
In the figure, 10 is a Si substrate, 11 is a storage diode, 12 is a vertical CCD, 13 is a transfer electrode, 14 and 16 are insulating films, 15 is an extraction electrode, and 17 is a pixel electrode. A substrate is formed.

また、21は正孔ブロックキング層で例えば水素化非晶
質カーバイド層、22は主たる光導電層である水素化非晶
質シリコン膜、23は電子ブロッキング層で例えばp型の
非晶質シリコンカーバイド層であり、21〜23で水素化非
晶質シリコン薄膜系の光電変換層をなす。この光電変換
層の膜厚は総合して1〜2μm程度である。最後に、光
を透過できる透明電極24が形成されている。さらに、水
素化非晶質シリコン膜22は固有の内部応力を吸収させる
ため、シリコン密度の小さい面状(図では線状)の構造
部25を光電変換層内に配置した。
Reference numeral 21 denotes a hole blocking layer, for example, a hydrogenated amorphous carbide layer, 22 denotes a main photoconductive layer, a hydrogenated amorphous silicon film, and 23 denotes an electron blocking layer, for example, a p-type amorphous silicon carbide. The layers 21 to 23 form a hydrogenated amorphous silicon thin film based photoelectric conversion layer. The total thickness of the photoelectric conversion layer is about 1 to 2 μm. Finally, a transparent electrode 24 that can transmit light is formed. Further, in order to absorb the intrinsic internal stress of the hydrogenated amorphous silicon film 22, a planar (linear in the figure) structural portion 25 having a low silicon density is arranged in the photoelectric conversion layer.

この実施例では、水素化非晶質シリコン膜22には内部
応力が4×109dyn/cm2以上と大きく、且つ電子移動度も
0.45cm2/V.S以上と大きい値を有する薄膜を用いたが、
構造部25による応力吸収の効果により膜の剥離も生じ
ず、高速光応答性を有する良好な素子を形成することが
できた。
In this embodiment, the hydrogenated amorphous silicon film 22 has an internal stress as large as 4 × 10 9 dyn / cm 2 or more, and also has an electron mobility.
Although a thin film having a large value of 0.45 cm 2 / VS or more was used,
The film was not peeled off due to the effect of stress absorption by the structural portion 25, and a good element having high-speed optical response could be formed.

これに対し、画素電極17の形成により表面に段差を有
したCCD撮像素子基板の3次元的構造が適切でなく、構
造部25を配置しなかった場合には同様な積層を行うと容
易に膜の剥離が生じ、素子を形成するに至らなかった。
なお、構造部25は断面から見て線幅が200Å以下である
ことが望ましく、典型的には20〜100Åの範囲の値を用
いれば本発明の効果を得るに十分である。また、構造部
25は面状に限らず、線状であっても効果的であることは
言うまでもない。
On the other hand, if the three-dimensional structure of the CCD imaging device substrate having a step on the surface due to the formation of the pixel electrode 17 is not appropriate, and if the structural portion 25 is not arranged, the same lamination can be easily performed. Was peeled off, and the device was not formed.
The structural portion 25 preferably has a line width of 200 ° or less when viewed from the cross section, and a value in the range of 20 to 100 ° is typically sufficient to obtain the effect of the present invention. Also, the structure
It is needless to say that 25 is not limited to a planar shape, and that a linear shape is also effective.

次に、第4図に示す水素化非晶質シリコン系薄膜を積
層させた2階建て構造の高感度固体撮像素子において、
水素化非晶質シリコン膜中にシリコン密度の小さい構造
部25を配置する種々な方法について詳細に説明する。
Next, in a high-sensitivity solid-state imaging device having a two-story structure in which hydrogenated amorphous silicon-based thin films are stacked as shown in FIG.
Various methods for arranging the structure portion 25 having a low silicon density in the hydrogenated amorphous silicon film will be described in detail.

第1の方法は、画素電極17の厚さを変える方法であ
る。画素電極17の厚さをそれぞれ500Å,1000Å,2000Å
と変えた場合のシリコン密度の小さい構造部25の配置さ
れ方の概要を第5図(a)〜(c)に模式的に示す。
The first method is to change the thickness of the pixel electrode 17. The thickness of the pixel electrode 17 is 500Å, 1000Å, and 2000 そ れ ぞ れ, respectively.
FIGS. 5 (a) to 5 (c) schematically show how to arrange the structure portions 25 having a low silicon density in the case where the above is changed.

第5図(a)の場合には、シリコン密度の小さい構造
部25は断面TEM写真で観察する限り殆ど形成されていな
い。第5図(b)から(c)へと、画素電極17の厚みを
厚くするに従って、構造部25は明瞭に観察できるように
なった。即ち、この実施例の範囲では、画素電極17を厚
くするに従い密度の小さい構造部25をより確実に配置す
ることができた。その結果、この積層型固体撮像素子10
0チップ当りの膜剥がれの生じたチップ数は、下記表に
示す結果となった。
In the case of FIG. 5 (a), the structure portion 25 having a low silicon density is hardly formed as observed by a cross-sectional TEM photograph. From FIG. 5 (b) to FIG. 5 (c), as the thickness of the pixel electrode 17 is increased, the structure portion 25 can be clearly observed. That is, in the range of this embodiment, the structure portions 25 having a lower density could be more reliably arranged as the pixel electrodes 17 were made thicker. As a result, this stacked solid-state imaging device 10
The number of chips where film peeling occurred per 0 chip was as shown in the following table.

ここで、画素電極17の膜厚を厚くするほど膜剥がれの
生じたチップが減少したのは、密度の小さい構造部25が
確実に配置され、膜の内部応力が構造部25が吸収された
効果であることは言うまでもない。この例では、非晶質
シリコン系薄膜による光電変換膜21,22,23の膜厚は総合
で2μm形成したが、水素化非晶質シリコン膜22は内部
応力が4×109dyn/cm2の値を有するものを用いた。ま
た、この例では、紫外光源に低圧水銀ランプを用い、原
料ガスにシランガスを用いた水銀増感光CVD法により光
電変換膜を形成したが、プラズマCVD等の他の成膜法で
形成しても同様の効果を得ることができる。例えば、水
銀増感光CVD法において、内部応力が4×109dyn/cm2
上の水素化非晶質シリコン膜を得るには、基板温度230
℃以上、シランガス圧力0.2Torr以下の条件を用い、さ
らにはシランの流量,シランガスに含有させる水銀量、
また低圧水銀ランプの紫外光強度を適切な条件に設定す
ればよい。
Here, as the thickness of the pixel electrode 17 increases, the number of chips having peeled off decreases. This is because the structure part 25 having a low density is securely arranged and the internal stress of the film is absorbed by the structure part 25. Needless to say, In this example, the total thickness of the photoelectric conversion films 21, 22, and 23 made of an amorphous silicon-based thin film was 2 μm, but the hydrogenated amorphous silicon film 22 had an internal stress of 4 × 10 9 dyn / cm 2. Those having the following values were used. In this example, a low-pressure mercury lamp was used as the ultraviolet light source, and the photoelectric conversion film was formed by a mercury-sensitized CVD method using silane gas as a source gas. Similar effects can be obtained. For example, in order to obtain a hydrogenated amorphous silicon film having an internal stress of 4 × 10 9 dyn / cm 2 or more in a mercury-sensitized CVD method, a substrate temperature of 230
℃ and silane gas pressure of 0.2 Torr or less, furthermore, the flow rate of silane, the amount of mercury contained in silane gas,
The ultraviolet light intensity of the low-pressure mercury lamp may be set to an appropriate condition.

本実施例では画素電極17として、Ti電極を用いること
ができるが、この場合にはTi電極のパターニング方法に
リアクティブイオンエッチング(RIE)法やウェットエ
ッチング法等を用いることができる。望ましくはTi画素
電極にアンダーカットが生じる心配の少ない、異方性エ
ッチングの特徴を有するRIE法を用いる方がよい。
In this embodiment, a Ti electrode can be used as the pixel electrode 17, but in this case, a reactive ion etching (RIE) method, a wet etching method, or the like can be used as a method of patterning the Ti electrode. Desirably, the RIE method having the characteristic of anisotropic etching which is less likely to cause undercut in the Ti pixel electrode is preferable.

Ti電極のRIEエッチング条件としては、代表的に下記
の条件を用いることができる。エッチングガスはCOが20
〜50sccm,BCl3が30〜60sccm,Cl2が20〜50sccm、希釈He
が1000〜3000sccm、そしてトータルガス圧力を0.5〜2To
rrとし、放電パワーを200〜500Wの範囲に設定すればよ
い。以上のエッチング条件を調整することにより、エッ
チングされたTi画素電極の側壁部のテーパ角を制御でき
ると共に、該側壁部とSiO2が接する電極端部26に曲率を
付けることもできる。
The following conditions can be typically used as the RIE etching conditions for the Ti electrode. Etching gas is CO 20
~ 50sccm, BCl3 30 ~ 60sccm, Cl2 20 ~ 50sccm, diluted He
Is 1000 ~ 3000sccm, and total gas pressure is 0.5 ~ 2To
rr, and the discharge power may be set in the range of 200 to 500 W. By adjusting the above etching conditions, the taper angle of the side wall of the etched Ti pixel electrode can be controlled, and the electrode end 26 where the side wall and the SiO 2 contact each other can have a curvature.

ここで、シリコン密度の小さい構造部25は一種の結晶
欠陥であり、この結晶欠陥部分25が場合によっては画素
電極17に接することがある。この場合、画素電極17と透
明電極24間、又は隣接する画素電極17間で結晶欠陥部分
25を介してリーク電流が流れることになり、望ましくな
い。そこで、画素電極17の端部26を滑らかな連続曲線で
形成することにより、結晶欠陥が端部から発生すること
がなくなり、上記のリーク電流を防止することができ
る。この端部を滑らかに形成する方法としては、画素電
極形成の際のエッチング、即ちウェットエッチング又は
ドライエッチングにおけるエッチング条件を適宜選択す
ればよい。
Here, the structure portion 25 having a low silicon density is a kind of crystal defect, and the crystal defect portion 25 may be in contact with the pixel electrode 17 in some cases. In this case, the crystal defect portion between the pixel electrode 17 and the transparent electrode 24 or between the adjacent pixel electrodes 17
Leakage current would flow through 25, which is undesirable. Therefore, by forming the end portion 26 of the pixel electrode 17 with a smooth continuous curve, crystal defects do not occur from the end portion, and the above-described leak current can be prevented. As a method of forming the end portion smoothly, etching conditions for forming a pixel electrode, that is, etching conditions for wet etching or dry etching may be appropriately selected.

シリコン密度の小さい構造部25を配置する他の方法に
ついて説明する。これは、水素化非晶質シリコン膜22を
異なる成膜法で順次形成する方法である。
Another method for arranging the structure portion 25 having a low silicon density will be described. This is a method in which the hydrogenated amorphous silicon film 22 is sequentially formed by different film forming methods.

第6図は、水素化非晶質シリコン膜22をプラズマCVD
法で形成した下層の部分と、水銀増感光CVD法で形成し
た上層の部分の組み合わせで構成した例である。第6図
において、221はプラズマCVD法により形成した水素化非
晶質シリコン膜、222は水銀増感光CVD法により形成した
水素化非晶質シリコン膜である。この例では、プラズマ
CVD法として13.56MHzの高周波放電によりシランガスを
分解、成膜する方法を用いた。一般的には、接地電極に
設置した基板の温度を200〜300℃、高周波電力を5〜10
0W、ガス圧力を0.1〜2Torr、導入シラン流量を5〜100s
ccmとして薄膜の形成をすればよい。
FIG. 6 shows a plasma CVD of a hydrogenated amorphous silicon film 22.
This is an example in which a lower layer portion formed by a CVD method and an upper layer portion formed by a mercury-sensitized CVD method are combined. In Figure 6, 22 1 hydrogenated amorphous silicon film formed by a plasma CVD method, 22 2 are hydrogenated amorphous silicon film formed by the mercury sensitized CVD method. In this example, the plasma
As the CVD method, a method of decomposing silane gas by high frequency discharge of 13.56 MHz and forming a film was used. Generally, the temperature of the substrate installed on the ground electrode is 200 to 300 ° C., and the high-frequency power is 5 to 10
0W, gas pressure 0.1 ~ 2Torr, introduced silane flow rate 5 ~ 100s
What is necessary is just to form a thin film as ccm.

水銀増感光CVD法としては、この例では、微量水銀を
含んだシランガスに、低圧水銀ランプから紫外光を石英
窓を通してチャンバ内に導入し、シランガスを分解する
ことにより薄膜を堆積させた、例えば形成条件として基
板温度は100〜300℃、導入シラン流量は5〜200sccm、
ガス圧力は0.05〜2Torr等の条件を用いればよい。第6
図において、251はプラズマCVD法で形成した薄膜221
に配置したシリコン密度の小さい構造部であり、252
水銀増感光CVD法により形成した薄膜222内に配置したシ
リコン密度の小さい構造部である。一点鎖線で示した27
は、薄膜221と222の境界面に当たるが、必ずしもその境
界面でシリコン密度が小さくなるとは限らない。この図
に示されるように境界面27を境にして、シリコン密度の
小さい構造部25の配置のされ方が異なる。この理由を以
下に説明する。
As a mercury-sensitized CVD method, in this example, a thin film is deposited by introducing ultraviolet light from a low-pressure mercury lamp into a chamber through a quartz window into a silane gas containing a small amount of mercury and decomposing the silane gas, for example, forming As conditions, the substrate temperature is 100 to 300 ° C., the introduced silane flow rate is 5 to 200 sccm,
The gas pressure may be set at 0.05 to 2 Torr. Sixth
In the figure, 25 1 is small structures of silicon density disposed within the thin film 22 1 formed by a plasma CVD method, 25 2 small silicon density disposed in the thin film 22 in 2 formed by the mercury sensitized CVD method It is a structural part. 27 indicated by the dashed line
It is hitting the thin film 22 1 and 22 2 of the boundary surfaces, not necessarily the silicon density is lower in the boundary surface. As shown in this figure, the arrangement of the structure portion 25 having a low silicon density differs from the boundary surface 27 as a boundary. The reason will be described below.

一般に、プラズマCVD法によると、中性種の他のイオ
ン主が成膜に関与し、基板上にシーズ電位の分布が生じ
ることから、成長の異方性が存在し、積層方向には堆積
速度が大きいが、堆積方向に垂直な方向、つまり基板に
平行な方向には堆積速度が小さいという特徴を有する。
このため、基板に水平な方向に対して45゜以上の角度で
シリコン密度の小さい構造部251が配置される。一方、
低圧水銀ランプを用いた水銀増感光CVD法は中性種が成
膜に関与するので、成膜は、略等方性になるという特徴
を有する。従って、基板の水平面に対して略45゜の角度
でシリコン密度の小さい構造部252が配置できる。
In general, according to the plasma CVD method, other ions mainly of the neutral species participate in the film formation, and a seed potential distribution occurs on the substrate. Is large, but the deposition rate is low in a direction perpendicular to the deposition direction, that is, in a direction parallel to the substrate.
Thus, small structures 25 1 of silicon density is disposed at an angle of more than 45 degrees with respect to the horizontal direction to the substrate. on the other hand,
The mercury-sensitized CVD method using a low-pressure mercury lamp has a feature that the film is substantially isotropic because neutral species are involved in the film formation. Thus, small structures 25 2 of silicon density can be arranged at a substantially 45 ° angle with respect to the horizontal plane of the substrate.

次に、第7図に水銀増感光CVD法により形成した水素
化非晶質シリコン膜222を下層に形成し、上層にプラズ
マCVD法により形成した水素化非晶質シリコン膜221を形
成した場合の例を示す。上記の原理から、第7図では構
造部25の形成のされ方が第6図とは逆の関係になってい
る。
Then, a hydrogenated amorphous silicon film 22 2 formed by the mercury sensitized CVD method in FIG. 7 is formed on the lower layer, to form a hydrogenated amorphous silicon film 22 1 which is formed by a plasma CVD method on the upper layer Here is an example of the case. Based on the above principle, the manner in which the structure 25 is formed in FIG. 7 is opposite to that in FIG.

以上のべた通り、第6図及び第7図に示すように、異
なる成膜法や異なる成膜法の組み合わせによって、シリ
コン密度の小さい構造部の配置を所望のように変えるこ
とができる。これらの例では2種の異なる成膜法で2層
を積層させた例を示したが、これに限らず2種以上の成
膜法で、例えば前述の成膜法の他、ECRプラズマCVD法や
マグネトロンスパッタリンク法,イオンプレーティング
法、イオンガンCVD法、直接励起光CVD法等の組み合わせ
で、2層を積層させても、同様にシリコン密度の小さい
部分の配置をそれぞれの場合において所望のように変え
ることができる。さらに、配置を変えることにより、薄
膜内の内部応力の吸収のされ方が異なり、膜の剥離の仕
方が違ってくるのはいうまでもない。
As described above, as shown in FIGS. 6 and 7, the arrangement of the structure portion having a low silicon density can be changed as desired by different film formation methods or combinations of different film formation methods. In these examples, two layers were stacked by two different film forming methods. However, the present invention is not limited to this, and two or more film forming methods, such as the above-described film forming method and ECR plasma CVD method, may be used. Even if two layers are stacked by combining magnetron sputter link method, ion plating method, ion gun CVD method, direct excitation light CVD method, etc., the arrangement of parts with low silicon density is also desired in each case. Can be changed to Further, it goes without saying that, by changing the arrangement, the manner of absorbing the internal stress in the thin film is different, and the manner of peeling the film is different.

本発明者らの研究によれば、等しい内部応力を有する
薄膜を積層する場合を比べると、シリコン密度の小さい
部分を基板面に水平な方向に対して45゜に近い角度で配
置する場合の方が膜は剥離し難い。例えば、同じ4×10
9dyn/cm2の内部応力を有する水素化非晶質シリコン膜を
形成する場合、水銀増感光CVD法で形成した方がプラズ
マCVD方で形成するよりも膜の剥離は生じ難かった。こ
の他、密度の小さい部分の配置方法を変えたり、或いは
その部分の密度自体を変えるためには、薄膜の成長速度
を変える方法も有効である。
According to the study of the present inventors, compared to the case of laminating thin films having the same internal stress, the case where the portion having a small silicon density is arranged at an angle close to 45 ° with respect to the direction horizontal to the substrate surface is better. However, the film is difficult to peel off. For example, the same 4 × 10
When a hydrogenated amorphous silicon film having an internal stress of 9 dyn / cm 2 was formed, peeling of the film was less likely to occur when the film was formed by mercury-sensitized CVD than by plasma CVD. In addition, a method of changing the growth rate of the thin film is also effective in changing the arrangement method of the portion having a low density or changing the density itself of the portion.

次に、本発明を薄膜トランジスタに適用した第3の実
施例を説明する。第8図は逆スタッガー型TFTの概略構
成を示す断面図であり、これまでと同様に断面TEM写真
を模式的に示している。ガラス基板30上にゲート電極31
を形成し、3000Å程度のシリコン酸化膜やシリコン窒化
膜等の絶縁膜32を形成した後に、活性層である水素化非
晶質シリコン膜33を例えば500Å、オーミックコンタク
ト用のn+型水素化非晶質シリコン膜34を例えば500Å堆
積させ、ソース電極とドレイン電極を35と36に設けた構
成である。
Next, a third embodiment in which the present invention is applied to a thin film transistor will be described. FIG. 8 is a cross-sectional view showing a schematic configuration of an inverted stagger type TFT, and schematically shows a cross-sectional TEM photograph as before. Gate electrode 31 on glass substrate 30
After forming an insulating film 32 such as a silicon oxide film or a silicon nitride film of about 3000 mm, a hydrogenated amorphous silicon film 33 as an active layer is formed, for example, by 500 mm, and an n + type hydrogenated non- This is a configuration in which a crystalline silicon film 34 is deposited, for example, by 500 °, and a source electrode and a drain electrode are provided on 35 and 36.

本実施例ではこの構造に加えては、図中37で示すシリ
コン密度の小さい構造部を面状(図では線状)に配置し
た。構造部37は必ずしも全堆積部32,33,34及び36に配置
するに及ばず、この実施例では積層部32,33及び34に配
置した。
In this embodiment, in addition to this structure, a structure portion having a low silicon density indicated by reference numeral 37 in the figure is arranged in a planar shape (linear shape in the figure). The structural part 37 does not necessarily need to be arranged in all the deposition parts 32, 33, 34 and 36, and in this embodiment, it is arranged in the laminated parts 32, 33 and 34.

この実施例でも先の実施例と同様に、水素化非晶質シ
リコン膜33には内部応力が4×109dyn/cm2以上と大き
く、且つ電子移動度も0.45cm2/V.S以上と大きな値を有
する薄膜を用いたが、膜の剥離が生じず、電界効果移動
度も十分大きな値を有する良好な素子特性を得ることが
できた。即ち、オン電流が大きく且つ高速なスイッチン
グ特性を実現することができた。これに対し、構造部37
を配置しなかった場合には、膜が剥離し易くなったこと
はいうまでもない。勿論、構造部37を配置することによ
り、絶縁膜32の剥離を防止することができる。
In this embodiment, as in the previous embodiment, the internal stress of the hydrogenated amorphous silicon film 33 is as large as 4 × 10 9 dyn / cm 2 or more, and the electron mobility is also as large as 0.45 cm 2 / VS or more. Although a thin film having a high value was used, no peeling of the film occurred, and good device characteristics having a sufficiently large field-effect mobility could be obtained. That is, a high ON current and high-speed switching characteristics were realized. In contrast, the structure 37
It is needless to say that the film was easily peeled off when was not arranged. Of course, by disposing the structural portion 37, peeling of the insulating film 32 can be prevented.

なお、本発明は上述した実施例に限定されるものでは
ない。実施例では薄膜として非晶質シリコン膜の場合の
例について述べたが、これに限らず基板上に形成される
非単結晶薄膜に適用することができ、さらに絶縁層や金
属層についても同様に適用することができる。また、酸
化物超電導体薄膜の形成に適用することも可能である。
また、固体撮像素子,薄膜トランジスタに限らず、密着
型イメージセンサに適用することができ、さらに段差を
有する基板上に薄膜を堆積した構造の電子装置に適用す
ることができる。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施することができる。
The present invention is not limited to the embodiments described above. In the embodiment, the example in which the amorphous silicon film is used as the thin film has been described. However, the present invention is not limited thereto, and the present invention can be applied to a non-single-crystal thin film formed on a substrate. Can be applied. Further, the present invention can be applied to formation of an oxide superconductor thin film.
Further, the present invention can be applied not only to a solid-state imaging device and a thin film transistor but also to a contact image sensor, and further to an electronic device having a structure in which a thin film is deposited on a substrate having a step. In addition, various modifications can be made without departing from the scope of the present invention.

[発明の効果] 以上詳述したように本発明によれば、段差を有する基
板上に堆積する薄膜の内部に薄膜の主要構成元素の単位
体積中の数、即ち密度が小さい構造部を設けているの
で、この構造部で応力を吸収させることができる。従っ
て、基板上に堆積した薄膜の内部応力に起因する薄膜の
剥がれを防止することとができ、デバイス特性及び信頼
性の向上をはかり得る薄膜積層型電子装置を実現するこ
とができる。特に、固体撮像素子に適用した場合は光応
答特性が高速化をはかることができ、薄膜トランジスタ
に適用した場合はオン電流が大きく且つ高速なスイッチ
ング特性を実現することができる。
[Effects of the Invention] As described in detail above, according to the present invention, the number of main constituent elements of a thin film in a unit volume, that is, a structure having a small density is provided inside a thin film deposited on a substrate having a step. Therefore, the stress can be absorbed by this structure. Therefore, it is possible to prevent the thin film from being peeled off due to the internal stress of the thin film deposited on the substrate, and to realize a thin film laminated electronic device capable of improving device characteristics and reliability. In particular, when applied to a solid-state imaging device, the light response characteristic can be increased in speed, and when applied to a thin film transistor, a high on-current and high-speed switching characteristic can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は本発明の第1の実施例を示す構造断
面図、第3図は走査位置とピーク強度との関係を示す特
性図、第4図は本発明の第2の実施例を説明するための
もので積層型固体撮像素子の概略構成を示す断面図、第
5図は画素電極厚さと構造部形成状態との関係を示す断
面図、第6図及び第7図は非晶質シリコン膜を2層に形
成した例を示す断面図、第8図は本発明の第3の実施例
を説明するためのもので薄膜トランジスタの概略構成を
示す断面図、第9図は従来の問題点を説明するためのも
ので水素化非晶質シリコン膜の内部応力と電子移動度と
の関係を示す特性図である。 1……ガラス基板、 2,4……水素化非晶質シリコン膜、 3,25,37……構造部、 17……画素電極、 21,23……水素化非晶質カーバイド層、 22……水素化非晶質シリコン膜、 24……透明電極、 26……電極端部、 27……境界面、 30……ガラス基板、 31……ゲート電極、 32……絶縁膜、 33,34……水素化非晶質シリコン膜。
1 and 2 are sectional views showing the structure of a first embodiment of the present invention, FIG. 3 is a characteristic diagram showing the relationship between a scanning position and a peak intensity, and FIG. 4 is a second embodiment of the present invention. FIG. 5 is a cross-sectional view illustrating a schematic configuration of a stacked solid-state imaging device for explaining an example, FIG. 5 is a cross-sectional view illustrating a relationship between a pixel electrode thickness and a structure forming state, and FIGS. FIG. 8 is a cross-sectional view showing an example in which a crystalline silicon film is formed in two layers, FIG. 8 is for explaining the third embodiment of the present invention, and is a cross-sectional view showing a schematic structure of a thin film transistor, and FIG. FIG. 4 is a characteristic diagram for explaining a problem and showing a relationship between an internal stress of a hydrogenated amorphous silicon film and electron mobility. 1 ... glass substrate, 2,4 ... hydrogenated amorphous silicon film, 3,25,37 ... structural part, 17 ... pixel electrode, 21,23 ... hydrogenated amorphous carbide layer, 22 ... ... hydrogenated amorphous silicon film, 24 ... transparent electrode, 26 ... electrode end, 27 ... boundary surface, 30 ... glass substrate, 31 ... gate electrode, 32 ... insulating film, 33, 34 ... ... hydrogenated amorphous silicon film.

フロントページの続き (56)参考文献 特開 昭60−206270(JP,A) 特開 昭57−159070(JP,A) 特開 昭63−115325(JP,A) 特開 昭63−224259(JP,A) 特開 平1−261869(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 27/14 - 27/148 H01L 31/04 H01L 29/786 Continuation of front page (56) References JP-A-60-206270 (JP, A) JP-A-57-159070 (JP, A) JP-A-63-115325 (JP, A) JP-A-63-224259 (JP) , A) JP-A-1-261869 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 27/14-27/148 H01L 31/04 H01L 29/786

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】段差を有する基板上に非結晶性の薄膜を形
成してなる薄膜積層型電子装置において、 前記薄膜の内部に該薄膜の主要構成元素の密度が他の部
分より小さい構造部を、所望の幅を持った線状若しくは
面状に該薄膜の厚み方向に配置し、且つ該構造部の基板
側を基板表面とは非接触してなることを特徴とする薄膜
積層型電子装置。
1. A thin-film laminated electronic device comprising a non-crystalline thin film formed on a substrate having a step, wherein a thin film is provided with a structural portion in which the density of a main constituent element of the thin film is smaller than other portions. A thin-film laminated electronic device, wherein the thin-film electronic device is arranged in a thickness direction of the thin film in a linear or planar shape having a desired width, and the substrate side of the structure is not in contact with the substrate surface.
【請求項2】前記薄膜は、非晶質シリコン膜であること
を特徴とする請求項1記載の薄膜積層型電子装置。
2. The thin-film laminated electronic device according to claim 1, wherein said thin film is an amorphous silicon film.
【請求項3】前記基板表面は導電層の有無により段差が
形成され、前記主要構成元素の密度が他より小さい構造
部は基板表面の段差により前記薄膜の厚み方向に形成さ
れていることを特徴とする請求項1記載の薄膜積層型電
子装置。
3. A step is formed on the surface of the substrate depending on the presence or absence of a conductive layer, and a structure portion having a density of the main constituent element smaller than the other is formed in a thickness direction of the thin film by a step on the surface of the substrate. The thin-film laminated electronic device according to claim 1.
JP2081351A 1990-03-30 1990-03-30 Thin film type electronic device Expired - Fee Related JP2983243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2081351A JP2983243B2 (en) 1990-03-30 1990-03-30 Thin film type electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2081351A JP2983243B2 (en) 1990-03-30 1990-03-30 Thin film type electronic device

Publications (2)

Publication Number Publication Date
JPH03283464A JPH03283464A (en) 1991-12-13
JP2983243B2 true JP2983243B2 (en) 1999-11-29

Family

ID=13743946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2081351A Expired - Fee Related JP2983243B2 (en) 1990-03-30 1990-03-30 Thin film type electronic device

Country Status (1)

Country Link
JP (1) JP2983243B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002371494A (en) * 2002-03-11 2002-12-26 Daiki:Kk Sanitary paper

Also Published As

Publication number Publication date
JPH03283464A (en) 1991-12-13

Similar Documents

Publication Publication Date Title
JP6836687B1 (en) Liquid crystal display device
KR101703511B1 (en) Thin film transistor
CN100490074C (en) Method for producing polycrystal silicon thin film and method for producing transistor using the same
US6022458A (en) Method of production of a semiconductor substrate
JP5808589B2 (en) Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
TWI462300B (en) Thin film transistor
KR101880422B1 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP4171162B2 (en) Photovoltaic element and manufacturing method thereof
KR20120028247A (en) Thin film transistor
WO2010143355A1 (en) Wiring layer structure and process for manufacture thereof
JP2012049517A (en) Manufacturing method of microcrystalline semiconductor film, and manufacturing method of semiconductor device
US4762807A (en) Method for making a non-single crystal insulated-gate field effect transistor
JP3054862B2 (en) Gate insulating film including diamond-like carbon film, thin film transistor using the same, method of forming gate insulating film, and manufacturing method thereof
JP2983243B2 (en) Thin film type electronic device
US6936806B1 (en) Photoelectric conversion device and solid-state image sensing device using the same
JP2650946B2 (en) Thin film field effect element
JP6092528B2 (en) Semiconductor device and manufacturing method thereof
JP4562220B2 (en) Thin film solar cell
JPH05275448A (en) Manufacture of thin film semiconductor device
JP4215608B2 (en) Photovoltaic device
JP3142836B2 (en) Semiconductor device
JP3325664B2 (en) Thin film transistor and method of manufacturing the same
JPH0575125A (en) Thin-film transistor
JP3075799B2 (en) Method for manufacturing semiconductor device
JPH0766380A (en) Solid-state image sensing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees