JP2970826B2 - 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ - Google Patents
保護回路内蔵ｉｃ及び表示装置駆動用ｉｃInfo
- Publication number
- JP2970826B2 JP2970826B2 JP4319413A JP31941392A JP2970826B2 JP 2970826 B2 JP2970826 B2 JP 2970826B2 JP 4319413 A JP4319413 A JP 4319413A JP 31941392 A JP31941392 A JP 31941392A JP 2970826 B2 JP2970826 B2 JP 2970826B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- voltage
- region
- diode
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、保護回路内蔵ＩＣ及
び表示装置駆動用ＩＣに関し、詳しくは、静電破壊等か
ら内部回路を保護すべく２つの外部端子間に保護回路を
有する保護回路内蔵ＩＣ及び表示装置駆動用ＩＣに関す
る。
び表示装置駆動用ＩＣに関し、詳しくは、静電破壊等か
ら内部回路を保護すべく２つの外部端子間に保護回路を
有する保護回路内蔵ＩＣ及び表示装置駆動用ＩＣに関す
る。
【０００２】
【従来の技術】ＩＣは外部から放電等に起因する不所望
な電圧をその外部端子に受けることがある。このような
例としては、人体に帯電していた静電気が触れたＩＣに
放電される場合等が、典型的である。かかる場合、ＩＣ
の内部回路が破壊されることもある。特に高絶縁性のＭ
ＯＳトランジスタを有するＩＣでは内部回路の破壊が多
々発生する。これは、内部回路の素子に印加される本来
の電圧に対して逆方向の電圧や過大な電圧が不所望に印
加されることによるものであり、特に電源・接地用外部
端子間や、オープンドレイン出力用外部端子等に放電さ
れたとき等に、かかる事態が発生しやすい。そこで、か
かる不所望な電圧から内部回路を保護すべく、ＩＣ内に
おいてこれらの外部端子間に保護回路が設けられる。
な電圧をその外部端子に受けることがある。このような
例としては、人体に帯電していた静電気が触れたＩＣに
放電される場合等が、典型的である。かかる場合、ＩＣ
の内部回路が破壊されることもある。特に高絶縁性のＭ
ＯＳトランジスタを有するＩＣでは内部回路の破壊が多
々発生する。これは、内部回路の素子に印加される本来
の電圧に対して逆方向の電圧や過大な電圧が不所望に印
加されることによるものであり、特に電源・接地用外部
端子間や、オープンドレイン出力用外部端子等に放電さ
れたとき等に、かかる事態が発生しやすい。そこで、か
かる不所望な電圧から内部回路を保護すべく、ＩＣ内に
おいてこれらの外部端子間に保護回路が設けられる。
【０００３】図２に、その保護回路の具体例を示す。Ｉ
Ｃ１０内において、保護回路１３は並列に接続されたダ
イオードＤ１とトランジスタＴｒ１とから構成され、内
部回路（図示せず）への電源電圧を供給するための電源
Ｖcc用の外部端子１１と接地ＧＮＤ用の外部端子１２と
の間に設けられている。ダイオードＤ１は、外部端子１
１と外部端子１２との間に逆バイアス電圧が印加された
場合に、外部端子１２から外部端子１１へ向かって流れ
る電流を順方向電流として流す。
Ｃ１０内において、保護回路１３は並列に接続されたダ
イオードＤ１とトランジスタＴｒ１とから構成され、内
部回路（図示せず）への電源電圧を供給するための電源
Ｖcc用の外部端子１１と接地ＧＮＤ用の外部端子１２と
の間に設けられている。ダイオードＤ１は、外部端子１
１と外部端子１２との間に逆バイアス電圧が印加された
場合に、外部端子１２から外部端子１１へ向かって流れ
る電流を順方向電流として流す。
【０００４】一方、トランジスタＴｒ１は、スレッシュ
ホールドレベルが内部回路の動作電圧以上で耐圧以下の
所定値に設定されている。そして、外部端子１１と外部
端子１２との間に不所望な高電圧が印加されると外部端
子１１から外部端子１２へ向かって流れる電流をバイパ
スして流す。これによって、内部回路が保護される。な
お、同様にして、ダイオードＤ２とトランジスタＴｒ２
とからなる保護回路１６によって、例えばＬＥＤやＬＣ
Ｄ等駆動用の外部端子１４と外部端子１５との間に印加
される不所望な電圧からトランジスタＴｒ３が保護され
る。
ホールドレベルが内部回路の動作電圧以上で耐圧以下の
所定値に設定されている。そして、外部端子１１と外部
端子１２との間に不所望な高電圧が印加されると外部端
子１１から外部端子１２へ向かって流れる電流をバイパ
スして流す。これによって、内部回路が保護される。な
お、同様にして、ダイオードＤ２とトランジスタＴｒ２
とからなる保護回路１６によって、例えばＬＥＤやＬＣ
Ｄ等駆動用の外部端子１４と外部端子１５との間に印加
される不所望な電圧からトランジスタＴｒ３が保護され
る。
【０００５】図３に、この保護回路１３の従来の具体的
な構造を示す。ここで、ハッチングで示される部分は、
フィールド酸化膜である。なお、配線下の領域を明示す
べく配線は太線を以て表示する。また、断面図内に破線
で対応する領域についての等価回路も付記する。この保
護回路１３のダイオードＤ１とトランジスタＴｒ１は、
一応隣接して設けられているが、それぞれ独立した領域
が割り当てられ、さらに配線によって並列に接続されて
いる。そして、それぞれが上述の保護機能を分担してい
る。
な構造を示す。ここで、ハッチングで示される部分は、
フィールド酸化膜である。なお、配線下の領域を明示す
べく配線は太線を以て表示する。また、断面図内に破線
で対応する領域についての等価回路も付記する。この保
護回路１３のダイオードＤ１とトランジスタＴｒ１は、
一応隣接して設けられているが、それぞれ独立した領域
が割り当てられ、さらに配線によって並列に接続されて
いる。そして、それぞれが上述の保護機能を分担してい
る。
【０００６】
【発明が解決しようとする課題】このように従来の保護
回路内蔵ＩＣ及び表示装置駆動用ＩＣでは、保護対象の
内部回路に接続された２つの外部端子間にダイオードと
トランジスタとからなる保護回路を有する。しかし、か
かる保護回路は、想定される最悪の状態での大電流をも
流し得ることが必要とされる。そうでなければ、内部回
路を保護しきれない。このため、この保護回路の占める
面積は大きくなりがちである。回路記号上は単に１個の
ダイオードと１個のトランジスタであるが、最大電流に
対応して各々がかなり広い面積を占める。よって、これ
らが個別の領域に設けられた保護回路全体としての面積
は、内部回路の面積に比べて無視できる程小さなもので
はない。
回路内蔵ＩＣ及び表示装置駆動用ＩＣでは、保護対象の
内部回路に接続された２つの外部端子間にダイオードと
トランジスタとからなる保護回路を有する。しかし、か
かる保護回路は、想定される最悪の状態での大電流をも
流し得ることが必要とされる。そうでなければ、内部回
路を保護しきれない。このため、この保護回路の占める
面積は大きくなりがちである。回路記号上は単に１個の
ダイオードと１個のトランジスタであるが、最大電流に
対応して各々がかなり広い面積を占める。よって、これ
らが個別の領域に設けられた保護回路全体としての面積
は、内部回路の面積に比べて無視できる程小さなもので
はない。
【０００７】このように保護回路の占めるＩＣチップ内
での割合が大きいと、保護回路内蔵ＩＣは、ＩＣチップ
が大きくなってＩＣの収率が低くなる。これでは、生産
性が良くないので、不都合である。この発明の目的は、
このような従来技術の問題点を解決するものであって、
コンパクトな構造の保護回路を内蔵する保護回路内蔵Ｉ
Ｃ及び表示装置駆動用ＩＣを実現することにある。
での割合が大きいと、保護回路内蔵ＩＣは、ＩＣチップ
が大きくなってＩＣの収率が低くなる。これでは、生産
性が良くないので、不都合である。この発明の目的は、
このような従来技術の問題点を解決するものであって、
コンパクトな構造の保護回路を内蔵する保護回路内蔵Ｉ
Ｃ及び表示装置駆動用ＩＣを実現することにある。
【０００８】
【課題を解決するための手段】かかる目的を達成するこ
の発明の保護回路内蔵ＩＣおよび表示装置駆動用ＩＣの
構成は、第１の外部端子と第２の外部端子と第１の動作
回路とダイオードとダイオード接続のＭＯＳトランジス
タとを有していて、第１の動作回路は第１の外部端子と
第２の外部端子とを介して所定の電圧レベルの動作電圧
を受けることによってこの電圧の範囲で動作し、ダイオ
ードは第１の外部端子と第２の外部端子との間に動作電
圧に対して逆向きの電圧が印加されると第２の外部端子
と第１の外部端子との間で逆向きの電圧の向きに従う向
きの電流を順方向電流として流すことにより逆向きの電
圧から第１の動作回路を保護し、ＭＯＳトランジスタは
第１の外部端子と第２の外部端子との間に印加される動
作電圧と同向きの電圧かつ動作電圧以上の所定の保護す
べき電圧（前記動作電圧以上で前記第１の回路の耐圧以
下の所定の電圧レベル）に達すると第１の外部端子と第
２の外部端子との間で同向きの電圧の向きに従う向きの
電流をバイパスすることにより第１の外部端子と第２の
外部端子との間における動作電圧と同向きの過大電圧か
ら前記第１の動作回路を保護する保護回路内蔵ＩＣであ
って、ＭＯＳトランジスタが、半導体基板の表面にＮ型
あるいはＰ型の何れかで形成されたソース及びドレイン
の何れか一方の第１の領域と、この第１の領域の外側に
隣接して設けられたフィールド酸化膜を介してこのフィ
ールド酸化膜の外側に隣接して設けられたソース及びド
レインの何れか他方の第１の領域と同型の第２の領域と
を有し、フィールド酸化膜がゲート絶縁膜とされ、第２
の領域のさらに外側に隣接して、第１の領域がＮ型のと
きにはＰ型の第３の領域が設けられ、第１の領域がＰ型
のときにはＮ型の第３の領域が設けられ、第２の領域と
第３の領域が接続されて第１領域との間でダイオードと
ＭＯＳトランジスタとが一体として形成されるものであ
る。
の発明の保護回路内蔵ＩＣおよび表示装置駆動用ＩＣの
構成は、第１の外部端子と第２の外部端子と第１の動作
回路とダイオードとダイオード接続のＭＯＳトランジス
タとを有していて、第１の動作回路は第１の外部端子と
第２の外部端子とを介して所定の電圧レベルの動作電圧
を受けることによってこの電圧の範囲で動作し、ダイオ
ードは第１の外部端子と第２の外部端子との間に動作電
圧に対して逆向きの電圧が印加されると第２の外部端子
と第１の外部端子との間で逆向きの電圧の向きに従う向
きの電流を順方向電流として流すことにより逆向きの電
圧から第１の動作回路を保護し、ＭＯＳトランジスタは
第１の外部端子と第２の外部端子との間に印加される動
作電圧と同向きの電圧かつ動作電圧以上の所定の保護す
べき電圧（前記動作電圧以上で前記第１の回路の耐圧以
下の所定の電圧レベル）に達すると第１の外部端子と第
２の外部端子との間で同向きの電圧の向きに従う向きの
電流をバイパスすることにより第１の外部端子と第２の
外部端子との間における動作電圧と同向きの過大電圧か
ら前記第１の動作回路を保護する保護回路内蔵ＩＣであ
って、ＭＯＳトランジスタが、半導体基板の表面にＮ型
あるいはＰ型の何れかで形成されたソース及びドレイン
の何れか一方の第１の領域と、この第１の領域の外側に
隣接して設けられたフィールド酸化膜を介してこのフィ
ールド酸化膜の外側に隣接して設けられたソース及びド
レインの何れか他方の第１の領域と同型の第２の領域と
を有し、フィールド酸化膜がゲート絶縁膜とされ、第２
の領域のさらに外側に隣接して、第１の領域がＮ型のと
きにはＰ型の第３の領域が設けられ、第１の領域がＰ型
のときにはＮ型の第３の領域が設けられ、第２の領域と
第３の領域が接続されて第１領域との間でダイオードと
ＭＯＳトランジスタとが一体として形成されるものであ
る。
【０００９】
【作用】このような構成のこの発明の保護回路内蔵ＩＣ
にあっては、保護回路は一体として形成されたダイオー
ドとトランジスタからなり、そのかなりの部分の領域が
トランジスタ用の領域としてばかりでなくダイオード用
の領域としても兼用される。その上、ソースとドレイン
とがフィールド酸化膜を挟む構造でＭＯＳトランジスタ
を形成しているので、この発明の保護回路の占める面積
は小さくなる。その結果、コンパクトな構造の保護回路
を内蔵する保護回路内蔵ＩＣを実現することができる。
にあっては、保護回路は一体として形成されたダイオー
ドとトランジスタからなり、そのかなりの部分の領域が
トランジスタ用の領域としてばかりでなくダイオード用
の領域としても兼用される。その上、ソースとドレイン
とがフィールド酸化膜を挟む構造でＭＯＳトランジスタ
を形成しているので、この発明の保護回路の占める面積
は小さくなる。その結果、コンパクトな構造の保護回路
を内蔵する保護回路内蔵ＩＣを実現することができる。
【００１０】
【実施例】図１に、この発明の保護回路内蔵ＩＣの一実
施例としてその特徴部分である保護回路の具体的な構造
を示す。（ａ）はその平面図であり、（ｂ）はその断面
図であり、これらは、実測図では却って判り難いので模
式的な図を以て示す。なお、ハッチングで強調されて示
される部分は、フィールド酸化膜である。また、配線下
の領域を明示すべく配線は太線を以て表示するが、断面
図においては電極部分の配線パターンも破線で以て配線
の太線に重ねて示す。さらに、断面図内には破線で以て
対応する領域についての等価回路をも参考として付記す
る。
施例としてその特徴部分である保護回路の具体的な構造
を示す。（ａ）はその平面図であり、（ｂ）はその断面
図であり、これらは、実測図では却って判り難いので模
式的な図を以て示す。なお、ハッチングで強調されて示
される部分は、フィールド酸化膜である。また、配線下
の領域を明示すべく配線は太線を以て表示するが、断面
図においては電極部分の配線パターンも破線で以て配線
の太線に重ねて示す。さらに、断面図内には破線で以て
対応する領域についての等価回路をも参考として付記す
る。
【００１１】ここで、１３１はＩＣ本来の動作時には外
部端子（図２の１１参照）を介して電源電圧Ｖccを受け
るべき配線１１ａが接続されたＮ型領域であり、１３２
はやはり配線１１ａの接続されたゲート下におけるゲー
ト絶縁膜としてのフィールド酸化膜であり、１３３は他
の外部端子（図２の１２参照）を介して接地されるべき
配線１２ａが接続されたＮ型領域である。これらは、領
域１３１をドレインとし、フィールド酸化膜１３２上方
における配線１１ａの一部をゲートとし、フィールド酸
化膜１３２直下におけるＰ型サブストレート１３５の一
部をチャネルとし、領域１３３をソースとして、いわゆ
るフィールドトランジスタＴｒ１を構成する。
部端子（図２の１１参照）を介して電源電圧Ｖccを受け
るべき配線１１ａが接続されたＮ型領域であり、１３２
はやはり配線１１ａの接続されたゲート下におけるゲー
ト絶縁膜としてのフィールド酸化膜であり、１３３は他
の外部端子（図２の１２参照）を介して接地されるべき
配線１２ａが接続されたＮ型領域である。これらは、領
域１３１をドレインとし、フィールド酸化膜１３２上方
における配線１１ａの一部をゲートとし、フィールド酸
化膜１３２直下におけるＰ型サブストレート１３５の一
部をチャネルとし、領域１３３をソースとして、いわゆ
るフィールドトランジスタＴｒ１を構成する。
【００１２】また、１３４は領域１３３に隣接する領域
であって領域１３１の反対側に当たる領域内において領
域１３３に隣接して設けられたＰ型領域である。この領
域１３４は、領域１３３と共に配線１２ａに接続され
る。これにより、Ｐ型領域１３４とＰ型サブストレート
１３５とＮ型領域１３１とは、配線１２ａから配線１１
ａに向かう方向を順方向とするダイオードＤ１を構成す
る。なお、この例ではこれらの領域１３１，１３３，１
３４はＰ型サブストレート１３５上に設けられている
が、Ｐ型ウェル上に設けられてもよい。
であって領域１３１の反対側に当たる領域内において領
域１３３に隣接して設けられたＰ型領域である。この領
域１３４は、領域１３３と共に配線１２ａに接続され
る。これにより、Ｐ型領域１３４とＰ型サブストレート
１３５とＮ型領域１３１とは、配線１２ａから配線１１
ａに向かう方向を順方向とするダイオードＤ１を構成す
る。なお、この例ではこれらの領域１３１，１３３，１
３４はＰ型サブストレート１３５上に設けられている
が、Ｐ型ウェル上に設けられてもよい。
【００１３】このようにフィールドトランジスタＴｒ１
のソース領域１３３に隣接して領域１３４をも設けたこ
とにより、フィールドトランジスタＴｒ１とダイオード
Ｄ１とが一体として形成され、領域１３１をフィールド
トランジスタＴｒ１のドレイン領域としてばかりでなく
ダイオードＤ１のアノード領域としても用いることがで
きる。したがって、ダイオードＤ１のアノード領域を別
個に割り当てる必要がないので、保護回路全体の占める
面積が少なくて済む。また、領域が減少したことに伴い
そこへの配線に要する面積等も減るので、これによって
も保護回路の占める面積は少なくて済む。
のソース領域１３３に隣接して領域１３４をも設けたこ
とにより、フィールドトランジスタＴｒ１とダイオード
Ｄ１とが一体として形成され、領域１３１をフィールド
トランジスタＴｒ１のドレイン領域としてばかりでなく
ダイオードＤ１のアノード領域としても用いることがで
きる。したがって、ダイオードＤ１のアノード領域を別
個に割り当てる必要がないので、保護回路全体の占める
面積が少なくて済む。また、領域が減少したことに伴い
そこへの配線に要する面積等も減るので、これによって
も保護回路の占める面積は少なくて済む。
【００１４】次に、かかる構成のダイオードＤ１とトラ
ンジスタＴｒ１とからなる保護回路の動作を説明する。
ダイオードＤ１は、本来相対的に正の電圧側に置かれる
べき外部端子（１１）に接続される配線１１ａと本来相
対的に負の電圧側に置かれるべき外部端子（１２）に接
続される配線１２ａとの間に逆向きの電圧が印加された
場合に、配線１２ａから配線１１ａへ向かって流れる電
流を順方向電流として流す。
ンジスタＴｒ１とからなる保護回路の動作を説明する。
ダイオードＤ１は、本来相対的に正の電圧側に置かれる
べき外部端子（１１）に接続される配線１１ａと本来相
対的に負の電圧側に置かれるべき外部端子（１２）に接
続される配線１２ａとの間に逆向きの電圧が印加された
場合に、配線１２ａから配線１１ａへ向かって流れる電
流を順方向電流として流す。
【００１５】このため、逆向きの電圧はダイオードＤ１
の順方向降下電圧に対応した極めて僅かなレベルに抑制
される。そこで、このダイオードＤ１の働きにより、配
線１１ａと配線１２ａとの間に設けられている内部回路
には、この内部回路の動作電圧に対して逆向きの電圧
は、ほとんど印加されなくなる。これにより不所望な逆
向きの電圧から内部回路が保護される。
の順方向降下電圧に対応した極めて僅かなレベルに抑制
される。そこで、このダイオードＤ１の働きにより、配
線１１ａと配線１２ａとの間に設けられている内部回路
には、この内部回路の動作電圧に対して逆向きの電圧
は、ほとんど印加されなくなる。これにより不所望な逆
向きの電圧から内部回路が保護される。
【００１６】トランジスタＴｒ１は、フィールド酸化膜
１３２をゲート膜とするいわゆるフィールドトランジス
タであることから、配線１１ａと配線１２ａとの間に印
加される電圧が内部回路の動作電圧程度では導通しな
い。もっとも、そのスレッシュホールドレベルは内部回
路の耐圧以下で導通する。これは、フィールド酸化膜１
３２直下におけるいわゆるチャネルストッパーの濃度を
調整することによって、容易に設定可能である。そし
て、トランジスタＴｒ１がなかったとすると内部回路の
耐圧を超えるであろう不所望な高電圧が配線１１ａと配
線１２ａとの間に印加されると、配線１１ａから配線１
２ａへ向かって流れる電流をバイパスして流す。
１３２をゲート膜とするいわゆるフィールドトランジス
タであることから、配線１１ａと配線１２ａとの間に印
加される電圧が内部回路の動作電圧程度では導通しな
い。もっとも、そのスレッシュホールドレベルは内部回
路の耐圧以下で導通する。これは、フィールド酸化膜１
３２直下におけるいわゆるチャネルストッパーの濃度を
調整することによって、容易に設定可能である。そし
て、トランジスタＴｒ１がなかったとすると内部回路の
耐圧を超えるであろう不所望な高電圧が配線１１ａと配
線１２ａとの間に印加されると、配線１１ａから配線１
２ａへ向かって流れる電流をバイパスして流す。
【００１７】このため、順方向の高電圧はトランジスタ
Ｔｒ１のスレッシュホールドレベルに対応して内部回路
の耐圧以下に抑制される。そこで、配線１１ａと配線１
２ａとの間に設けられている内部回路には、内部回路の
耐圧を超えるような不所望に大きな順方向の高電圧は印
加されることがなくなる。これによって、動作電圧と同
向きの過大電圧から内部回路が保護される。なお、配線
１１ａと配線１２ａとの間に本来の動作電圧レベルの電
源電圧が印加された場合には、ダイオードＤ１もトラン
ジスタＴｒ１も導通しないので、保護回路によって内部
回路の正常な動作が妨げられるという不都合はない。
Ｔｒ１のスレッシュホールドレベルに対応して内部回路
の耐圧以下に抑制される。そこで、配線１１ａと配線１
２ａとの間に設けられている内部回路には、内部回路の
耐圧を超えるような不所望に大きな順方向の高電圧は印
加されることがなくなる。これによって、動作電圧と同
向きの過大電圧から内部回路が保護される。なお、配線
１１ａと配線１２ａとの間に本来の動作電圧レベルの電
源電圧が印加された場合には、ダイオードＤ１もトラン
ジスタＴｒ１も導通しないので、保護回路によって内部
回路の正常な動作が妨げられるという不都合はない。
【００１８】このように、内部回路の動作電圧と同向き
の高電圧に対処するためのトランジスタと逆向きの電圧
に対処するためのダイオードとが一体としてコンパクト
に形成された保護回路を備えることにより、この発明の
保護回路内蔵ＩＣはその性能・機能を損なうことなく、
チップサイズが小さなものとなる。以上、電源用外部端
子間にＮ型ＭＯＳトランジスタを有する保護回路を具備
する場合を例として説明してきたが、Ｐ型ＭＯＳトラン
ジスタを有する保護回路を具備する場合についてもほぼ
同様であり、また、図２の保護回路１６の如く入出力用
外部端子間に保護回路を有する場合も同様の作用効果で
ある。なお、トランジスタに併せてダイオードを形成す
る如く述べてきたが、これは説明の都合上単にトランジ
スタを先に説明したためであり、ダイオードに併せてト
ランジスタを形成しても同じであり、要するにこれらを
一体として形成すればよい。なお、本発明は表示装置の
駆動にも適しており、かかる対象への適用に際しては表
示装置駆動用ＩＣとして実現される。
の高電圧に対処するためのトランジスタと逆向きの電圧
に対処するためのダイオードとが一体としてコンパクト
に形成された保護回路を備えることにより、この発明の
保護回路内蔵ＩＣはその性能・機能を損なうことなく、
チップサイズが小さなものとなる。以上、電源用外部端
子間にＮ型ＭＯＳトランジスタを有する保護回路を具備
する場合を例として説明してきたが、Ｐ型ＭＯＳトラン
ジスタを有する保護回路を具備する場合についてもほぼ
同様であり、また、図２の保護回路１６の如く入出力用
外部端子間に保護回路を有する場合も同様の作用効果で
ある。なお、トランジスタに併せてダイオードを形成す
る如く述べてきたが、これは説明の都合上単にトランジ
スタを先に説明したためであり、ダイオードに併せてト
ランジスタを形成しても同じであり、要するにこれらを
一体として形成すればよい。なお、本発明は表示装置の
駆動にも適しており、かかる対象への適用に際しては表
示装置駆動用ＩＣとして実現される。
【００１９】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、保護回路に割り当てられた領域のかな
りの部分がトランジスタ用の領域としてばかりでなくダ
イオード用の領域としても兼用される。その上、ソース
とドレインとがフィールド酸化膜を挟む構造でＭＯＳト
ランジスタを形成しているので、保護回路の占める面積
はは小さくなる。したがって、コンパクトな構造の保護
回路を内蔵する保護回路内蔵ＩＣを実現することがで
き、その結果、保護回路内蔵ＩＣのチップサイズが縮小
して収率が上がり、生産性が向上するという効果があ
る。
発明にあっては、保護回路に割り当てられた領域のかな
りの部分がトランジスタ用の領域としてばかりでなくダ
イオード用の領域としても兼用される。その上、ソース
とドレインとがフィールド酸化膜を挟む構造でＭＯＳト
ランジスタを形成しているので、保護回路の占める面積
はは小さくなる。したがって、コンパクトな構造の保護
回路を内蔵する保護回路内蔵ＩＣを実現することがで
き、その結果、保護回路内蔵ＩＣのチップサイズが縮小
して収率が上がり、生産性が向上するという効果があ
る。
【図１】図１は、この発明の保護回路内蔵ＩＣの一実施
例についての構造説明図である。
例についての構造説明図である。
【図２】図２は、保護回路内蔵ＩＣについての回路レベ
ルでの説明図である。
ルでの説明図である。
【図３】図３は、従来の保護回路内蔵ＩＣについての構
造説明図である。
造説明図である。
１０ ＩＣ １１，１２ 外部端子 １３ 保護回路 １４，１５ 外部端子 １６ 保護回路 １３１ Ｎ型領域 １３２ フィールド酸化膜 １３３ Ｎ型領域 １３４ Ｐ型領域 １３５ Ｐ型サブストレート
Claims (4)
- 【請求項１】第１の外部端子と第２の外部端子と第１の
動作回路とダイオードとダイオード接続のＭＯＳトラン
ジスタとを有し、前記第１の動作回路は前記第１の外部
端子と前記第２の外部端子とを介して所定の電圧レベル
の動作電圧を受けることによってこの電圧の範囲で動作
し、前記ダイオードは前記第１の外部端子と前記第２の
外部端子との間に前記動作電圧に対して逆向きの電圧が
印加されると前記第２の外部端子と前記第１の外部端子
との間で前記逆向きの電圧の向きに従う向きの電流を順
方向電流として流すことにより前記逆向きの電圧から前
記第１の動作回路を保護し、前記ＭＯＳトランジスタは
前記第１の外部端子と前記第２の外部端子との間に印加
される前記動作電圧と同向きの電圧でかつ前記動作電圧
以上の所定の保護すべき電圧に達すると前記第１の外部
端子と前記第２の外部端子との間で前記同向きの電圧の
向きに従う向きの電流をバイパスすることにより前記第
１の外部端子と前記第２の外部端子との間における前記
動作電圧と同向きの過大電圧から前記第１の動作回路を
保護する保護回路内蔵ＩＣであって、 前記ＭＯＳトランジスタは、半導体基板の表面に形成さ
れたＮ型のソース及びドレインの何れか一方の第１の領
域と、この第１の領域の外側に隣接して設けられたフィ
ールド酸化膜を介してこのフィールド酸化膜の外側に隣
接して設けられた前記ソース及び前記ドレインの何れか
他方の前記第１の領域と同型の第２の領域とを有し、前
記フィールド酸化膜がゲート絶縁膜とされ、前記第２の
領域のさらに外側に隣接してＰ型の第３の領域が設けら
れ、前記第２の領域と前記第３の領域が接続されて前記
第１領域との間で前記ダイオードと前記ＭＯＳトランジ
スタとが一体として形成されることを特徴とする保護回
路内蔵ＩＣ。 - 【請求項２】第１の外部端子と第２の外部端子と第１の
動作回路とダイオードとダイオード接続のＭＯＳトラン
ジスタとを有し、前記第１の動作回路は前記第１の外部
端子と前記第２の外部端子とを介して所定の電圧レベル
の動作電圧を受けることによってこの電圧の範囲で動作
し、前記ダイオードは前記第１の外部端子と前記第２の
外部端子との間に前記動作電圧に対して逆向きの電圧が
印加されると前記第２の外部端子と前記第１の外部端子
との間で前記逆向きの電圧の向きに従う向きの電流を順
方向電流として流すことにより前記逆向きの電圧から前
記第１の動作回路を保護し、前記ＭＯＳトランジスタは
前記第１の外部端子と前記第２の外部端子との間に印加
される前記動作電圧と同向きの電圧でかつ前記動作電圧
以上の所定の保護すべき電圧に達すると前記第１の外部
端子と前記第２の外部端子との間で前記同向きの電圧の
向きに従う向きの電流をバイパスすることにより前記第
１の外部端子と前記第２の外部端子との間における前記
動作電圧と同向きの過大電圧から前記第１の動作回路を
保護する保護回路内蔵ＩＣであって、 前記ＭＯＳトランジスタは、半導体基板の表面に形成さ
れたＰ型のソース及びドレインの何れか一方の第１の領
域と、この第１の領域の外側に隣接して設けられたフィ
ールド酸化膜を介してこのフィールド酸化膜の外側に隣
接して設けられた前記ソース及び前記ドレインの何れか
他方の前記第１の領域と同型の第２の領域とを有し、前
記フィールド酸化膜がゲート絶縁膜とされ、前記第２の
領域のさらに外側に隣接してＮ型の第３の領域が設けら
れ、 前記第２の領域と前記第３の領域が接続されて前記第１
領域との間で前記ダイオードと前記ＭＯＳトランジスタ
とが一体として形成されることを特徴とする保護回路内
蔵ＩＣ。 - 【請求項３】第１の外部端子と第２の外部端子と第１の
動作回路とダイオードとダイオード接続のＭＯＳトラン
ジスタとを有し、前記第１の動作回路は前記第１の外部
端子と前記第２の外部端子とを介して所定の電圧レベル
の動作電圧を受けることによってこの電圧の範囲で動作
し、前記ダイオードは前記第１の外部端子と前記第２の
外部端子との間に前記動作電圧に対して逆向きの電圧が
印加されると前記第２の外部端子と前記第１の外部端子
との間で前記逆向きの電圧の向きに従う向きの電流を順
方向電流として流すことにより前記逆向きの電圧から前
記第１の動作回路を保護し、前記ＭＯＳトランジスタは
前記第１の外部端子と前記第２の外部端子との間に印加
される前記動作電圧と同向きの電圧でかつ前記動作電圧
以上の所定の保護すべき電圧に達すると前記第１の外部
端子と前記第２の外部端子との間 で前記同向きの電圧の
向きに従う向きの電流をバイパスすることにより前記第
１の外部端子と前記第２の外部端子との間における前記
動作電圧と同向きの過大電圧から前記第１の動作回路を
保護する表示装置駆動用ＩＣであって、 前記ＭＯＳトランジスタは、半導体基板の表面に形成さ
れたＮ型のソース及びドレインの何れか一方の第１の領
域と、この第１の領域の外側に隣接して設けられたフィ
ールド酸化膜を介してこのフィールド酸化膜の外側に隣
接して設けられた前記ソース及び前記ドレインの何れか
他方の前記第１の領域と同型の第２の領域とを有し、前
記フィールド酸化膜がゲート絶縁膜とされ、前記第２の
領域のさらに外側に隣接してＰ型の第３の領域が設けら
れ、 前記第２の領域と前記第３の領域が接続されて前記第１
領域との間で前記ダイオードと前記ＭＯＳトランジスタ
とが一体として形成されることを特徴とする表示装置駆
動用ＩＣ。 - 【請求項４】第１の外部端子と第２の外部端子と第１の
動作回路とダイオードとダイオード接続のＭＯＳトラン
ジスタとを有し、前記第１の動作回路は前記第１の外部
端子と前記第２の外部端子とを介して所定の電圧レベル
の動作電圧を受けることによってこの電圧の範囲で動作
し、前記ダイオードは前記第１の外部端子と前記第２の
外部端子との間に前記動作電圧に対して逆向きの電圧が
印加されると前記第２の外部端子と前記第１の外部端子
との間で前記逆向きの電圧の向きに従う向きの電流を順
方向電流として流すことにより前記逆向きの電圧から前
記第１の動作回路を保護し、前記ＭＯＳトランジスタは
前記第１の外部端子と前記第２の外部端子との間に印加
される前記動作電圧と同向きの電圧でかつ前記動作電圧
以上の所定の保護すべき電圧に達すると前記第１の外部
端子と前記第２の外部端子との間で前記同向きの電圧の
向きに従う向きの電流をバイパスすることにより前記第
１の外部端子と前記第２の外部端子との間における前記
動作電圧と同向きの過大電圧から前記第１の動作回路を
保護する表示装置駆動用ＩＣであって、 前記ＭＯＳトランジスタは、半導体基板の表面に形成さ
れたＰ型のソース及びドレインの何れか一方の第１の領
域と、この第１の領域の外側に隣接して設けられたフィ
ールド酸化膜を介してこのフィールド酸化膜の外側に隣
接して設けられ た前記ソース及び前記ドレインの何れか
他方の前記第１の領域と同型の第２の領域とを有し、前
記フィールド酸化膜がゲート絶縁膜とされ、前記第２の
領域のさらに外側に隣接してＮ型の第３の領域が設けら
れ、 前記第２の領域と前記第３の領域が接続されて前記第１
領域との間で前記ダイオードと前記ＭＯＳトランジスタ
とが一体として形成されることを特徴とする表示装置駆
動用ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319413A JP2970826B2 (ja) | 1992-11-04 | 1992-11-04 | 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319413A JP2970826B2 (ja) | 1992-11-04 | 1992-11-04 | 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151717A JPH06151717A (ja) | 1994-05-31 |
| JP2970826B2 true JP2970826B2 (ja) | 1999-11-02 |
Family
ID=18109920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319413A Expired - Fee Related JP2970826B2 (ja) | 1992-11-04 | 1992-11-04 | 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970826B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3144308B2 (ja) | 1996-08-01 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
| KR100324322B1 (ko) * | 1999-07-23 | 2002-02-16 | 김영환 | 정전방전 보호회로 |
| JP5122248B2 (ja) * | 2007-11-15 | 2013-01-16 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
| JP6439904B1 (ja) * | 2017-08-10 | 2018-12-19 | 株式会社村田製作所 | Ｅｓｄ保護デバイス、および、信号伝送線路 |
| WO2019031036A1 (ja) * | 2017-08-10 | 2019-02-14 | 株式会社村田製作所 | Ｅｓｄ保護デバイス、および、信号伝送線路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033793B2 (ja) * | 1990-11-30 | 2000-04-17 | 株式会社東芝 | 半導体装置 |
-
1992
- 1992-11-04 JP JP4319413A patent/JP2970826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151717A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0168552B1 (en) | Mos transistor ciruit with breakdown protection | |
| US6552597B1 (en) | Integrated circuit with closely coupled high voltage output and offline transistor pair | |
| US7242062B2 (en) | Semiconductor apparatus with improved ESD withstanding voltage | |
| US20030116806A1 (en) | Input protection circuit connected to protection circuit power source potential line | |
| US6608744B1 (en) | SOI CMOS input protection circuit with open-drain configuration | |
| US5663678A (en) | ESD protection device | |
| US6337787B2 (en) | Gate-voltage controlled electrostatic discharge protection circuit | |
| JP2970826B2 (ja) | 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ | |
| US8018698B2 (en) | I/O circuit with ESD protecting function | |
| US5942931A (en) | Circuit for protecting an IC from noise | |
| US5504361A (en) | Polarity-reversal protection for integrated electronic circuits in CMOS technology | |
| US6833590B2 (en) | Semiconductor device | |
| US6583475B2 (en) | Semiconductor device | |
| JPH0290669A (ja) | 半導体集積回路装置 | |
| US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
| JP3997857B2 (ja) | 半導体集積回路装置 | |
| JP3100137B2 (ja) | 半導体集積装置 | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| US5432369A (en) | Input/output protection circuit | |
| EP0666596B1 (en) | Protection apparatus for series pass MOSFETs | |
| JP2979716B2 (ja) | Ｃｍｏｓ集積回路 | |
| US20090302397A1 (en) | Field-Effect Transistor | |
| JPH0240960A (ja) | 入力保護回路装置 | |
| JP2001110907A (ja) | シュミット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |