JP2969786B2 - 複合計算機システムの通信リンク設定方法 - Google Patents

複合計算機システムの通信リンク設定方法

Info

Publication number
JP2969786B2
JP2969786B2 JP2123839A JP12383990A JP2969786B2 JP 2969786 B2 JP2969786 B2 JP 2969786B2 JP 2123839 A JP2123839 A JP 2123839A JP 12383990 A JP12383990 A JP 12383990A JP 2969786 B2 JP2969786 B2 JP 2969786B2
Authority
JP
Japan
Prior art keywords
processor
communication
information
processors
pci
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2123839A
Other languages
English (en)
Other versions
JPH0420041A (ja
Inventor
順治 宮川
秀樹 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2123839A priority Critical patent/JP2969786B2/ja
Publication of JPH0420041A publication Critical patent/JPH0420041A/ja
Application granted granted Critical
Publication of JP2969786B2 publication Critical patent/JP2969786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光ループ等の通信路で相互結合された複数
プロセッサ群からなる複合計算機システムにおいて、交
信中のプロセッサに影響を及ぼすことなく、プロセッサ
の増設が可能な通信リンク設定方法に関する。
〔従来の技術〕
データリンクおよびプロセッサ間結合装置(以下、PC
Iと記す。Processor Communication Interface Uni
t)を介して、複数台のプロセッサを相互接続している
複合計算機システムにおいては、1台のPCIで同時に複
数のプロセッサと通信を行うために、PCIを論理的に独
立した複数のサブチャネルに分割している。各プロセッ
サは、サブチャネル単位に通信する相手プロセッサ側の
PCIと、そのPCIにおけるサブチャネル番号とをサブチャ
ネルの制御テーブル(以下、CTBLと記す)に指定するこ
とにより、同時に複数のプロセッサとの通信リンクを用
意することが可能である。
この場合、CTBLに設定する情報は、各プロセッサが初
期SG(プロセッサ)情報として最初から決定され、プロ
セッサ初期設定の手順の中で設定されている。
〔発明が解決しようとする課題〕
しかしながら、従来の方法では、上述のように、各プ
ロセッサが初期設定中にCTBLに情報を設定していたた
め、次のような問題が生じていた。
PCI、またはプロセッサを増設する場合には、各プロ
セッサにおける初期SG情報を全て変更する必要があっ
た。
プロセッサを増設する場合、複合システムで増設した
プロセッサと交信するプロセッサは、初期SG情報の変更
のために、自プロセッサの動作を停止し、プロセッサの
初期設定から再度実施する必要があった。
本発明の目的は、このような従来の課題を解決し、プ
ロセッサの増設時のSG情報の修正が簡単にすみ、かつ既
存の交信中のプロセッサに影響を及ぼすことなく、複合
システムに組み込むことが可能な複合計算機システムの
通信リンク設定方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明による複合計算機シ
ステムの通信リンク設定方法は、複数プロセッサ中の特
定プロセッサ(1)に、各プロセッサ間に設定すべき通
信リンク本数、各プロセッサの動作状態、および各プロ
セッサが使用するプロセッサ間結合装置のサブチャネル
の使用状態を管理するテーブル(9,10,11)を配置し、
各プロセッサ(2−1,2−2)から各自の初期設定完了
時に、各自のプロセッサ識別子と該プロセッサに接続さ
れるプロセッサ間結合装置の識別子を特定プロセッサに
通知すると、特定プロセッサは、管理テーブルの情報と
通知を受けた識別子から、初期設定の完了したプロセッ
サ間に設定すべき通信リンク数を得て、プロセッサ間結
合装置のサブチャネル使用状態から設定する通信リンク
間の通信相手のサブチャネルを決定した後、初期設定の
完了したプロセッサの双方にそれぞれ決定した通信相手
のサブチャネル情報を送信することにより、この情報を
受けたプロセッサが各自のプロセッサ間結合装置のサブ
チャネルに相手サブチャネル情報を設定して、プロセッ
サ間の通信リンクを確立することに特徴がある。
〔作用〕
本発明においては、複数プロセッサ中のあるプロセッ
サAに、各プロセッサ間に設定すべき通信リンクの本数
と、各プロセッサの動作状態と、PCIのサブチャネルの
使用状態を管理するテーブルを記憶領域に用意し、プロ
セッサAがそれらを管理する。そして、他のプロセッサ
が順次、初期設定処理を終了したとき、各プロセッサの
識別子と各プロセッサが接続しているPCIの識別子とを
プロセッサAに通知することにより、プロセッサAは、
サブチャネル使用状態記憶領域の管理情報と各プロセッ
サから通知される識別子から、プロセッサ間に設定すべ
き通信リンク数を得て、通信相手サブチャネルを決定し
て、それを各プロセッサに連絡することにより、そのサ
ブチャネルに相手サブチャネル情報を設定してプロセッ
サ間通信リンクを確立する。これによって、プロセッサ
Aの管理するプロセッサ間は設定すべきリンク情報に増
設プロセッサとのリンク情報を追加するのみでよく、他
のプロセッサのSG情報の修正が不要となる。
〔実施例〕
以下、本発明の実施例を、図面により詳細に説明す
る。
第1図は、本発明の一実施例を示す複合計算機システ
ムのブロック構成図である。
第1図において、1,2−1,2−2はいずれも複合計算機
システムを構成するプロセッサ、3は例えば光ループ等
のリング形状の通信路(以下、データループと記す)、
4−1,4−2,4−3はそれぞれPCI(プロセッサ間結合装
置)である。
各プロセッサ1,2−1,2−2は、データループ3とPCI4
−1,4−2,4−3を介して接続されている。プロセッサ1
は、システム内に1つだけ存在するグローバル・マネー
ジャー(以下、GM1と記す)であって、データループ3
に接続されている全てのプロセッサの状態、各プロセッ
サ間に設定する通信リンクの本数を管理している。
プロセッサ2−1,2−2は、GM1により管理されるロー
カルマネージャー(LMと記す)であって、ここではプロ
セッサ2−1をLM1、プロセッサ2−2をLM2と記すこと
にする。
LM1,2には、LM1,2が初期立ち上がり時に動作するIPL
(イニシャル・ロード・プログラム)5と、それにより
起動されるLM情報通信部6と、PCI情報設定部12とが配
置される。
IPL5によるプロセッサの初期化処理が終了すると、自
動的にプロセッサが走行する。また、PCI情報設定部12
は、GM1により決定された情報を基に、PCIに情報を設定
する機能を有する。
一方、GM1内には、各LMからグローバル同報通信によ
り通知される電文を受け付けるグローバル同報電文受付
部7と、各LM間に設定する通信リンク情報を決定するプ
ロセッサ間通信リンク決定部8が配置される。また、各
LMの状態を管理するLM管理テーブル9と、LM間に設定す
る通信リンク本数を定義している通信リンク管理テーブ
ル10と、PCI対応に使用通信リンク数を管理しているPCI
管理テーブル11とが設けられる。
GM1は、全てのLMより先にIPLプログラムを起動して、
プロセッサの初期設定が終了している。
また、PCIは、複数の論理的なサブチャネルSCHに分割
されている。
各プロセッサがデータ送受信のために必要な通信リン
クは、交信するプロセッサ相互間で使用するサブチャネ
ルに、相手プロセッサで使用するPCIとそのサブチャネ
ル番号を指定することによって確立する。
また、PCI4−1,4−2,4−3を経由する電文の交信機能
として、1回の電文の送信によりデータループ3に接続
されている全PCIに電文を送信することができるグロー
バル同報通信機能がある。このグローバル通信機能に
は、全PCIにおいてサブチャネルの予約が必要であっ
て、ここではサブチャネル0をグローバル同報通信に使
用する。
第2図は、第1図におけるLM管理テーブル、通信リン
ク管理テーブルおよびPCI管理テーブルの内容例を示す
図である。
第2図(a)に示すように、LM管理テーブル9には、
LM識別子(LMID)と、そのLMがIPL(初期ロード)を終
了しているか、未了かの表示が示されている。
第2図(b)に示すように、通信リンク管理テーブル
10には、プロセッサ相互間表示と、その相互間通信で設
定すべきリンク本数を示している。
第2図(c)に示すように、PCI管理テーブル11に
は、PCIを識別するためのPCIアドレスと、そのPCI内で
空いているサブチャネル番号(SCH番号)と、そのPCIが
有している最大サブチャネル番号とが示されている。空
きSCH番号がnとは、n番から最大SCH番号までのサブチ
ャネルが未使用であることを示し、初期値は1が設定さ
れている。
第3図は、第1図におけるGM1の処理フローチャート
である。
GM1はシステム内で最初に立ち上がっており(ステッ
プ30)、グローバル同報通信受付部7では、グローバル
通信による電文入力を待機している(ステップ31)。一
方、LM1,LM2は、未だ立ち上がっていない状態であるの
で、GM1内のLM管理テーブル9のLM1,LM2はIPL未が登録
されており、またPCI管理テーブル11の空きSCH番号は全
て1が立っている。
LM1が立ち上がって、IPLプログラムが完了すると、IP
Lプログラムの延長でLM1のLM情報通信部6が動作する。
LM情報通信部6では、データループ3に接続されている
PCIをIPLプログラムが初期設定した内容から求め、その
PCI情報として、PCIアドレスと、複合システムにおける
プロセッサ識別子としてのLM情報(LM1)を、グローバ
ル通信によりGM1に送信する。
グローバル通信の受信を待機しているGM1のグローバ
ル同報通信受付部7は、通知されたその電文を受信する
(ステップ32)。グローバル同報通信受付部7は、プロ
セッサ間通信リンク決定部8にその電文内容を渡す(ス
テップ33)。プロセッサ間通信リンク決定部8は、受け
取ったPCI情報であるPCI4−2と、LM情報であるLM1に基
づいて、LM管理テーブル9の状態の変更処理、つまりLM
1にIPL完了を設定する(ステップ34)。次に、プロセッ
サ間通信リンク決定部8は、通信リンク管理テーブル10
からGM−LM1間に設定すべきリンク数5本を得る(ステ
ップ35)。次に、プロセッサ間通信リンク決定部8は、
PCI管理テーブル11のPCI4−1に対応する空きサブチャ
ネル番号を1→6に変更し、PCI4−2に対応する空きサ
ブチャネル番号1→6に変更する(ステップ36)。すな
わち、いま、サブチャネル番号1〜5を使用するので、
次の空き番号である6を設定する。
GM1は、PCI4−1のSCH番号1〜5に、PCI4−2アドレ
スとSCH番号1〜5を設定する(ステップ37)。次に、G
M1は、LM1のPCI4−2のSCH番号1〜5に対して、PCI4−
1の番号1〜5を設定することを指示するため、後述
(第6図(a)参照)の形式を持つ電文をLM1に送信す
る(ステップ38)。
これにより、GM1とLM1との間に、5本の通信リンクが
設定されたことになる。
その後、LM2が前述と同じようにして立ち上がり、IPL
プログラムが完了すると、IPLプログラムの延長でLM2内
のLM情報通信部6が動作する。
LM2におけるLM情報通信部6は、データループ3に接
続されているPCIをIPLプログラムが初期設定した内容か
ら求めて、そのPCIアドレス4−3と、LM情報であるLM2
をグローバル通信によってGM1に送信する。
GM1内のグローバル同報通信受付部7は、前と同じよ
うに、送られてきた電文内容をプロセッサ間通信リンク
決定部8に渡す(ステップ31,32,33)。プロセッサ間通
信リンク決定部8は、受け取ったPCI情報(PCIアドレス
4−3)とLM情報(LM2)から、先ずLM管理テーブル9
のLM2にIPL完了を設定し(ステップ34)、次に通信リン
ク管理テーブル10のGM−LM2間に設定すべき通信リンク
数を6本得る(ステップ35)。また、LM管理テーブル9
から、既にLM1がIPL完了状態であることを認識して、LM
1−LM2間に設定すべき通信リンク数を7本得る(ステッ
プ35)。
次に、GM1は、PCI4−1のサブチャネル番号6〜11、P
CI4−2のサブチャネル番号6〜12を使用するので、PCI
管理テーブル11のPCI4−1に対応する空きサブチャネル
番号6→12に変更するとともに、PCI4−2に対応する空
きサブチャネル番号を6→13に変更し、かつPCI4−3に
対応する空きサブチャネル番号1→7,7→14に順次、変
更する(ステップ36)。
次に、GM1は、PCI4−1のサブチャネル番号6〜11
に、PCI4−3アドレスと、サブチャネル番号1〜6を設
定する(ステップ37)。
その後、LM1のPCI4−2のサブチャネル番号6〜12に
対して、PCI4−3の7〜13の番号を設定することを指示
するため、後述の(第6図(c)参照)形式を持つ電文
をLM1に送信する(ステップ38)。
GM1からサブチャネル設定指示を受けたLM1は、PCI4−
2のサブチャネル6〜12に、PCI4−3アドレスとサブチ
ャネル番号7〜13を設定する。
また、GM1からサブチャネル設定指示を受けたLM2は、
PCI4−3のサブチャネル1〜6に、PCI4−1のアドレス
とサブチャネル番号6〜11を、またPCI4−3のサブチャ
ネル7〜13に、PCI4−2アドレスとサブチャネル番号6
〜11を、それぞれ設定する。
これによって、GM1とLM2との間に6本の通信リンク、
LM1とLM2との間に7本の通信リンクが、それぞれ設定さ
れたことになる。
第3図に示すように、ここで増設するLMがないか否か
を判断して(ステップ39)、増設LMがないときには、最
初に戻って別の電文入力を待機する(ステップ31)。ま
た、増設すべきLMがある場合には、GM1の各テーブル9,1
0,11に増設LMとそれに接続されているPCI、および他LM
との間のリンク数を追加登録することにより、増設が完
了する(ステップ40〜42)。なお、増設のフローについ
ては、後で詳述する。
第4図は、ローカルマネージャーLM3を増設する場合
のシステムブロック図である。
第4図に示すように、LM3を新たに複数システムに組
み込む場合には、GM1内のLM管理テーブル9、通信リン
ク管理テーブル10、およびPCI管理テーブル11に対し
て、LM3の情報を登録することにより、LM3が動作準備完
了した段階で、いつでもLM3を初期設定するだけで、LM3
を複合システムに組み込むことができる。この場合、現
在通信中のプロセッサには、全く影響を及ぼさずに、組
み込み処理が完了する。
LM3は、PCI4−4を介してデータループ3に接続され
ており、LM3とPCI4−4を含むプロセッサ5を増設の対
象とする。
第5図は、第4図におけるGM内の各テーブルへの組み
込み設定情報の内容を示す図である。
第5図(a)に示すように、LM管理テーブル9には、
増設するLM3の状態として、LM3がIPL未であることを追
加登録する(第3図のステップ40)。また、第5図
(b)に示すように、通信リンク管理テーブル10には、
各プロセッサがLM3と交信するパス数として、GM−LM3間
の5本、LM1−LM3間の5本、LM2−LM3間の5本を、それ
ぞれ追加登録する(第3図のステップ41)。
また、第5図(c)に示すように、PCI管理テーブル1
1には、PCI4−4の状態として、PCI4−4の空きサブチ
ャネル番号の最小値1と最大サブチャネル番号である12
8を追加登録する(第3図のステップ42)。
以後は、LM3の初期設定を行うだけで、その後は前述
の動作と同等の手順を行うことにより、LM3は自動的に
複合システムに組み込まれる。
勿論、LM3が前から増設されることが予約されている
場合には、LM管理テーブル9、通信リンク管理テーブル
10、およびPCI管理テーブル11に、LM3の情報を予め登録
しておき、LM3が準備できた段階で、いつでもLM3を初期
設定するだけでLM3を複合システムに組み込むことがで
きる。
第6図は、GMからLMに対するPCI情報設定指示の電文
例を示す図である。
第6図(a)は、GM1からLM1に対して送信する電文の
内容であって、PCI4−2のSCH番号1〜5に対して、通
信相手であるPCI4−1のSCH番号1〜5を設定すること
を指示するものである。すなわち、設定する対象となる
PCIアドレス(4−2)、設定する対象となる先頭SCH番
号(1)、同じく設定の対象とする最終SCH番号
(5)、設定する内容である相手PCIアドレス(4−
1)、同じく設定する内容である先頭SCH番号(1)、
同じく設定する内容である最終SCH番号(5)を順次送
信する。
第6図(b)は、GM1からLM1に対して送信する電文の
内容であって、LM1のPCI4−2のSCH番号1〜12に対し
て、PCI4−3のSCH番号7〜13を設定することを指示す
る内容である。すなわち、設定の対象となるPCIアドレ
ス(4−2)、同じく設定対象である先頭SCH番号
(6)、同じく設定対象である最終SCH番号(12)、設
定内容である相手PCIアドレス(4−3)、同じく設定
内容である先頭SCH番号(7)、同じく設定内容である
最終SCH番号(13)を順次送信する。
第6図(c)は、GM1からLM2に対して送信する電文の
内容である。LM2のPCI4−3のSCH番号1〜6に対して、
PCI4−1のSCH番号6〜11を設定した後、SCH番号7〜13
に対して、PCI4−2のSCH番号6〜13を設定することを
指示する。すなわち、第1回目には、設定対象となるPC
Iアドレス(4−3)、同じく先頭SCH番号(1)、同じ
く最終SCH番号(6)、設定内容である相手PCIアドレス
(4−1)、同じく先頭SCH番号(6)、同じく最終SCH
番号(11)が送信される。次に、第2回目には、設定対
象となるPCIアドレス(4−3)、同じく先頭SCH番号
(7)、同じく最終SCH番号(13)、設定内容である相
手PCIアドレス(4−2)、同じく先頭SCH番号(6)、
同じく最終SCH番号(11)が送信される。
このように、本実施例においては、各プロセッサ間に
おける通信リンクの本数を1つのプロセッサ(GM)に集
中管理させ、他のプロセッサが初期設定完了時にその主
旨をGMに通知すること、およびGMが通信リンク両端のプ
ロセッサの初期設定完了と同期をとって、通信リンク設
定情報を配信することにより、簡単に通信リンクの設定
が可能である。また、現在、プロセッサ間で通信中であ
っても、それらのプロセッサに影響を及ぼさずに、増設
プロセッサの登録を行うことにより、いつでもこれを動
作させることができる。
なお、実施例では、通信路がリング形状になっている
が、本発明はこれに限定されず、閉じられた通信路であ
れば、バス形状でもよい。
〔発明の効果〕
以上説明したように、本発明によれば、複合システム
のある1プロセッサに通信リンクの本数を集中的に管理
させることにより、プロセッサ相互間の通信リンクを簡
単に設定することができるとともに、プロセッサを新た
に増設するときも、テーブルの情報の修正が簡単にすむ
ので、既存の交信中のプロセッサに影響を及ぼすことな
く、複合システムに組み込むことができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す複合計算機システムの
ブロック構成図、第2図は第1図における管理テーブル
の内容を示す図、第3図は第1図におけるグローバルマ
ネージャーの処理フローチャート、第4図はプロセッサ
を増設する場合の複合システムの構成図、第5図は第4
図における増設プロセッサの情報を登録する際の各管理
テーブルの内容を示す図、第6図はGMからLMに対するPC
I情報設定指示の電文例を示す図である。 1:グローバルマネージャー(GM)、2−1,2−2:ローカ
ルマネージャー(LM)、3:データループ、4−1,4−2,4
−3:プロセッサ間結合装置(PCI)、5:イニシャルロー
ドプログラム部(IPL)、6:LM情報通信部、7:グローバ
ル同報通信受信部、8:プロセッサ間通信リンク決定部、
9:LM管理テーブル、10:通信リンク管理テーブル、11:PC
I管理テーブル、12:PCI情報設定部、13:LM通信部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 12/42

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】リング形状ないしバス形状の閉じられた通
    信路に、それぞれプロセッサ間結合装置を介して接続さ
    れる複数のプロセッサからなり、該プロセッサ間結合装
    置を論理的に複数に分割したサブチャネル単位に通信リ
    ンクを設定することにより、プロセッサ相互間で通信を
    行う複合計算機システムにおいて、複数プロセッサ中の
    特定プロセッサに、各プロセッサ間に設定すべき通信リ
    ンク本数、各プロセッサの動作状態、および上記サブチ
    ャネルの使用状態を、それぞれ管理するテーブルを配置
    するとともに、各プロセッサから各自の初期設定完了時
    に、各自のプロセッサ識別子と該プロセッサに接続され
    るプロセッサ間結合装置の識別子を上記設定プロセッサ
    に通知し、通知を契機に特定プロセッサでは、上記管理
    テーブルの情報と通知を受けた識別子から、通知を送っ
    たプロセッサと既に通知が送られている初期設定の完了
    したプロセッサ間に設定すべき通信リンク数を得て、か
    つ上記プロセッサ間結合装置のサブチャネル使用状態か
    ら設定する通信リンク間の通信相手のサブチャネルを決
    定した後、初期設定の完了したプロセッサの双方にそれ
    ぞれ決定した通信相手のサブチャネル情報を送信するこ
    とにより、該情報を受けたプロセッサが各自のプロセッ
    サ間結合装置のサブチャネルに相手サブチャネル情報を
    設定して、プロセッサ間の通信リンクを確立することを
    特徴とする複合計算機システムの通信リンク設定方法。
JP2123839A 1990-05-14 1990-05-14 複合計算機システムの通信リンク設定方法 Expired - Fee Related JP2969786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123839A JP2969786B2 (ja) 1990-05-14 1990-05-14 複合計算機システムの通信リンク設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123839A JP2969786B2 (ja) 1990-05-14 1990-05-14 複合計算機システムの通信リンク設定方法

Publications (2)

Publication Number Publication Date
JPH0420041A JPH0420041A (ja) 1992-01-23
JP2969786B2 true JP2969786B2 (ja) 1999-11-02

Family

ID=14870662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123839A Expired - Fee Related JP2969786B2 (ja) 1990-05-14 1990-05-14 複合計算機システムの通信リンク設定方法

Country Status (1)

Country Link
JP (1) JP2969786B2 (ja)

Also Published As

Publication number Publication date
JPH0420041A (ja) 1992-01-23

Similar Documents

Publication Publication Date Title
US5758157A (en) Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes
US4768150A (en) Application program interface to networking functions
WO2018072612A1 (zh) 一种切片实例的管理方法及装置
EP0317466B1 (en) Reverse flow control mechanism and method
US6138234A (en) Node booting method in high-speed parallel computer
CN110880998A (zh) 一种基于可编程器件的报文传输方法及装置
KR920004771B1 (ko) 작업 관련 메세지 흐름 제어방법 및 통신 관리 장치
JPH10229410A (ja) データ処理装置、電子機器および通信システム
US5754829A (en) Parallel computer system operating method employing a manager node to distribute attributes of individual servers
JP2969786B2 (ja) 複合計算機システムの通信リンク設定方法
JPH026262B2 (ja)
CN108874699B (zh) 多系统使用mtp功能的方法、装置及电子设备
CN112968812A (zh) 一种网络性能测试方法、装置、设备及存储介质
JPS58158732A (ja) プロセツサ間通信方式
US5838928A (en) Background communication system having I/O control board and LAN board fitted into a bus expansion slot separate from other bus expansion slots
JPH05324574A (ja) プロセッサ間通信方式
JP2822597B2 (ja) 複合計算機システムの論理分割方法
KR100304412B1 (ko) 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치
JP3014112B2 (ja) マルチプロセッサシステムにおけるメッセージ通信方式
JPS6222168A (ja) プロセツサ間通信方式
CN116954877A (zh) 一种分布式资源共享方法及相关装置
CA1287178C (en) Extended process for a multiprocessor system
CN115454895A (zh) 一种usb接口扩展方法、系统、设备及可读存储介质
TW202340942A (zh) 高可用服務之部署系統、方法及其電腦可讀媒介
JPS6222169A (ja) プロセツサ間通信方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees