JP2955760B2 - Background image display control device and external memory cartridge used therein - Google Patents
Background image display control device and external memory cartridge used thereinInfo
- Publication number
- JP2955760B2 JP2955760B2 JP2024715A JP2471590A JP2955760B2 JP 2955760 B2 JP2955760 B2 JP 2955760B2 JP 2024715 A JP2024715 A JP 2024715A JP 2471590 A JP2471590 A JP 2471590A JP 2955760 B2 JP2955760 B2 JP 2955760B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- data
- storage means
- display
- writable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Automatic Tape Cassette Changers (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
- Studio Devices (AREA)
- Water Treatment By Sorption (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、背景画表示制御装置およびそれに用いら
れる外部メモリカートリッジに関し、特に例えばテレビ
ゲーム機のような動画と背景画を合成して表示する画像
表示装置においてテキスト方式で背景画を表示する場合
の制約を無くすように改良したものに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a background image display control device and an external memory cartridge used for the same, and in particular, combines and displays a moving image such as a video game machine and a background image. The present invention relates to an image display device which is improved so as to eliminate restrictions when displaying a background image in a text system.
（従来技術） 動画と背景画を合成して画像を表示する画像表示装置
の一例としては、特開昭59−118,184号（USP4,824,10
6）のテレビゲーム機が知られている。(Prior Art) Japanese Patent Application Laid-Open No. Sho 59-118,184 (US Pat. No. 4,824,10) discloses an example of an image display apparatus for displaying an image by combining a moving image and a background image.
6) Video game machines are known.
この技術は背景画（又は静止画）を表示する場合、テ
キスト方式の原理を用いる。すなわち、画面上の任意位
置に所望のキャラクタを表示するために、１キャラクタ
を８×８ドットで構成する場合であるならば、画面の縦
横を32×30（960個）の枡目に分割し、各枡目に対応す
る表示座標アドレスを有するビデオRAM（以下「VRAM」
と略称する）と、キャラクタコード（又はキャラクタ番
号）別のドット（フォント）データを記憶したキャラク
タROMとを設ける。そして、画面の表示位置に対応するV
RAMのアドレスに表示すべきキャラクタのキャラクタコ
ードを予め書込み、走査形ディスプレイ（以下「CRT」
という）の走査に同期して表示位置に対応するキャラク
タ番号のドット（フォント）データをキャラクタROMか
ら読出すことによって、所望の位置に所望のキャラクタ
を表示するものである。This technique uses the principle of a text system when displaying a background image (or a still image). That is, if one character is composed of 8 × 8 dots in order to display a desired character at an arbitrary position on the screen, the screen is divided into 32 × 30 (960) squares. , A video RAM having a display coordinate address corresponding to each cell (hereinafter, “VRAM”)
), And a character ROM storing dot (font) data for each character code (or character number). And V corresponding to the display position of the screen
Write the character code of the character to be displayed in the RAM address in advance, and scan the display (hereinafter referred to as “CRT”).
In this case, a desired character is displayed at a desired position by reading dot (font) data of the character number corresponding to the display position from the character ROM in synchronization with the scanning of the display position.
（解決しようとする課題） 特開昭59−118,184号の技術は、背景画面の１画面で
表示し得るキャラクタの種類数が256個に制限されてい
た。その理由は、データバス数が８本（８ビットマシ
ン）の場合、28＝256個（16進表示でFF）のキャラクタ
コードしか一度に指定できないためである。一方、画像
処理用CPUのデータバスの数を例えば16本に増やすと共
に、アドレスバスも増やせば１画面で表示し得るキャラ
クタ数を216個に増やすことが可能だが、そうすると既
に発売されている機種との互換性が無くなる。(Problem to be Solved) In the technique disclosed in Japanese Patent Application Laid-Open No. S59-118,184, the number of types of characters that can be displayed on one background screen is limited to 256. The reason is that when the number of data buses is 8 (8-bit machine), only 2 8 = 256 (FF in hexadecimal) character codes can be specified at a time. On the other hand, along with increasing the number of data bus of the image processing CPU for example 16, but can increase the number of characters that can be displayed on one screen by increasing also the address bus 2 16, Then already released models Incompatibility with.
また、キャラクタROMの記憶容量を増やし、256個×16
バイト＝4,096バイト単位でバンクを切換える技術を利
用することも考えられる。しかし、バンク切換技術は、
１画面（１フレーム）内で表示し得るキャラクタ種類の
最大数が256個のままであり、もしも１画面中に表示し
得る種類数を256個以上にするならばCPUがバンク切換え
条件を定期的に監視しかつバンク切換え条件を検出した
ときバンクレジスタのデータを書換えなければならない
ので、CPUの負担を増加することになる。しかも１画面
の各表示座標位置毎にバンク切換えを行うことができな
い。そのため、例えば漢字を用いたテキストアドベンチ
ャーやシミュレーション等のゲームでは、１画面で表示
し得るキャラクタ種類数が多く必要となるので、高度の
ゲームや画像表現ができない。Also, the storage capacity of the character ROM has been increased to 256
It is also conceivable to use a technique of switching banks in units of bytes = 4,096 bytes. However, bank switching technology
The maximum number of character types that can be displayed in one screen (one frame) remains 256, and if the number of types that can be displayed in one screen is set to 256 or more, the CPU periodically sets the bank switching condition. Monitoring, and when the bank switching condition is detected, the data in the bank register must be rewritten, which increases the load on the CPU. In addition, bank switching cannot be performed for each display coordinate position on one screen. For this reason, in games such as text adventures and simulations using kanji, for example, a large number of character types that can be displayed on one screen are required, so that advanced games and image representation cannot be performed.
一方、特開昭59−118,184号の技術を適用した本願出
願人の販売に係るテレビゲーム機（商品名「ファミリー
コンピュータ」）は、背景画面を構成するキャラクタの
色指定が４（２×２）個のキャラクタ単位でしかできな
かった。その理由は、960個のキャラクタを表示するた
めに、1,024バイト（通称1Kバイト）のVRAMを利用する
が、対応する表示位置のキャラクタ番号を指定するのに
960バイト必要なので、64バイトで色指定しなければな
らず、１キャラクタ当たり４色を選択可能にしようとす
れば２ビット必要となる。従って、960個のキャラクタ
について64×８＝512ビットで色指定しようとすれば、
４キャラクタにつき２ビットしか使用できないことにな
る。そこで、１キャラクタ単位で色指定しようとすれ
ば、本体側のVRAMの容量を増やせばよいが、そうすると
既に発売された機種との互換性が無くなる。On the other hand, in a video game machine (trade name "Family Computer") to which the applicant of the present invention applies the technology of Japanese Patent Application Laid-Open No. 59-118,184, the color designation of the characters constituting the background screen is 4 (2 × 2). It could only be done in character units. The reason is that, to display 960 characters, 1,024 bytes (commonly called 1 Kbyte) of VRAM are used, but the character number of the corresponding display position is specified.
Since 960 bytes are required, a color must be designated by 64 bytes, and if four colors can be selected per character, two bits are required. Therefore, if you try to specify the color with 64 × 8 = 512 bits for 960 characters,
Only two bits can be used for four characters. Therefore, in order to specify the color on a character-by-character basis, it is sufficient to increase the capacity of the VRAM on the main body side, but then the compatibility with models already released is lost.
従って、従来技術では、例えば１画面（すなわち同一
画面）に表示し得る（又は使用可能な）キャラクタの種
類数が少ないことや、キャラクタの１個単位で色指定で
きない等の背景画像の表現に制約があり、画像表現能力
の向上が望まれていた。Therefore, in the related art, for example, the number of types of characters that can be displayed (or usable) on one screen (that is, the same screen) is small, and the expression of a background image such as a color cannot be specified for each character is limited. There has been a demand for an improvement in the ability to express images.
それゆえに、この発明の目的は、背景画像表現の制約
を大幅に緩和し、画像表現能力を向上し得る、背景画表
示制御装置を提供することである。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a background image display control device capable of greatly relaxing the restriction on the background image expression and improving the image expression ability.
この発明の他の目的は、少なくとも背景画面を表示す
るための既存の画像処理装置との互換性を保ちつつ、背
景画像表現の制約を大幅に緩和し、画像表現能力を向上
し得る、背景画表示制御装置に用いられる外部メモリカ
ートリッジを提供することである。Another object of the present invention is to provide a background image capable of greatly relaxing the restrictions on the background image expression and improving the image expression capability while maintaining compatibility with at least an existing image processing device for displaying the background image. An object of the present invention is to provide an external memory cartridge used for a display control device.
（課題を解決するための手段） この発明の背景画表示装置は、キャラクタ記憶手段
（実施例との対応関係を示せば第１図のキャラクタメモ
リ22）と、第１の書込・読出記憶手段（VRAM13）と、第
２の書込・読出記憶手段（EXRAM25）と、プログラム記
憶手段（プログラムメモリ21）と、書込処理手段（CPU1
1及びPPU12）と、書込手段（EXRAM書込制御回路23）
と、読出手段（EXRAM読出制御回路24）と、一時記憶手
段（レジスタ26）と、出力処理手段（PPU12）とを備え
る。(Means for Solving the Problems) The background image display device of the present invention includes a character storage means (a character memory 22 in FIG. 1 if corresponding to the embodiment) and a first write / read storage means. (VRAM 13), second write / read storage means (EXRAM 25), program storage means (program memory 21), and write processing means (CPU 1
1 and PPU 12) and writing means (EXRAM write control circuit 23)
, Read means (EXRAM read control circuit 24), temporary storage means (register 26), and output processing means (PPU 12).
この発明の外部メモリカートリッジは、第１の書込・
読出可能記憶手段（VRAM13）と、書込処理手段（CPU11,
PPU12）と、出力処理手段（PPU12）とから構成される背
景画表示制御装置に着脱自在に装着されるものであっ
て、第２の書込・読出可能記憶手段（EXRAM25）と、プ
ログラム記憶手段（プログラムメモリ21）と、書込手段
（EXRAM書込制御回路23）と、読出手段（EXRAM読出制御
回路24）と、一時記憶手段（レジスタ26）とを備える。The external memory cartridge according to the present invention includes a first writing / writing device.
Readable storage means (VRAM13) and write processing means (CPU11,
PPU12) and an output processing means (PPU12), which is detachably attached to a background image display control device, comprising a second writable / readable storage means (EXRAM25), and a program storage means. (Program memory 21), writing means (EXRAM writing control circuit 23), reading means (EXRAM reading control circuit 24), and temporary storage means (register 26).
（発明の効果） この発明の背景画表示制御装置によれば、背景画像の
表現に制約を大幅に緩和することができ、画像表現能力
を一層向上することができる。(Effects of the Invention) According to the background image display control device of the present invention, the restriction on the expression of the background image can be greatly eased, and the image expression ability can be further improved.
この発明の外部メモリによれば、少なくとも背景画面
を表示するための既存の画像処理装置との互換性を保ち
つつ、背景画像の表現に制約を大幅に緩和することがで
き、画像表現能力を一層向上することができる。ADVANTAGE OF THE INVENTION According to the external memory of this invention, while maintaining compatibility with the existing image processing apparatus for displaying a background screen at least, restrictions on the expression of a background image can be greatly eased and the image expression ability can be further improved. Can be improved.
（実施例） 第１図はこの発明の一実施例の背景画表示制御装置の
原理ブロック図である。(Embodiment) FIG. 1 is a principle block diagram of a background image display control device according to an embodiment of the present invention.
図において、背景画表示制御装置は、中央処理ユニッ
ト（以下「CPU」という）11と、画像処理ユニット（以
下「PPU」という）12と、第１の書込・読出可能記憶手
段の一例のVRAM13を含む。CPU11には、CPUアドレスバス
14及びCPUデータバス15を介してプログラム記憶手段の
一例のプログラムメモリ21が接続される。PPU12には、P
PUアドレスバス16及びPPUデータバス17を介してVRAM13
が接続されるとともに、キャラクタ記憶手段の一例のキ
ャラクタメモリ22が接続される。In the figure, a background image display control device includes a central processing unit (hereinafter, referred to as "CPU") 11, an image processing unit (hereinafter, referred to as "PPU") 12, and a VRAM 13 as an example of first writable / readable storage means. including. CPU 11 has a CPU address bus
A program memory 21 as an example of a program storage means is connected via the CPU 14 and the CPU data bus 15. PPU12 has P
VRAM 13 via PU address bus 16 and PPU data bus 17
Is connected, and a character memory 22 as an example of character storage means is connected.
キャラクタメモリ22は、相対的に大きな空間に分割さ
れた記憶エリアを含み、当該各記憶エリアが上位アドレ
スによって指定され、かつ各記憶エリア内の相対的に少
ない複数番地で背景画を構成するための最小単位のドッ
ト（フォント）データ（８×８ドット）がキャラクタ識
別データ（以下「キャラクタコード」という）に対応し
て多数個分だけ記憶され、下位アドレスによって各キャ
ラクタコードで特定される最小単位のキャラクタを指定
し得るように構成されている。The character memory 22 includes a storage area divided into a relatively large space, each storage area is specified by an upper address, and a relatively small number of addresses in each storage area constitute a background image. A minimum number of dot (font) data (8 × 8 dots) corresponding to character identification data (hereinafter referred to as “character code”) is stored in a large number, and the minimum unit specified by each character code by a lower address is stored. It is configured so that a character can be specified.
プログラムメモリ21は、少なくとも、キャラクタコー
ドをVRMA13へ書込むための第１のプログラムデータと、
修飾データを後述のEXRAM25へ書込むための第２のプラ
グラムデータと、キャラクタコードならびに修飾データ
を読出制御するための第３のプログラムデータを予め設
定記憶している。ここで、修飾データは、例えばこの実
施例をキャラクタ種類数の増加の目的で適用する場合で
あればキャラクタ修飾データを含み、キャラクタ単位の
色指定の目的で適用する場合であれば色修飾データを含
み、キャラクタ種類数の増加と１キャラクタ単位での色
指定の目的で適用する場合であればキャラクタ修飾デー
タおよび色修飾データの両方を含む。キャラクタ修飾デ
ータは、キャラクタコードに上位ビットを付加すること
により、付加したビット数に相関して最大キャラクタ数
を大幅に拡張するものである。色修飾データは、従来の
４キャラクタに付き２ビットの色データに代えて、キャ
ラクタ毎に２ビット付与される。この色修飾データと別
途設定されるカラーパレットデータとの組合せによっ
て、各キャラクタの各ドットの色が指定される。The program memory 21 includes at least first program data for writing a character code to the VRMA 13;
The second program data for writing the decoration data to the EXRAM 25 described later and the third program data for reading and controlling the character code and the decoration data are set and stored in advance. Here, the modification data includes, for example, character modification data when the present embodiment is applied for the purpose of increasing the number of character types, and color modification data when the embodiment is applied for the purpose of specifying colors in character units. If it is applied for the purpose of increasing the number of character types and specifying colors in character units, it includes both character modification data and color modification data. The character modification data is to add the upper bits to the character code, thereby greatly expanding the maximum number of characters in correlation with the number of added bits. The color modification data is provided with 2 bits for each character instead of the conventional 2-bit color data for 4 characters. The color of each dot of each character is specified by a combination of the color modification data and color pallet data set separately.
VRAM13は、CRTの画面上のキャラクタ表示位置に対応
する複数の表示座標アドレスを有し、各表示座標アドレ
スに所望のキャラクタを下位アドレスによって指定する
ためのキャラクタコードを書込み、または各表示座標ア
ドレスに予め書込まれたキャラクタコードを読出し可能
なものである。The VRAM 13 has a plurality of display coordinate addresses corresponding to character display positions on the screen of the CRT, and writes a character code for designating a desired character by a lower address at each display coordinate address, or writes each character at each display coordinate address. The character code written in advance can be read.
また、CPU11およびPPU12のアドレスバス14,16には、
書込手段の一例の拡張RAM（以下「EXRAMという）用書込
制御回路（以下「書込制御回路」）23,読出手段の一例
のEXRAM用読出制御回路（以下「読出制御回路」）24が
それぞれ接続される。また、CPU11のデータバス15に
は、PPU12が接続されるとともに、EXRAM25が接続され
る。EXRAM25は、VRAM13に記憶される１画面分のキャラ
クタコードに対応する修飾データを記憶可能な容量を有
し、VRAM13のアドレスと対応するアドレスが付けられ、
修飾データを書込み又は読出し可能なランダムアクセス
メモリが用いられる。そして、EXRAM25には、書込制御
回路23出力の書込アドレスデータ及び書込制御のための
各種信号が与えられるとともに、読出制御回路24出力の
読出アドレスデータ及び読出制御のための各種信号が与
えられる。EXRAM25からは、１キャラクタ分の修飾デー
タが順次読出され、一時記憶手段の一例のレジスタ26に
ロードされる。レジスタ26にロードされている修飾デー
タのうちのキャラクタ修飾データ（例えば下位６ビッ
ト）は、キャラクタメモリ22の上位アドレスとして与え
られる。また、色修飾データ（例えば上位２ビット）
は、必要に応じてバスバッファ27を介してPPUデータバ
ス17に与えられる。なお、色修飾データを必要としない
場合、又はキャラクタ修飾データと色修飾データを１バ
イトのデータとしてではなく別々の番地に記憶させる場
合は、バスバッファ27を必要としない。Also, the address buses 14 and 16 of the CPU 11 and the PPU 12
An extended RAM (hereinafter referred to as “EXRAM”) write control circuit (hereinafter referred to as “write control circuit”) 23 as an example of the writing means, and an EXRAM read control circuit (hereinafter referred to as “read control circuit”) 24 as an example of the reading means are provided. Connected respectively. Further, the data bus 15 of the CPU 11 is connected to the PPU 12 and the EXRAM 25. The EXRAM 25 has a capacity capable of storing the modification data corresponding to the character code for one screen stored in the VRAM 13, and is provided with an address corresponding to the address of the VRAM 13,
A random access memory that can write or read the decoration data is used. The EXRAM 25 is supplied with write address data output from the write control circuit 23 and various signals for write control, and also receives read address data output from the read control circuit 24 and various signals for read control. Can be Modification data for one character is sequentially read from the EXRAM 25 and loaded into the register 26 as an example of a temporary storage unit. Character modification data (for example, lower 6 bits) of the modification data loaded in the register 26 is given as an upper address of the character memory 22. Also, color modification data (for example, upper 2 bits)
Is supplied to the PPU data bus 17 via the bus buffer 27 as needed. When the color modification data is not required, or when the character modification data and the color modification data are stored in different addresses instead of 1-byte data, the bus buffer 27 is not required.
次に、第１図を参照して動作を説明する。CRT（図示
せず）の垂直ブランキング期間において、CPU11はプロ
グラムメモリ21のプログラムに基づいて、キャラクタコ
ードを指定するアドレスデータをプログラムメモリ21に
与えて、キャラクタコードを読出してPPU12に与え、PPU
12によって１画面に表示すべきキャラクタコードをVRAM
13の表示座標に対応するアドレスへ書込ませる。また、
CPU11は、任意のタイミングにおいて、当該キャラクタ
コードに対応する修飾データ（キャラクタ修飾データ及
び／又は色修飾データ）をEXRAM25へ書込ませるため
に、アドレスバス14を介して書込アドレスデータを書込
制御回路23に与えると同時に、データバス15を介してキ
ャラクタ修飾データ及び／又は色修飾データをEXRAM25
に与える。これに応じて、書込制御回路23は、EXRAM25
を指定するアドレスが与えられたことを検出して、書込
信号Ｗを出力すると同時に、書込アドレスデータを発生
してEXRAM25に与える。従って、EXRAM25は書込制御回路
23によって指定されるアドレスへ修飾データを記憶す
る。Next, the operation will be described with reference to FIG. In a vertical blanking period of a CRT (not shown), the CPU 11 supplies address data designating a character code to the program memory 21 based on the program in the program memory 21, reads out the character code, and supplies the read character code to the PPU 12.
Character code to be displayed on one screen by VRAM
Write to the address corresponding to the display coordinates of 13. Also,
The CPU 11 performs write control of the write address data via the address bus 14 in order to write the modification data (character modification data and / or color modification data) corresponding to the character code into the EXRAM 25 at an arbitrary timing. At the same time, the character modification data and / or the color modification data are supplied to the EXRAM 25 via the data bus 15.
Give to. In response, the write control circuit 23
Is detected, the write signal W is output, and at the same time, write address data is generated and applied to the EXRAM 25. Therefore, EXRAM25 is a write control circuit.
Store the decoration data at the address specified by 23.
そして、CRTの表示期間になると、PPU12は、走査に同
期してVRAM13をアドレス指定してキャラクタコードを読
出させ、そのキャラクタコードをキャラクタメモリ22の
フォントデータ（１キャラクタの横８ドット分のドット
データ）を読出すための下位アドレス（PA0〜PA9）とし
てキャラクタメモリ22に与えると同時に、読出制御回路
24に与える。これに応じて、読出制御回路24は、キャラ
クタコードに対応する読出アドレスデータをEXRAM25に
与えて、修飾データを読出させる。この修飾データはレ
ジスタ26で一時記憶される。レジスタ26に記憶されてい
る修飾データのうちのキャラクタ修飾データが上位アド
レスとしてキャラクタメモリ22に与えられる。従って、
キャラクタメモリ22は、上位アドレスのキャラクタ修飾
データで決定されるメモリ空間であって、下位アドレス
で指定されるキャラクタコードのドットデータを出力
し、PPU12に与える。また、レジスタ26に記憶されてい
る色修飾データがバスバッファ27を介してPPUデータバ
ス17に与える。PPU12は、フォントデータと色修飾デー
タとに基づいてカラー映像信号（RGB信号又はAV信号若
しくはRF信号）を出力し、CRTに与える。Then, in the display period of the CRT, the PPU 12 addresses the VRAM 13 in synchronization with the scanning to read out the character code, and stores the character code in the font data of the character memory 22 (dot data for one character in horizontal 8 dots). ) Is supplied to the character memory 22 as a lower address (PA0 to PA9) for reading, and the read control circuit
Give 24. In response, read control circuit 24 supplies read address data corresponding to the character code to EXRAM 25 to read the decoration data. This decoration data is temporarily stored in the register 26. Character modification data among the modification data stored in the register 26 is given to the character memory 22 as an upper address. Therefore,
The character memory 22 is a memory space determined by the character modification data of the upper address, outputs dot data of the character code specified by the lower address, and supplies the dot data to the PPU 12. Further, the color modification data stored in the register 26 is supplied to the PPU data bus 17 via the bus buffer 27. The PPU 12 outputs a color video signal (RGB signal, AV signal, or RF signal) based on the font data and the color modification data, and provides it to the CRT.
ところで、VRAM13に記憶されている32×30個のそれぞ
れに対応するEXRAM25のアドレスに同じキャラクタ修飾
データが書込まれた場合は、上位アドレスが同じなの
で、従来と同様に256個のキャラクタしか指定できない
ことになる。By the way, if the same character modification data is written to the addresses of the 32 × 30 EXRAMs 25 stored in the VRAM 13, the upper address is the same, so that only 256 characters can be specified as in the conventional case. Will be.
これに対して、それぞれ異なるキャラクタ修飾データ
を記憶させておけば、同じキャラクタコードであっても
上位アドレスが異なるため、異なるキャラクタが指定さ
れることになる。例えば、下位アドレスとなるキャラク
タコードによって28個のキャラクタを指定する場合にお
いて、キャラクタ修飾データによって上位アドレスが６
ビット追加されるならば、14ビットでアドレス指定する
のと等価となり、214＝16,384個の種類のキャラクタの
中から所望の960個を選んで画面に表示できることにな
る。On the other hand, if different character modification data are stored, different characters are designated because the upper address is different even for the same character code. For example, in the case of specifying two eight character by character codes serving as lower address, high address by character modification data 6
If bits are added, this is equivalent to addressing with 14 bits, and a desired 960 characters can be selected and displayed on the screen from 2 14 = 16,384 types of characters.
また、予め１画面分のキャラクタ修飾データをEXRAM2
5に書込んでおき、かつCRTの水平走査に同期してキャラ
クタ修飾データを読出す際に、上位アドレスを予めレジ
スタ26に保持記憶させた状態でキャラクタメモリ22に与
えている。Also, character modification data for one screen is stored in EXRAM2
When the character modification data is written in 5 and the character modification data is read out in synchronization with the horizontal scanning of the CRT, the upper address is given to the character memory 22 in a state where it is held and stored in the register 26 in advance.
なお、この実施例では、EXRAM25が修飾データを読出
していない期間においては、CPU11が修飾データを変更
することも可能である。In this embodiment, the CPU 11 can change the decoration data while the EXRAM 25 is not reading the decoration data.
第２図はこの発明の他の実施例の背景画表示制御装置
に適用される外部メモリカートリッジの原理ブロック図
である。FIG. 2 is a principle block diagram of an external memory cartridge applied to a background image display control device according to another embodiment of the present invention.
この実施例が第１図と異なる点は、背景画表示制御装
置が画像処理装置の一例のテレビゲーム機10と外部メモ
リカートリッジ20とに分けられ、外部メモリカートリッ
ジ20をテレビゲーム機10に対して着脱自在に構成したこ
とである。従って、テレビゲーム機10は、CPU11,PPU12
およびVRAM13を含み、CPU11およびPPU12を外部メモリカ
ートリッジ20と接続するためのコネクタ18がさらに設け
られる。外部メモリカートリッジ20は、コネクタ18に差
し込まれることによって電気的に接続される複数の端子
が形成された基板（図示せず）を含み、この基板上に第
１図でプログラムメモリ21,キャラクタメモリ22,書込制
御回路23,読出制御回路24,EXRAM25およびレジスタ26が
装着され、各回路がアドレスバス14a,16aとデータバス1
5a,17aとその他のバス又は信号線によって第１図の場合
と同様に回路接続される。The difference between this embodiment and FIG. 1 is that the background image display control device is divided into a video game machine 10 as an example of an image processing device and an external memory cartridge 20, and the external memory cartridge 20 is It is configured to be detachable. Therefore, the video game machine 10 has the CPU 11, the PPU 12
And a VRAM 13, and further provided with a connector 18 for connecting the CPU 11 and the PPU 12 to the external memory cartridge 20. The external memory cartridge 20 includes a board (not shown) on which a plurality of terminals to be electrically connected by being inserted into the connector 18 are formed. , A write control circuit 23, a read control circuit 24, an EXRAM 25, and a register 26 are mounted, and each circuit includes an address bus 14a, 16a and a data bus 1.
Circuit connections are made by 5a, 17a and other buses or signal lines in the same manner as in the case of FIG.
この実施例のように構成すれば、外部メモリカートリ
ッジ20だけを図示のように回路構成し、テレビゲーム機
10を何ら変更しなくてもよいので、既に販売済のテレビ
ゲーム機との互換性を保ちつつ、背景画像の表現能力を
向上できる。According to this embodiment, only the external memory cartridge 20 is configured as a circuit as shown in FIG.
Since there is no need to change 10 at all, it is possible to improve the ability to express a background image while maintaining compatibility with already sold TV game machines.
なお、使用に際して外部メモリカートリッジ20をコネ
クタ18に差し込んだ後の動作は、第１図と同様なので、
説明を省略する。The operation after inserting the external memory cartridge 20 into the connector 18 in use is the same as that in FIG.
Description is omitted.
第３図はこの発明のさらに他の実施例の背景画表示制
御装置のシステム構成の原理ブロック図である。FIG. 3 is a principle block diagram of a system configuration of a background image display control device according to still another embodiment of the present invention.
この実施例が第１図と異なる点は、背景画表示制御装
置が画像処理装置の一例のテレビゲーム機10と外部メモ
リカートリッジ20Aとアダプタ30に分けられ、アダプタ3
0がテレビゲーム機10に差し込まれた状態で、さらにア
ダプタ30に外部メモリカートリッジ20Aを差し込んで使
用するようにしたものである。従って、アダプタ30がテ
レビゲーム機10に着脱自在に構成され、外部メモリカー
トリッジ20Aがアダプタ30に着脱自在に構成される。そ
して、外部メモリカートリッジ20Aの基板（図示せず）
には、従来と同様にしてプログラムメモリ21とキャラク
タメモリ22が設けられる。アダプタ30の基板（図示せ
ず）には、書込制御回路23,読出制御回路24,EXRAM25,レ
ジスタ26およびコネクタ31が装着される。従って、この
実施例の場合は、外部メモリカートリッジ20Aとアダプ
タ30とを組合せることによって、第２図に示す外部メモ
リカートリッジ20と等価となる。This embodiment differs from FIG. 1 in that the background image display control device is divided into a video game machine 10, an external memory cartridge 20A, and an adapter 30 as an example of an image processing device.
0 is inserted into the video game machine 10, and the external memory cartridge 20A is further inserted into the adapter 30 for use. Therefore, the adapter 30 is configured to be detachable from the video game machine 10, and the external memory cartridge 20A is configured to be detachable from the adapter 30. Then, a substrate (not shown) of the external memory cartridge 20A
Is provided with a program memory 21 and a character memory 22 in the same manner as in the prior art. A write control circuit 23, a read control circuit 24, an EXRAM 25, a register 26, and a connector 31 are mounted on a substrate (not shown) of the adapter 30. Therefore, in the case of this embodiment, the combination of the external memory cartridge 20A and the adapter 30 is equivalent to the external memory cartridge 20 shown in FIG.
但し、プログラムメモリ21に設定記憶されるプログラ
ムデータとしては、第１図実施例で説明したように、修
飾データとそれを転送するためのデータが含まれること
は勿論である。However, the program data set and stored in the program memory 21 includes, of course, the decoration data and the data for transferring the decoration data as described in the embodiment of FIG.
この実施例のように構成すれば、複数の外部メモリカ
ートリッジ20Aに対して１個のアダプタ30Aで共用でき、
安価にして同様の効果を実現できる。According to this embodiment, a single adapter 30A can be used for a plurality of external memory cartridges 20A.
The same effect can be realized at low cost.
次に、より具体的な実施例について説明する。 Next, more specific examples will be described.
第４図は第２図実施例のより具体的な回路図である。
なお、回路図中、第２図の原理ブロック図に対応する回
路については対応関係を理解し易くするために、同一参
照符号を示す。FIG. 4 is a more specific circuit diagram of the embodiment of FIG.
In the circuit diagram, the circuits corresponding to the principle block diagram of FIG. 2 are denoted by the same reference numerals to facilitate understanding of the correspondence.
次に、第４図の構成については第２図の原理ブロック
図と異なる部分について説明する。テレビゲーム機10
は、アドレスデータに基づいてプログラムメモリ21が選
択されたことを検出するためのアドレスデコーダ19を含
む。Next, the configuration of FIG. 4 will be described with respect to portions different from the principle block diagram of FIG. Video game console 10
Includes an address decoder 19 for detecting that the program memory 21 is selected based on the address data.
一方、外部メモリカートリッジ20は、第２図で説明し
た各回路又は部材を含む。そのうちのキャラクタメモリ
（図示ではCH−ROM）22は、256個のキャラクタを記憶し
たメモリ空間を複数有し、メモリ空間が６ビットの上位
アドレスで指定され、各メモリ空間内のどのキャラクタ
コード（又はキャラクタ番号）を指定するかが８ビット
の下位アドレスで決定される。さらに、色表示のため
に、１キャラクタの記憶部が８バイト×２＝16バイトで
構成される。その理由は、１キャラクタが８×８ドット
で構成される場合、多数の色の中から４色を自由に組合
せて表示できるものとすれば、１ドット当たり２ビット
のデータが必要になる。そこで、１キャラクタ８×８ド
ットを表示するためのデータエリアとして８バイト（即
ち８ビット×８番地）としたものを２つ設けてこれを見
かけ上重ね合わせ、前のものをフロントフォント（以下
「フォントＦ」という）、後ろのものをバックフォント
（以下「フォントＢ」という）と呼び、それぞれの対応
番地の対応ビットの２ビットで色を指定するフォント
（又はドット）データを記憶させることにより、00,01,
10,11の４種類のデータを指定可能にする。そして、テ
レビゲーム機10で表現できる最大色数の中からキャラク
タ単位で４種類の色の組合せをカラーパレットデータで
選択し、カラーパレットデータで選択された４色のうち
どのドットを何色で表示するかが00,01,10,11のデータ
で指定される。On the other hand, the external memory cartridge 20 includes each circuit or member described with reference to FIG. The character memory (CH-ROM in the figure) 22 has a plurality of memory spaces each storing 256 characters, the memory space is specified by a 6-bit upper address, and which character code (or (Character number) is determined by an 8-bit lower address. Further, for color display, the storage unit of one character is composed of 8 bytes × 2 = 16 bytes. The reason is that if one character is composed of 8 × 8 dots, two bits of data per dot are required if four colors can be freely combined from many colors and displayed. Therefore, two data areas each having 8 bytes (ie, 8 bits × 8 addresses) are provided as a data area for displaying one character of 8 × 8 dots, and these are superimposed on top of each other. The font ("F") and the back font (hereinafter referred to as "Font B") are stored by storing font (or dot) data that specifies the color with two bits of the corresponding bit at each corresponding address. 00,01,
Four types of data, 10 and 11, can be specified. Then, from the maximum number of colors that can be expressed by the video game machine 10, a combination of four types of colors is selected for each character in the color palette data, and which dot is displayed in which color among the four colors selected in the color palette data. Is specified by the data 00,01,10,11.
外部メモリカートリッジ20の書込制御回路23は、アド
レスデコーダ231と、モードレジスタ232と、アドレスバ
スセレクタ234とANDゲート235とを含む。このアドレス
デコーダ231は、CPU11からのアドレスデータ（例えば、
50COOH〜5FFFH;但し最後のＨは６進表示であることを示
す）に基づいてEXRAM25が選択されたことを検出するも
のである。モードレジスタ232は、EXRAM25が書込モード
が読出モードかを記憶するものである。アドレスバスセ
レクタ234は、EXRAM25への書込モードのときアドレスバ
ス15をEXRAM25のアドレスバスに接続し、読出モードの
ときアドレスバス16をEXRAM25のアドレスバスに接続す
ることにより、書込アドレスと読出アドレスの切替えを
行うものである。ANDゲート235は、EXRAM235の書込条件
を検出して、書込イネーブル信号をEXRAM235に与えるも
のである。The write control circuit 23 of the external memory cartridge 20 includes an address decoder 231, a mode register 232, an address bus selector 234, and an AND gate 235. The address decoder 231 receives address data from the CPU 11 (for example,
50COOH to 5FFFH; the last H indicates hexadecimal notation) to detect that the EXRAM 25 has been selected. The mode register 232 stores whether the EXRAM 25 is in the read mode or the write mode. The address bus selector 234 connects the address bus 15 to the address bus of the EXRAM 25 in the write mode to the EXRAM 25 and connects the address bus 16 to the address bus of the EXRAM 25 in the read mode. Is switched. The AND gate 235 detects a write condition of the EXRAM 235 and supplies a write enable signal to the EXRAM 235.
読出制御回路24は、アドレスデコーダ241と、ANDゲー
ト242,243および245と、ANDゲート244とを含む。アドレ
スデコーダ241は、PPU12からのアドレスデータに基づい
てカラーアドレス（カラーパレットの選択信号）を検出
するものである。ANDゲート242は、EXRAM25の読出モー
ドでありかつ色修飾データの読出タイミングであること
を示す信号（COLAD−）を検出するものである。ANDゲー
ト243は、ANDゲート242の出力がなく、アドレスPA13が
あり、かつPPU12が読出動作中である条件で、バスバッ
ファ27を能動化してレジスタ26のD6〜D7出力をカラーパ
レット選択データとしてデータバス17aに出力する。AND
ゲート244および245は、EXRAM25に記憶されている或る
１つのキャラクタ修飾データをレジスタ26にロードされ
るべきタイミングを検出するものである。Read control circuit 24 includes an address decoder 241, AND gates 242, 243 and 245, and an AND gate 244. The address decoder 241 detects a color address (color palette selection signal) based on address data from the PPU 12. The AND gate 242 detects a signal (COLAD-) indicating the read mode of the EXRAM 25 and the timing of reading the color modification data. The AND gate 243 activates the bus buffer 27 under the condition that the output of the AND gate 242 is not present, the address PA13 is present, and the PPU 12 is in the read operation, and the outputs of D6 to D7 of the register 26 are used as color palette selection data. Output to the bus 17a. AND
Gates 244 and 245 detect the timing at which certain character modification data stored in EXRAM 25 is to be loaded into register 26.
EXRAM25は、例えば1Kバイトの記憶容量を有し、１画
面に表示されるキャラクタ（32×30＝960個）毎に、１
バイトのうちの下位６ビット（D0〜D5）でキャラクタ修
飾データを記憶し、上位２ビット（D6,D7）で色修飾デ
ータを記憶するものである。そして、読出アドレスによ
って指定されたキャラクタコードに対応する修飾データ
EXD0〜EXD7がレジスタ26にロードされる。このレジスタ
26は、第５図に示すように、下位６ビット（D0〜D5）で
キャラクタ修飾データをロードし、上位２ビット（D6,D
7）で色修飾データをロードするものである。レジスタ2
6にロードされている修飾データのうちのキャラクタ修
飾データがキャラクタメモリ22の上位アドレスMPA12〜M
PA17として与えられ、色修飾データがバスバッファ27に
与えられる。The EXRAM 25 has a storage capacity of, for example, 1 Kbyte, and is provided for each character (32 × 30 = 960) displayed on one screen.
The character modification data is stored in the lower 6 bits (D0 to D5) of the byte, and the color modification data is stored in the upper 2 bits (D6, D7). Then, the modification data corresponding to the character code specified by the read address
EXD0 to EXD7 are loaded into the register 26. This register
26 loads the character modification data with the lower 6 bits (D0 to D5) and the upper 2 bits (D6, D6) as shown in FIG.
In step 7), the color modification data is loaded. Register 2
The character modification data among the modification data loaded in 6 is the upper address MPA12-M of the character memory 22.
The color modification data is supplied to the bus buffer 27 as PA17.
第６図はPPU12による出力（読出）動作を説明するた
めのタイムチャートである。次に第４図ないし第６図を
参照して、第４図の動作を説明する。FIG. 6 is a time chart for explaining the output (read) operation by the PPU 12. Next, the operation of FIG. 4 will be described with reference to FIG. 4 to FIG.
まず、書込モードを説明する。CPU11およびPPU12がプ
ログラムメモリ21の第１のプログラムデータに基づい
て、１画面に表示すべきキャラクタコードをVRAM13の表
示座標に対応するアドレスへ書込む動作は、第２図実施
例で説明した動作と同様にして、垂直ブランキング期間
中に行われる。First, the write mode will be described. The operation in which the CPU 11 and the PPU 12 write the character code to be displayed on one screen to the address corresponding to the display coordinates in the VRAM 13 based on the first program data in the program memory 21 is the same as the operation described in the embodiment of FIG. Similarly, it is performed during the vertical blanking period.
そして、CPU11が任意のタイミングにおいて、キャラ
クタコードに対応する修飾データ（キャラクタ修飾デー
タ及び／又は色修飾データ）EXRAM25へ書込む動作の詳
細は、以下の如く行われる。すなわち、CPU11は、プロ
グラムメモリ21の選択信号をアドレスデコーダ19に与え
るとともに、第２のプログラムデータを読み出すための
アドレスデータをプログラムメモリ21に与える。CPU11
は、第２のプログラムデータに基づいて、モードレジス
タ232を指定するアドレス（例えば5104H）と書込モード
であることを示すモードデータ（D0〜D1）を出力する。
これに応じて、アドレスデコーダ231がモードレジスタ2
32に書込信号を与えるので、モードレジスタ232は書込
モードを指定するデータをロードする。このモードレジ
スタ232が書込（CPU）モードを示す信号をアドレスバス
セレクタ234およびANDゲート235に与えるため、アドレ
スバスセレクタ234がCPUアドレスバス14a側に切り換え
られる。The operation of the CPU 11 writing the modification data (character modification data and / or color modification data) corresponding to the character code to the EXRAM 25 at an arbitrary timing is performed as follows. That is, the CPU 11 supplies a selection signal of the program memory 21 to the address decoder 19 and supplies address data for reading out the second program data to the program memory 21. CPU11
Outputs an address (for example, 5104H) specifying the mode register 232 and mode data (D0 to D1) indicating the write mode based on the second program data.
In response, the address decoder 231 sets the mode register 2
Since a write signal is given to 32, mode register 232 loads data designating the write mode. Since the mode register 232 supplies a signal indicating the write (CPU) mode to the address bus selector 234 and the AND gate 235, the address bus selector 234 is switched to the CPU address bus 14a.
続いて、CPU11は、アドレスバス14を介してEXRAM25の
書込アドレスデータをアドレスバスセレクタ234に与え
るとともに、データバス15を介してキャラクタ修飾デー
タ及び／又は色修飾データを書込データとしてEXRAM25
に与える。このとき、EXRAM25にはANDゲード235から書
込能動化信号が与えられているので、EXRAM25には指定
された番地へ修飾データが書き込まれる。以上説明した
修飾データの書込動作が１画面の全ての表示座標位置
（すなわち32×30＝960個分）に対して順次行われる。Subsequently, the CPU 11 supplies the write address data of the EXRAM 25 to the address bus selector 234 via the address bus 14, and sends the character modification data and / or the color modification data as the write data via the data bus 15 to the EXRAM 25.
Give to. At this time, since a write enable signal is given to the EXRAM 25 from the AND gate 235, the modification data is written to the designated address in the EXRAM 25. The above-described writing operation of the decoration data is sequentially performed for all the display coordinate positions (that is, 32 × 30 = 960) on one screen.
次に、表示モードの動作を説明する。ディスプレイの
表示期間になると、CPU11がモードレジスタ232を指定す
るアドレスを出力するので、アドレスデコーダ231は書
込信号をモードレジスタ232に与える。続いて、CPU11か
ら読出モードデータがモードレジスタ232に与えられる
ので、このデータがモードレジスタ232にロードされ
る。そのため、モードレジスタ232はアドレスバスセレ
クタ234をPPUアドレスバス15a側に切り換え、かつ読出
モードを示す信号をANDゲート242の一方入力として与え
る。Next, the operation in the display mode will be described. In the display period of the display, the CPU 11 outputs an address designating the mode register 232, and the address decoder 231 supplies a write signal to the mode register 232. Subsequently, since the read mode data is provided from the CPU 11 to the mode register 232, the data is loaded into the mode register 232. Therefore, the mode register 232 switches the address bus selector 234 to the PPU address bus 15a side, and gives a signal indicating the read mode as one input of the AND gate 242.
その後、PPU12は第６図に示すように水平走査に同期
して、１キャラクタ毎にキャラクタコードの読出し、色
修飾データの読出し、指定したキャラクタのフォントＦ
の横８ドットデータの読出し、およびフォントＢの横８
ドットデータの読出しを順次行う。なお、キャラクタ修
飾データの読出は、キャラクタコードの読出しと同じタ
イミングで行われる。Thereafter, as shown in FIG. 6, the PPU 12 reads the character code for each character, reads the color modification data, and reads the font F of the designated character in synchronization with the horizontal scanning.
Of horizontal 8 dot data and horizontal 8 of font B
The dot data is sequentially read. The reading of the character modification data is performed at the same timing as the reading of the character code.
そこで、以下には、１キャラクタ分のフォントデータ
を出力する場合のより具体的な動作を説明する。PPU12
は、VRAM13を指定するアドレスPA13をハイレベルにする
と同時に、アドレスバス16,16aを介してキャラクタコー
ドを指定する下位アドレス（PA0〜PA11）としてキャラ
クタメモリ22,アドレスバスセレクタ234およびアドレス
デコーダ241に与える。応じて、アドレスデコーダ241お
よびANDゲート242が色修飾データの読出タイミングでな
いことを検出し、ANDゲート244がVRAM13にイネーブル信
号（CS−）を与えることにより、読出信号（RD−）に同
期してキャラクタコードがPPU12によって読出される。
一方、ANDゲート244のイネーブル信号（cs−）は、AND
ゲート245にも与えられ、アドレスデコーダ241出力（CO
LAD−）がイネーブル状態ではないためANDゲート245が
読出信号に同期してレジスタ26にラッチ指令信号（Ｌ）
を発生する。このラッチ指令信号に応じて、レジスタ26
にはキャラクタ及び色の修飾データがロードされる。Therefore, a more specific operation when outputting font data for one character will be described below. PPU12
Sets the address PA13 designating the VRAM 13 to high level, and at the same time, gives it to the character memory 22, the address bus selector 234 and the address decoder 241 via the address buses 16 and 16a as lower addresses (PA0 to PA11) designating a character code. . Accordingly, address decoder 241 and AND gate 242 detect that it is not the timing of reading the color modification data, and AND gate 244 supplies enable signal (CS-) to VRAM 13 to synchronize with the read signal (RD-). The character code is read by PPU12.
On the other hand, the enable signal (cs−) of the AND gate 244 is AND
The signal is also supplied to the gate 245, and the output of the address decoder 241 (CO
Since LAD-) is not enabled, the AND gate 245 sends the latch command signal (L) to the register 26 in synchronization with the read signal.
Occurs. In response to this latch command signal, the register 26
Is loaded with character and color modification data.
続いて、PPU12は、読出信号（RD−）を出力すると同
時に、アドレスバス16,16aを介してキャラクタコードを
下位アドレス（PA0〜PA9）としてキャラクタメモリ22に
与える。これと同時に、レジスタ26にロードされている
キャラクタ修飾データ（例えばMPA12〜17）が上位アド
レスとしてキャラクタメモリ22に与えられる。Subsequently, the PPU 12 outputs the read signal (RD-) and, at the same time, supplies the character code to the character memory 22 via the address buses 16 and 16a as lower addresses (PA0 to PA9). At the same time, the character modification data (for example, MPAs 12 to 17) loaded in the register 26 is given to the character memory 22 as an upper address.
次のタイミングで、PPU12は、アドレスバス16,16aを
介して色選択データの読込みを指定する下位アドレス
（PA0〜PA11）としてアドレスデコーダ241に与える。応
じて、アドレスデコーダ241が色修飾データの読出タイ
ミングであることを検出し、ANDゲート242および243が
読出信号に同期してバスバッファ27にイネーブル信号
（Ｅ）を与えることにより、読出信号（RD−）に同期し
て色修飾データがPPU12に与えられる。但し、そのと
き、ANDゲート242の出力（選択信号CS−）が非アクティ
ブ状態であるので、VRAM13が能動化されていない。At the next timing, the PPU 12 provides the address decoder 241 via the address buses 16 and 16a as lower addresses (PA0 to PA11) for specifying reading of color selection data. In response, address decoder 241 detects that it is the timing of reading the color modification data, and AND gates 242 and 243 supply enable signal (E) to bus buffer 27 in synchronization with the read signal, whereby read signal (RD The color modification data is supplied to the PPU 12 in synchronization with-). However, at that time, since the output of the AND gate 242 (selection signal CS−) is in an inactive state, the VRAM 13 is not activated.
その結果、キャラクタメモリ22からは、キャラクタ修
飾データによって指定された上位アドレスとPPUアドレ
スによって指定された下位アドレスとの組合せによっ
て、キャラクタが選択されて当該キャラクタのフォント
F,Bの１行分のデータ（１キャラクタの横８ドット分の
ドットデータ）が読出され、PPU12に与られる。また、
レジスタ26にロードされている修飾データのうちの色修
飾データの２ビット（D6,D7）がバスバッファ27によっ
て８ドットに拡張されて、PPUデータバス17a,17を介し
てPPU12に与えられる。従って、PPU12は、１ドット当た
りフォントF,Bの２ビットのデータと色修飾データとに
基づいて、カラー映像信号を発生し、CRTへ出力する。As a result, a character is selected from the character memory 22 by the combination of the upper address specified by the character modification data and the lower address specified by the PPU address, and the font of the character is selected.
Data of one line of F and B (dot data of eight horizontal dots of one character) is read out and supplied to the PPU 12. Also,
Two bits (D6, D7) of the color modification data among the modification data loaded in the register 26 are expanded to 8 dots by the bus buffer 27 and supplied to the PPU 12 through the PPU data buses 17a, 17. Therefore, the PPU 12 generates a color video signal based on the 2-bit data of the fonts F and B per dot and the color modification data, and outputs the color video signal to the CRT.
以上の読出又は出力動作が、１フレーム期間において
CRTの水平走査に同期して１キャラクタ毎に繰り返され
る。The above read or output operation is performed in one frame period.
This is repeated for each character in synchronization with the horizontal scanning of the CRT.
上述のように、この実施例によれば、６ビットのキャ
ラクタ修飾データを付加することにより、キャラクタを
指定するデータを14ビットに拡張でき、キャラクタ修飾
データを表示座標位置毎に任意に選ぶことができるた
め、１画面中に使用し得るキャラクタ数が214＝16384個
に拡張できる。しかも、従来のバンク切換えによる技術
では、第７図に示すように、PPU12がバンク切換えタイ
ミング（Ｓ）を定期的に監視する必要があり、バンク切
換えタイミングを検出したとき次の水平走査からバンク
を切換えていた。これに対して、この実施例によればバ
ンク切換えタイミングの監視が不要なのでPPU12の負担
を増加させることもない。また、キャラクタ単位の表示
座標位置に対応して修飾データを記憶するEXRAM25を用
いているので、キャラクタ単位で上位アドレスすなわち
メモリ空間を自由に選択でき、１画面に表示し得る最大
種類の中から所望の960個を選択して表示できる。As described above, according to this embodiment, by adding 6-bit character modification data, data specifying a character can be expanded to 14 bits, and character modification data can be arbitrarily selected for each display coordinate position. Therefore, the number of characters that can be used in one screen can be expanded to 2 14 = 16384. Moreover, in the conventional bank switching technique, as shown in FIG. 7, it is necessary for the PPU 12 to periodically monitor the bank switching timing (S). When the bank switching timing is detected, the bank is switched from the next horizontal scan. I was switching. On the other hand, according to this embodiment, the monitoring of the bank switching timing is unnecessary, so that the load on the PPU 12 is not increased. In addition, since the EXRAM 25 is used to store the modification data corresponding to the display coordinate position in character units, the upper address, that is, the memory space can be freely selected in character units, and the desired type can be selected from the maximum types that can be displayed on one screen. 960 can be selected and displayed.
第１図はこの発明の一実施例の背景画表示制御装置の原
理ブロック図である。 第２図はこの発明の他の実施例の背景画表示制御装置に
適用される外部メモリカートリッジの原理ブロック図で
ある。 第３図はこの発明のさらに他の実施例の背景画表示制御
装置のシステム構成の原理ブロック図である。 第４図は第２図実施例のより具体的な一実施例を示す回
路図である。 第５図はレジスタ26の詳細を示す図である。 第６図はPPU12による出力（読出）動作を説明するため
のタイムチャートである。 第７図は第４図実施例の効果を従来のバンク切換技術と
比較して説明するための図解図である。 図において、10はテレビゲーム機、11はCPU、12はPPU、
13はVRAM（第１の書込・読出記憶手段）、20は外部メモ
リカートリッジ、21はプログラムメモリ（プログラム記
憶手段）、22はキャラクタメモリ（キャラクタ記憶手
段）、23はEXRAM書込制御回路（書込手段）、24はEXRAM
読出制御回路（読出手段）、25はEXRAM（第２の書込・
読出記憶手段）、26はレジスタ（一時記憶手段）を示
す。FIG. 1 is a principle block diagram of a background image display control device according to one embodiment of the present invention. FIG. 2 is a principle block diagram of an external memory cartridge applied to a background image display control device according to another embodiment of the present invention. FIG. 3 is a principle block diagram of a system configuration of a background image display control device according to still another embodiment of the present invention. FIG. 4 is a circuit diagram showing a more specific embodiment of the embodiment of FIG. FIG. 5 is a diagram showing the details of the register 26. FIG. 6 is a time chart for explaining the output (read) operation by the PPU 12. FIG. 7 is an illustrative view for explaining an effect of the embodiment of FIG. 4 in comparison with a conventional bank switching technique. In the figure, 10 is a video game machine, 11 is a CPU, 12 is a PPU,
13 is a VRAM (first write / read storage means), 20 is an external memory cartridge, 21 is a program memory (program storage means), 22 is a character memory (character storage means), and 23 is an EXRAM write control circuit (write 24) EXRAM
A read control circuit (read means), 25 is an EXRAM (second write / read
Read-out storage means) and 26 are registers (temporary storage means).
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−23331（ＪＰ，Ａ) 特開 昭63−245535（ＪＰ，Ａ) 特開 昭59−118184（ＪＰ，Ａ) 実開 昭61−16589（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/22 G06F 3/153 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-54-23331 (JP, A) JP-A-63-245535 (JP, A) JP-A-59-118184 (JP, A) 16589 (JP, U) (58) Field surveyed (Int. Cl. 6 , DB name) G09G 5/22 G06F 3/153
Claims (4)
複数個キャラクタをテキスト方式で表示するための背景
画表示制御装置であって、 相対的に大きな空間に分割された記憶エリアを含み、当
該各記憶エリアが上位アドレスによって指定されかつキ
ャラクタ識別データに対応して各記憶エリア内の相対的
に少ない複数番地で背景画を構成するための最小単位の
ドットデータを多数個分記憶し、下位アドレスによって
各キャラクタ識別データで特定される最小単位のキャラ
クタを指定するように定められたキャラクタ記憶手段、 前記走査形ディスプレイ上のキャラクタ表示位置に対応
する複数の第１表示座標アドレスを有し、それぞれの第
１表示座標アドレスに所望のキャラクタを下位アドレス
によって指定するためのキャラクタ識別データを書込
み、または各第１表示座標アドレスに予め書込まれたキ
ャラクタ識別データを読出し可能な第１の書込・読出可
能記憶手段、 前記第１の書込・読出可能記憶手段に含まれる前記走査
形ディスプレイ上のキャラクタ表示位置に対応する複数
の第２表示座標アドレスを有し、各第２表示座標アドレ
スに上位アドレスを書込むことによって前記第１の書込
・読出可能記憶手段に記憶されているキャラクタ識別デ
ータを修飾するための修飾データを記憶する第２の書込
・読出可能記憶手段、 少なくとも、前記キャラクタ識別データを前記第１の書
込・読出可能記憶手段へ書込むための第１のプログラム
データと、前記修飾データを前記第２の書込・読出可能
記憶手段へ書込むための第２のプログラムデータと、キ
ャラクタ識別データならびに修飾データを読出制御する
ための第３のプログラムデータを記憶したプログラム記
憶手段、 前記第１のプログラムデータに基づいて、前記走査形デ
ィスプレイの表示していない期間において走査形ディス
プレイの１画面で表示すべき所望のキャラクタ識別デー
タを前記第１の書込・読出可能記憶手段へ書込む書込処
理手段、 前記第２のプログラムデータに基づいて、前記第１の書
込・読出可能記憶手段へ書込まれた所望のキャラクタ識
別データに対応する修飾データを前記第２の書込・読出
可能記憶手段へ書込む書込手段、 前記走査形ディスプレイの表示期間中において、前記第
２の書込・読出可能記憶手段に記憶されている修飾デー
タを読出す読出手段、 前記読出手段によって読出された１キャラクタ分の修飾
データを一時記憶する一時記憶手段、 前記第３のプログラムデータに基づいて前記走査形ディ
スプレイの表示期間中において前記第１の書込・読出可
能記憶手段に記憶されているキャラクタ識別データを読
出し、かつ当該キャラクタ識別データと前記一時記憶手
段に一時記憶されている修飾データとに基づいて前記キ
ャラクタ記憶手段に記憶されている対応するキャラクタ
のドットデータを読出し、当該ドットデータに基づいて
キャラクタを表示するための映像信号を走査形ディスプ
レイの走査に同期して出力する出力処理手段を備えた、
背景画表示制御装置。1. A background image display control device for displaying a plurality of characters constituting a background image on a scanning display in a text format, comprising a storage area divided into a relatively large space, Each storage area is specified by an upper address and stores a large number of dot data of the minimum unit for forming a background image with a relatively small number of addresses in each storage area corresponding to the character identification data. Character storage means determined so as to designate the character of the minimum unit specified by each character identification data, having a plurality of first display coordinate addresses corresponding to a character display position on the scanning display; Character identification data for designating a desired character at the first display coordinate address by a lower address , Or a first writable and readable storage means capable of reading character identification data previously written at each first display coordinate address, and the scanning included in the first writable and readable storage means. A plurality of second display coordinate addresses corresponding to the character display positions on the portable display, and are stored in the first writable / readable storage means by writing an upper address to each of the second display coordinate addresses. Second writable and readable storage means for storing modification data for modifying character identification data, and at least a first for writing the character identification data to the first writable and readable storage means. Program data for writing the decoration data into the second writable / readable storage means; character identification data; Program storage means for storing third program data for reading and controlling decoration data; displaying on a single screen of the scanning display in a period in which the scanning display is not displayed, based on the first program data; Writing processing means for writing desired character identification data to be written to the first writable / readable storage means; writing to the first writable / readable storage means based on the second program data Writing means for writing the modification data corresponding to the desired character identification data into the second writable / readable storage means; and the second writable / readable during a display period of the scanning display. Reading means for reading the decoration data stored in the storage means; temporary storage for temporarily storing the decoration data for one character read by the reading means; Reading the character identification data stored in the first writable / readable storage means during a display period of the scanning display based on the third program data; The dot data of the corresponding character stored in the character storage means is read based on the decoration data temporarily stored in the temporary storage means, and a video signal for displaying the character is scanned based on the dot data. With output processing means for outputting in synchronization with scanning of the display,
Background image display control device.
プレイ上にテキスト方式で背景画を構成する複数個のキ
ャラクタをカラー表示するためのものであって、 前記キャラクタ記憶手段は、各キャラクタ識別データで
識別される各キャラクタのそれぞれのドットの色を指定
可能なデータで記憶し、 第２の書込・読出可能記憶手段は、前記ディスプレイ上
のキャラクタ表示位置に対応する複数の第２表示座標ア
ドレス毎にキャラクタの色修飾データをさらに記憶する
アドレスを含み、 前記プログラム記憶手段は、第２のプログラムデータと
して、色修飾データを前記第２の書込・読出可能記憶手
段へ書込むためのプログラムを含み、 前記一時記憶手段は、前記色修飾データを記憶する記憶
部を含み、 前記出力処理手段は、前記一時記憶手段に記憶されてい
る色修飾データと前記キャラクタ記憶手段に記憶されて
いる対応するキャラクタのドットデータとに基づいて、
キャラクタの色表示のための映像信号を出力する、請求
項第１項記載の背景画表示制御装置。2. The background image display control device is for displaying a plurality of characters constituting a background image in a text format on a scanning display in color, wherein the character storage means includes a character identification unit. The color of each dot of each character identified by the data is stored as specifiable data, and the second writable / readable storage means stores a plurality of second display coordinates corresponding to a character display position on the display. An address for further storing character color modification data for each address, wherein the program storage means writes, as the second program data, the color modification data into the second writable / readable storage means; The temporary storage unit includes a storage unit that stores the color modification data, and the output processing unit includes the temporary storage unit Based on the character dot data corresponding stored in the the stored color modification data said character storage means,
2. The background image display control device according to claim 1, wherein a video signal for displaying a color of the character is output.
複数個のキャラクタをテキスト方式でカラー表示するた
めの背景画表示制御装置であって、 相対的に少ない複数番地で背景画を構成するための最小
単位のキャラクタのドットデータをキャラクタ識別デー
タに対応して多数個分記憶し、かつ各キャラクタのそれ
ぞれのドットの色を指定可能なデータで記憶したキャラ
クタ記憶吸段、 前記走査形ディスプレイ上のキャラクタ表示位置に対応
する複数の第１表示座標アドレスを有し、それぞれの第
１表示座標アドレスに所望のキャラクタを指定するため
のキャラクタ識別データを書込み、または各第１表示座
標アドレスに予め書込まれたキャラクタ識別データを読
出し可能な第１の書込・読出可能記憶手段、 前記第１の書込・読出可能記憶手段に含まれる前記走査
形ディスプレイ上のキャラクタ表示位置に対応する複数
の第２表示座標アドレスを有し、各第２表示座標アドレ
ス毎にキャラクタの色修飾データを記憶する第２の書込
・読出可能記憶手段、 少なくとも、前記キャラクタ識別データを前記第１の書
込・読出可能記憶手段へ書込むための第１のプログラム
データと、前記色修飾データを前記第２の書込・読出可
能記憶手段へ書込むための第２のプログラムデータと、
キャラクタ識別データならびに色修飾データを読出制御
するための第３のプログラムデータを記憶したプログラ
ム記憶手段、 前記第１のプログラムデータに基づいて、前記走査形デ
ィスプレイの表示していない期間において前記ディスプ
レイの１画面で表示すべき所望のキャラクタ識別データ
を前記第１の書込・読出可能記憶手段へ書込む書込処理
手段、 前記第２のプログラムデータに基づいて、前記第１の書
込・読出可能記憶手段へ書込まれた所望のキャラクタ識
別データに対応する色修飾データを前記第２の書込・読
出可能記憶手段へ書込む書込手段、 前記走査形ディスプレイの表示期間中において、前記第
２の書込・読出可能記憶手段に記憶されている色修飾デ
ータを読出す読出手段、 前記読出手段によって読出された１キャラクタ分の色修
飾データを一時記憶する一時記憶手段、 前記第３のプログラムデータに基づいて、前記走査形デ
ィスプレイの表示期間中において前記第１の書込・読出
可能記憶手段に記憶されているキャラクタ識別データを
読出し、かつ当該キャラクタ識別データと前記一時記憶
手段に一時記憶されている色修飾データとに基づいて前
記キャラクタ記憶手段に記憶されている対応するキャラ
クタのドットデータを読出し、当該ドットデータに基づ
いてキャラクタの色表示のための映像信号を走査形ディ
スプレイの走査に同期して出力する出力処理手段を備え
た、背景画表示制御装置。3. A background image display control device for displaying a plurality of characters constituting a background image on a scanning display in color in a text format, wherein the background image is constituted by a relatively small number of addresses. A character storage unit that stores a large number of dot data of the character of the minimum unit corresponding to the character identification data, and stores the color of each dot of each character as data that can be designated; A plurality of first display coordinate addresses corresponding to the character display positions are provided, and character identification data for designating a desired character is written in each first display coordinate address, or written in advance in each first display coordinate address. First writable and readable storage means capable of reading the inserted character identification data, the first writable and readable storage means A second writing / reading device having a plurality of second display coordinate addresses corresponding to the character display positions on the scanning display included in the column, and storing character color modification data for each of the second display coordinate addresses; Possible storage means, at least first program data for writing the character identification data into the first writable / readable storage means, and the color modification data in the second writable / readable storage means Second program data for writing to
Program storage means for storing third program data for reading and controlling character identification data and color modification data, based on the first program data; Write processing means for writing desired character identification data to be displayed on the screen into the first writable / readable storage means; and the first writable / readable storage based on the second program data. Writing means for writing color modification data corresponding to desired character identification data written in the means into the second writable / readable storage means; and during the display period of the scanning display, the second means. Reading means for reading color modification data stored in writable / readable storage means, one character read by said reading means Temporary storage means for temporarily storing color modification data for minutes; character identification stored in the first writable / readable storage means during a display period of the scanning display based on the third program data. Data, and reads out the dot data of the corresponding character stored in the character storage means based on the character identification data and the color modification data temporarily stored in the temporary storage means, based on the dot data. A background image display control device comprising output processing means for outputting a video signal for displaying a color of a character in synchronization with scanning of a scanning display.
複数個キャラクタをテキスト方式で表示するために、第
１の書込・読出可能記憶手段と、書込処理手段と、キャ
ラクタのドットデータを出力する出力処理手段とを備え
た背景画表示制御装置に対して着脱自在に装着される外
部メモリカートリッジであって、 前記第１の書込・読出可能記憶手段は、前記走査形ディ
スプレイ上のキャラクタ表示位置に対応する複数の第１
表示座標アドレスを有し、各第１表示座標アドレスに所
望のキャラクタを下位アドレスによって指定するための
キャラクタ識別データを書込み、または第１表示座標ア
ドレスに予め書込まれたキャラクタ識別データを読出し
可能に構成され、 前記外部メモリカートリッジは、 相対的に大きな空間に分割された記憶エリアが上位アド
レスによって指定され、かつキャラクタ識別データに対
応して各記憶エリア内の相対的に少ない複数番地で背景
画を構成するための最小単位のキャラクタのドットデー
タを多数個分記憶し、下位アドレスによって各キャラク
タ識別データで特定される最小単位のキャラクタを指定
するように定められたキャラクタ記憶手段、 前記第１の書込・読出可能記憶手段に含まれる前記ディ
スプレイ上のキャラクタ表示位置に対応する複数の第２
表示座標アドレスを有し、各第２表示座標アドレスに上
位アドレスを書込むことによって前記第１の書込・読出
可能記憶手段に記憶されているキャラクタ識別データを
修飾するための修飾データを記憶する第２の書込・読出
可能記憶手段、 少なくとも、前記キャラクタ識別データを前記第１の書
込・読出可能記憶手段へ書込むための第１のプログラム
データと、前記修飾データを前記第２の書込・読出可能
記憶手段へ書込むための第２のプログラムデータと、キ
ャラクタ識別データならびに修飾データを読出制御する
ための第３のプログラムデータを記憶したプログラム記
憶手段、 前記第２のプログラムデータに基づいて、所定のタイミ
ングで前記第１の書込・読出可能記憶手段へ書込まれた
所望のキャラクタ識別データに対応する修飾データを前
記第２の書込・読出可能記憶手段へ書込む書込手段、 前記走査形ディスプレイの表示期間中において、前記第
２の書込・読出可能記憶手段に記憶されている修飾デー
タを読出す読出手段、および 前記読出手段によって読出された１キャラクタ分の修飾
データを一時記憶する一時記憶手段を備え、 前記背景画表示制御装置は、前記外部メモリカートリッ
ジが装着されたとき、 前記書込処理手段が、前記第１のプログラムデータに基
づいて、前記走査形ディスプレイの表示していない期間
において走査形ディスプレイの１画面で表示すべき所望
のキャラクタ識別データを前記第１の書込・読出可能記
憶手段へ書込み、 前記出力処理手段が、前記第３プログラムデータに基づ
いて前記走査形ディスプレイの表示期間中において前記
第１の書込・読出可能記憶手段に記憶されているキャラ
クタ識別データを読出し、かつ当該識別データと前記一
時記憶手段に一時記憶されている修飾データとに基づい
て前記キャラクタ記憶手段に記憶されている対応するキ
ャラクタのドットデータを読出し、当該ドットデータに
基づいてキャラクタを表示するための映像信号を走査形
ディスプレイの走査に同期して出力することを特徴とす
る、背景画表示制御装置に用いられる外部メモリカート
リッジ。4. A method for displaying a plurality of characters constituting a background image on a scanning display in a text format, comprising: first writable / readable storage means; writing processing means; An external memory cartridge removably mounted to a background image display control device having output processing means for outputting, wherein the first writable and readable storage means is a character on the scanning display. Multiple firsts corresponding to display positions
A display coordinate address is provided, and character identification data for designating a desired character by a lower address is written in each first display coordinate address, or character identification data written in advance in the first display coordinate address can be read. The external memory cartridge is configured such that a storage area divided into a relatively large space is specified by an upper address, and a background image is stored in a relatively small number of addresses in each storage area corresponding to character identification data. Character storage means for storing a large number of dot data of the character of the minimum unit to be constituted, and specifying the minimum character identified by each character identification data by the lower address; Character display position on the display included in the read / write readable storage means. A plurality of second, corresponding to the
It has display coordinate addresses, and stores modification data for modifying character identification data stored in the first writable / readable storage means by writing an upper address to each second display coordinate address. Second writable and readable storage means, at least first program data for writing the character identification data into the first writable and readable storage means, and the modification data to the second writable storage means. Program storage means for storing second program data for writing to the readable / readable storage means, and third program data for reading and controlling character identification data and decoration data, based on the second program data The modification data corresponding to the desired character identification data written in the first writable / readable storage means at a predetermined timing. Writing means for writing the data into the second writable / readable storage means, reading the modification data stored in the second writable / readable storage means during a display period of the scanning display. Read-out means for outputting, and temporary storage means for temporarily storing decoration data for one character read by the read-out means, wherein the background image display control device performs the writing process when the external memory cartridge is mounted. Means for storing, on the basis of the first program data, desired character identification data to be displayed on one screen of the scanning display during a period in which the scanning display is not displayed, in the first writable / readable storage. The output processing means, based on the third program data, during the display period of the scanning display. The character identification data stored in the read / write readable storage means is read, and the corresponding character stored in the character storage means is stored based on the identification data and the decoration data temporarily stored in the temporary storage means. An external memory cartridge used in a background image display control device, which reads out dot data of the above and outputs a video signal for displaying a character based on the dot data in synchronization with scanning of a scanning display.
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024715A JP2955760B2 (en) | 1990-02-02 | 1990-02-02 | Background image display control device and external memory cartridge used therein |
| BR919104306A BR9104306A (en) | 1990-02-02 | 1991-02-01 | APPLIANCE FOR VISUAL REPRESENTATION OF STATIONARY IMAGE AND EXTERNAL MEMORY CARTRIDGE FOR USE IN THE SAME |
| EP91903626A EP0466935B1 (en) | 1990-02-02 | 1991-02-01 | Still picture display device and external memory cartridge used therefor |
| PCT/JP1991/000128 WO1991011798A1 (en) | 1990-02-02 | 1991-02-01 | Still picture display device and external memory cartridge used therefor |
| DE69118599T DE69118599T2 (en) | 1990-02-02 | 1991-02-01 | DEVICE FOR DISPLAYING STILL IMAGES AND EXTERNAL STORAGE CASSETTE USED FOR THIS |
| AU71859/91A AU648540B2 (en) | 1990-02-02 | 1991-02-01 | A still picture display apparatus and external memory unit |
| ES91903626T ES2088484T3 (en) | 1990-02-02 | 1991-02-01 | DEVICE FOR VISUALIZATION OF STILL IMAGES AND EXTERNAL MEMORY CARTRIDGE USED WITH SUCH DEVICE. |
| CA002050279A CA2050279C (en) | 1990-02-02 | 1991-02-01 | Still picture display apparatus and external memory cartridge used therefor |
| AT91903626T ATE136677T1 (en) | 1990-02-02 | 1991-02-01 | DEVICE FOR DISPLAYING STILL IMAGE AND EXTERNAL MEMORY CARTRIDGE USED THEREFOR |
| KR1019910701203A KR0175142B1 (en) | 1990-02-02 | 1991-02-01 | Still picture display device and external memory cartridge used therefor |
| US08/215,977 US5453763A (en) | 1990-02-02 | 1994-03-18 | Still picture display apparatus and external memory cartridge used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024715A JP2955760B2 (en) | 1990-02-02 | 1990-02-02 | Background image display control device and external memory cartridge used therein |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0418598A JPH0418598A (en) | 1992-01-22 |
| JP2955760B2 true JP2955760B2 (en) | 1999-10-04 |
Family
ID=12145866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024715A Expired - Lifetime JP2955760B2 (en) | 1990-02-02 | 1990-02-02 | Background image display control device and external memory cartridge used therein |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP0466935B1 (en) |
| JP (1) | JP2955760B2 (en) |
| KR (1) | KR0175142B1 (en) |
| AT (1) | ATE136677T1 (en) |
| AU (1) | AU648540B2 (en) |
| BR (1) | BR9104306A (en) |
| CA (1) | CA2050279C (en) |
| DE (1) | DE69118599T2 (en) |
| ES (1) | ES2088484T3 (en) |
| WO (1) | WO1991011798A1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0571138A3 (en) * | 1992-05-20 | 1995-03-29 | Codemasters Ltd | Memory cartridge and interface for video game console. |
| CN1075955C (en) * | 1994-12-30 | 2001-12-12 | 世雅企业股份有限公司 | Video game device for simulation game of comic book |
| FR2780804A1 (en) * | 1998-07-03 | 2000-01-07 | Thomson Multimedia Sa | DEVICE FOR CONTROLLING THE DISPLAY OF CHARACTERS IN A VIDEO SYSTEM |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180805A (en) * | 1977-04-06 | 1979-12-25 | Texas Instruments Incorporated | System for displaying character and graphic information on a color video display with unique multiple memory arrangement |
| JPS5678880A (en) * | 1979-12-03 | 1981-06-29 | Hitachi Ltd | Character and graphic display unit |
| JPS56133790A (en) * | 1980-03-24 | 1981-10-20 | Fujitsu Ltd | Pattern code adding system |
| GB2133257B (en) * | 1982-12-22 | 1987-07-29 | Ricoh Kk | T v game system |
| GB2221127A (en) * | 1988-07-20 | 1990-01-24 | Philips Electronic Associated | Teletext decoder with multiple character sets |
| JP2769345B2 (en) * | 1989-02-21 | 1998-06-25 | 三菱電機株式会社 | Display control device |
-
1990
- 1990-02-02 JP JP2024715A patent/JP2955760B2/en not_active Expired - Lifetime
-
1991
- 1991-02-01 EP EP91903626A patent/EP0466935B1/en not_active Expired - Lifetime
- 1991-02-01 AT AT91903626T patent/ATE136677T1/en not_active IP Right Cessation
- 1991-02-01 WO PCT/JP1991/000128 patent/WO1991011798A1/en active IP Right Grant
- 1991-02-01 BR BR919104306A patent/BR9104306A/en not_active IP Right Cessation
- 1991-02-01 AU AU71859/91A patent/AU648540B2/en not_active Ceased
- 1991-02-01 ES ES91903626T patent/ES2088484T3/en not_active Expired - Lifetime
- 1991-02-01 KR KR1019910701203A patent/KR0175142B1/en not_active IP Right Cessation
- 1991-02-01 CA CA002050279A patent/CA2050279C/en not_active Expired - Fee Related
- 1991-02-01 DE DE69118599T patent/DE69118599T2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ES2088484T3 (en) | 1996-08-16 |
| KR0175142B1 (en) | 1999-05-01 |
| KR920701937A (en) | 1992-08-12 |
| EP0466935A1 (en) | 1992-01-22 |
| EP0466935B1 (en) | 1996-04-10 |
| WO1991011798A1 (en) | 1991-08-08 |
| DE69118599T2 (en) | 1996-09-19 |
| EP0466935A4 (en) | 1993-02-24 |
| JPH0418598A (en) | 1992-01-22 |
| CA2050279C (en) | 1996-03-05 |
| AU7185991A (en) | 1991-08-21 |
| ATE136677T1 (en) | 1996-04-15 |
| DE69118599D1 (en) | 1996-05-15 |
| BR9104306A (en) | 1992-03-03 |
| AU648540B2 (en) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5453763A (en) | Still picture display apparatus and external memory cartridge used therefor | |
| EP0071744B1 (en) | Method for operating a computing system to write text characters onto a graphics display | |
| EP0071725B1 (en) | Method for scrolling text and graphic data in selected windows of a graphic display | |
| US5086295A (en) | Apparatus for increasing color and spatial resolutions of a raster graphics system | |
| JP2642899B2 (en) | Semiconductor memory, semiconductor memory access method and system | |
| EP0215984B1 (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| US4763118A (en) | Graphic display system for personal computer | |
| JP2955760B2 (en) | Background image display control device and external memory cartridge used therein | |
| US5642138A (en) | Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory | |
| US5596583A (en) | Test circuitry, systems and methods | |
| JPS6329289B2 (en) | ||
| JPS63250689A (en) | Raster scan display system | |
| EP0420291B1 (en) | Display control device | |
| JPS6024586A (en) | Display data processing circuit | |
| JPH0327695A (en) | Equipment and method of economizing memory for displaying raster test pattern | |
| JPS61273584A (en) | Display unit | |
| JP2642350B2 (en) | Display control device | |
| JPH0121512B2 (en) | ||
| JPH0469908B2 (en) | ||
| JPS6161117B2 (en) | ||
| JPH0497390A (en) | Displaying device | |
| JPH06332791A (en) | Image memory and display control system using image memory | |
| JPH0719132B2 (en) | Data processing method | |
| JPH08115072A (en) | Dot display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |