JP2946570B2 - Coplanarity measuring device - Google Patents

Coplanarity measuring device

Info

Publication number
JP2946570B2
JP2946570B2 JP30609689A JP30609689A JP2946570B2 JP 2946570 B2 JP2946570 B2 JP 2946570B2 JP 30609689 A JP30609689 A JP 30609689A JP 30609689 A JP30609689 A JP 30609689A JP 2946570 B2 JP2946570 B2 JP 2946570B2
Authority
JP
Japan
Prior art keywords
lead
stage
coplanarity
package
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30609689A
Other languages
Japanese (ja)
Other versions
JPH03165536A (en
Inventor
智之 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP30609689A priority Critical patent/JP2946570B2/en
Publication of JPH03165536A publication Critical patent/JPH03165536A/en
Application granted granted Critical
Publication of JP2946570B2 publication Critical patent/JP2946570B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は表面実装型集積回路パッケージに設けられる
リードの形成状態を検出するコプラナリティ測定装置に
関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coplanarity measuring device for detecting a state of formation of a lead provided in a surface mount type integrated circuit package.

[従来の技術] 表面実装型集積回路パッケージでは、そのリード先端
部の位置の平坦性(コプラナリティ)が基板表面への実
装品質に大きな影響を与えるため、実装前にこれを測定
して良品と不良品とを選別するようにしている。
[Prior Art] In a surface mount type integrated circuit package, the flatness (coplanarity) of the position of the lead tip greatly affects the quality of mounting on the substrate surface. We try to sort out good products.

第11図は従来のコプラナリティ測定装置の一例を示す
側面図である。
FIG. 11 is a side view showing an example of a conventional coplanarity measuring device.

第11図に示すように、ステージ31上には被測定用の表
面実装型集積回路パッケージ(以下、パッケージとい
う)32が載置されている。パッケージ32は、その側面か
ら複数のリード33が水平に引き出され、それらのリード
33の先端部が下方にクランク状に折曲されたものとなっ
ている。
As shown in FIG. 11, a surface-mounted integrated circuit package (hereinafter, referred to as a package) 32 to be measured is mounted on a stage 31. The package 32 has a plurality of leads 33 pulled out horizontally from the side thereof, and
The tip of 33 is bent downward in a crank shape.

ステージ31の上面の側方には、リード33に向けてカメ
ラ34が設置されている。一方、カメラ34の下方には、リ
ード33に向けて照明35が設置されている。そして、照明
35から照射される光がリード33の先端部及びステージ31
の側面で反射してカメラ34により受光されるようにカメ
ラ34及び照明35の位置が調整されている。
A camera 34 is provided on the side of the upper surface of the stage 31 toward the lead 33. On the other hand, below the camera 34, an illumination 35 is provided toward the lead 33. And lighting
Light emitted from 35 is applied to the tip of the lead 33 and the stage 31.
The positions of the camera 34 and the illumination 35 are adjusted so that the light is reflected by the side surface and received by the camera 34.

このように構成された従来のコプラナリティ測定装置
においては、ステージ31上にパッケージ32を載置し適当
な手段で固定した後に、照明35を点灯させてリード33の
先端部付近に光を照射する。この光はリード33の先端部
及びステージ31の側面で反射され、その反射光による画
像がカメラ34により取り込まれる。取り込まれた画像は
所定の画像処理部によって二値化され、各リード33の先
端部の形状を示す明点群とステージ31の側面の形状を示
す明直線との間隔が算出される。そして、全算出結果の
中から最大値を検索することによりパッケージ32に設け
られたリード33のコプラナリティが求められる。
In the conventional coplanarity measuring apparatus configured as described above, after the package 32 is placed on the stage 31 and fixed by appropriate means, the illumination 35 is turned on to irradiate light near the tip of the lead 33. This light is reflected by the tip of the lead 33 and the side surface of the stage 31, and an image based on the reflected light is captured by the camera. The captured image is binarized by a predetermined image processing unit, and an interval between a bright point group indicating the shape of the tip of each lead 33 and a light line indicating the shape of the side surface of the stage 31 is calculated. Then, the coplanarity of the lead 33 provided on the package 32 is obtained by searching the maximum value from all the calculation results.

第12図は従来のコプラナリティ測定装置のその他の例
を示す側面図である。
FIG. 12 is a side view showing another example of the conventional coplanarity measuring device.

この場合、照明36はパッケージ32を挟んでカメラ34と
対向する位置に設置されている。従って、ステージ31上
にパッケージ32を固定した後に、照明35を点灯させて33
の先端部付近に光を照射すると、パッケージ32とステー
ジ31との間からリード33が投影され、その投影光による
画像がカメラ34により取り込まれる。この投影光による
画像は所定の画像処理部によって二値化され、各リード
33の先端部の形状を示す暗点群とステージ31の側面の形
状を示す暗直線との間隔が算出される。そして、全算出
結果の中から最大値を検索することによりパッケージ32
に設けられたリード33のコプラナリティが求められる。
In this case, the illumination 36 is installed at a position facing the camera 34 with the package 32 interposed therebetween. Therefore, after fixing the package 32 on the stage 31, the illumination 35 is turned on to
When light is applied to the vicinity of the tip of the lead, the lead 33 is projected from between the package 32 and the stage 31, and an image based on the projected light is captured by the camera. The image based on this projection light is binarized by a predetermined image processing unit,
An interval between a dark point group indicating the shape of the tip of 33 and a dark straight line indicating the shape of the side surface of the stage 31 is calculated. Then, by searching the maximum value from all the calculation results, the package 32
Is required for the coplanarity of the lead 33 provided in the device.

[発明が解決しようとする課題] しかしながら、上述した従来のコプラナリティ測定装
置においては、次のような問題点がある。
[Problems to be Solved by the Invention] However, the above-mentioned conventional coplanarity measuring apparatus has the following problems.

先ず、第11図に示すように反射光を利用する場合に
は、リード33の先端部における切断面の切断状態又はメ
ッキ状態の違いにより、反射像の面積及び形状が著しく
変化する。また、この切断面の切断状態又はメッキ状態
は使用するロットにより異なる。このため、リード33の
形状を正確に測定するためには、リード33の先端部にお
ける切断面の状態に合わせて光源の輝度及び画像処理部
の二値化レベルを調整する必要があり、極めて作業性が
悪い。
First, when reflected light is used as shown in FIG. 11, the area and shape of the reflected image change significantly depending on the cutting state or the plating state of the cut surface at the tip of the lead 33. The cutting state or plating state of the cut surface differs depending on the lot used. Therefore, in order to accurately measure the shape of the lead 33, it is necessary to adjust the luminance of the light source and the binarization level of the image processing unit in accordance with the state of the cut surface at the tip of the lead 33. Poor.

一方、第12図に示すように投影光を利用する場合に
は、カメラ34と照明36とをパッケージ32を挟んで対向配
置させなければならないので、1度にパッケージ32の隣
接する2辺しか測定することができない。このため、全
てのリード33を測定する場合には、パッケージ32を平面
方向に180゜回転させて少なくとも2回測定しなければ
ならない。従って、リード33がステージ31と接触する回
数が増加し、リード33を曲げてしまう可能性が高くなる
ので、品質管理上好ましくない。また、パッケージ32の
位置決め及びハンドリングが必要であるため、装置の処
理能力を向上させることができないという問題点があ
る。
On the other hand, when the projection light is used as shown in FIG. 12, the camera 34 and the illumination 36 must be arranged to face each other with the package 32 interposed therebetween, so that only two adjacent sides of the package 32 are measured at one time. Can not do it. Therefore, when all the leads 33 are measured, the package 32 must be rotated 180 ° in the plane direction and measured at least twice. Therefore, the number of times that the lead 33 contacts the stage 31 increases, and the possibility of bending the lead 33 increases, which is not preferable in quality control. Further, since the positioning and handling of the package 32 are required, there is a problem that the processing capability of the apparatus cannot be improved.

本発明はかかる問題点に鑑みてなされたものであっ
て、検査時におけるリードの損傷を抑制できると共に、
短時間で表面実装型集積回路パッケージに設けられたリ
ードのコプラナリティを測定することができるコプラナ
リティ測定装置を提供することを目的とする。
The present invention has been made in view of such a problem, and it is possible to suppress damage to leads during inspection,
An object of the present invention is to provide a coplanarity measuring device capable of measuring the coplanarity of a lead provided on a surface mount type integrated circuit package in a short time.

[課題を解決するための手段] 本発明に係るコプラナリティ測定装置は、その側面か
ら引き出された複数のリードの先端部が基板表面に接続
される表面実装型集積回路パッケージを載置するステー
ジと、このステージ内の収納され前記パッケージの下側
から前記リードの先端部に向けて放射状に光を照射する
光源と、前記パッケージの周囲から前記リードに向けて
設置された複数台のカメラと、これらのカメラにより撮
影された前記リードの画像情報に基づいて前記リードの
コプラナリティを算出するコプラナリティ算出手段とを
有することを特徴とする。
[Means for Solving the Problems] A coplanarity measuring apparatus according to the present invention includes a stage for mounting a surface-mounted integrated circuit package in which tips of a plurality of leads drawn out from side surfaces thereof are connected to a substrate surface, A light source that is stored in the stage and radiates light radially from the lower side of the package toward the tip of the lead, a plurality of cameras installed from the periphery of the package toward the lead, Coplanarity calculating means for calculating coplanarity of the lead based on image information of the lead captured by a camera.

[作用] 本発明においては、ステージ上にパッケージを固定し
た後に、リードの下側から前記リードの先端部へ向けて
光源の光を照射することにより全てのリードを放射方向
に同時に投影する。この投影光は前記ステージの周囲に
設置された複数台のカメラによって受光されるので、全
てのリードの形状を同時に撮影することができる。コプ
ラナリティ算出手段は、この受光された投影光に基づい
て全てのリードのコプラナリティを算出する。これによ
り、1回の投影によってパッケージの全てのリードのコ
プラナリティが測定される。
[Operation] In the present invention, after the package is fixed on the stage, all the leads are simultaneously projected in the radial direction by irradiating the light of the light source from the lower side of the leads to the tip of the leads. Since the projection light is received by a plurality of cameras installed around the stage, the shapes of all the leads can be photographed simultaneously. The coplanarity calculating means calculates the coplanarity of all leads based on the received projection light. This measures the coplanarity of all leads of the package in one projection.

従って、本発明によれば、パッケージの位置決め回数
及びハンドリング回数を削減することができるので、検
査時におけるリードの損傷を抑制することができると共
に、短時間で表面実装型集積回路パッケージに設けられ
たリードのコプラナリティを測定することができる。
Therefore, according to the present invention, since the number of times of positioning and handling of the package can be reduced, it is possible to suppress damage to the leads during inspection and to provide the package in a short time in the surface mount type integrated circuit package. The coplanarity of the lead can be measured.

[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。
Example Next, an example of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の第1の実施例に係るコプラナリティ
測定装置を示すブロック図である。
FIG. 1 is a block diagram showing a coplanarity measuring device according to a first embodiment of the present invention.

第1図に示すように、立方体状のステージ1は、その
側面からリード3が引出された表面実装型の被測定パッ
ケージ(DUT;Device Under the Test)2を載置し固定
する台である。このステージ1の周囲には、その各側面
上端縁に向けてステージ1の上面の高さにカメラ4a乃至
4dが夫々配設されている。
As shown in FIG. 1, a cubic stage 1 is a stage on which a surface-mounted package under test (DUT; Device Under the Test) 2 from which leads 3 are drawn out is placed and fixed. Around the stage 1, cameras 4a to 4a are set at the height of the upper surface of the stage 1 toward the upper edge of each side surface.
4d are provided respectively.

カメラ4a乃至4dの出力信号は、画像処理部を構成する
CPU5に入力されている。このCPU5は、その機能から画像
取込部6、二値化処理部8、データ収集部10及び判定部
12を備えたものとなっている。即ち、カメラ4a乃至4dの
出力信号は、画像取込部6によって取込まれ、フレーム
メモリ7に書き込まれた後に、二値化処理部8に入力さ
れる。二値化処理部8の出力信号は画像メモリ9に書き
込まれた後にデータ収集部10に入力される。データ収集
部10の出力信号は、外部記憶装置11に蓄積されると共
に、判定部12に入力される。判定部12の判定結果はCPU5
から出力されてCRT13に表示される。また、ビデオモニ
タ14は、フレームメモリ7又は画像メモリ9からの画像
信号をスイッチSWの状態に従って選択的に表示する。
Output signals of the cameras 4a to 4d constitute an image processing unit
Input to CPU5. The CPU 5 includes an image capture unit 6, a binarization processing unit 8, a data collection unit 10, and a determination unit
It is equipped with 12. That is, the output signals of the cameras 4a to 4d are captured by the image capturing unit 6, written into the frame memory 7, and then input to the binarization processing unit 8. The output signal of the binarization processing unit 8 is input to the data collection unit 10 after being written to the image memory 9. The output signal of the data collection unit 10 is stored in the external storage device 11 and input to the determination unit 12. The judgment result of judgment unit 12 is CPU5
And is displayed on the CRT13. The video monitor 14 selectively displays the image signal from the frame memory 7 or the image memory 9 according to the state of the switch SW.

第2図は上述のコプラナリティ測定装置を検査部に配
置したDUT2の検査装置を示すブロック図である。
FIG. 2 is a block diagram showing a DUT 2 inspection apparatus in which the above-described coplanarity measurement apparatus is arranged in an inspection section.

DUT2は供給部15から供給される。各DUT2は搬送アーム
16によって真空吸着されて検査部17に搬送される。検査
部17は、上述のコプラナリティ測定装置により構成さ
れ、その周囲がカバーされてその内部が暗室をなしてい
る。検査部17において検査されたDUT2は、再び搬送アー
ム16により搬送され、不良品である場合には不良品収納
部18へ格納され、良品である場合には良品格納部19へ収
納される。
The DUT 2 is supplied from the supply unit 15. Each DUT2 is a transfer arm
The wafer 16 is sucked by vacuum and transported to the inspection unit 17. The inspection unit 17 is configured by the above-described coplanarity measuring device, its periphery is covered, and the inside forms a dark room. The DUT 2 inspected by the inspection unit 17 is transported again by the transport arm 16 and stored in the defective product storage unit 18 if it is defective, and is stored in the non-defective product storage unit 19 if it is non-defective.

第3図は本実施例に係るコプラナリティ測定装置にお
けるステージ1の周辺構造の側面図、第4図はその平面
図、第5図はその斜視図である。
FIG. 3 is a side view of the peripheral structure of the stage 1 in the coplanarity measuring device according to the present embodiment, FIG. 4 is a plan view thereof, and FIG. 5 is a perspective view thereof.

ステージ1は全体が立方体状で中空部が形成されたも
のであり、その上面には前記中空部に連通する矩形状の
開口部が形成されている。ステージ1の上記開口部に
は、反射盤20が非接触状態で嵌合されている。この反射
盤20は、その上面がステージ1の開口部と略同一の大き
さであり、この上面と側面とのなす角度が60゜の逆形等
脚台形をなし、この側面が鏡面仕上されたものとなって
いる。また、反射盤20の底面の4隅には反射盤20を支持
する支持足が下方に向けて突設されている。そして、反
射盤20は、その上面がステージ1の上面より例えば約0.
07mm高くなるようにステージ1の開口部内に配置されて
おり、この開口部の4辺と反対盤20の4辺との間隔が等
しくなるように位置決めされている。反射盤20の各側面
の下方には、光源21が設置されている。
The stage 1 has a cubic shape in which a hollow portion is formed, and a rectangular opening communicating with the hollow portion is formed on an upper surface thereof. A reflector 20 is fitted into the opening of the stage 1 in a non-contact state. The upper surface of the reflector 20 has substantially the same size as the opening of the stage 1, and the angle between the upper surface and the side surface is 60 °. It has become something. At the four corners of the bottom surface of the reflector 20, support legs for supporting the reflector 20 project downward. The upper surface of the reflection plate 20 is, for example, about 0.
It is arranged in the opening of the stage 1 so as to be 07 mm higher, and is positioned so that the intervals between the four sides of this opening and the four sides of the opposite board 20 are equal. A light source 21 is provided below each side surface of the reflector 20.

ステージ1の上面における前記開口部の各辺の両端近
傍位置には、各辺に対して垂直方向にクランプ溝22が設
けられている。一方、ステージ1の側壁には、各クラン
プ溝22に対応させて前記側壁を貫通するようにシリンダ
23が夫々設けられており、これらシリンダ23には、図示
しない真空バルブがステージ1の外側から接続されてい
る。そして、第6図に示すように、各クランプ溝22に
は、L字状のクランク24が、その先端部がステージ1の
上面に突出するように夫々装着され、クランプ24の基端
部がシリンダ23に進退自在に挿入されている。また、各
クランプ24は、その先端の反射盤20側に凹部(クランプ
爪)が夫々形成されている。更に、クランプ24の基端部
とステージ1の側壁内面との間にはスプリング25が介装
されており、自然状態においてクランク24を反射盤20側
に付勢している。
At the positions near both ends of each side of the opening on the upper surface of the stage 1, clamp grooves 22 are provided in a direction perpendicular to each side. On the other hand, a cylinder is provided on the side wall of the stage 1 so as to penetrate the side wall corresponding to each clamp groove 22.
Each of the cylinders 23 is connected to a vacuum valve (not shown) from outside the stage 1. As shown in FIG. 6, an L-shaped crank 24 is mounted in each of the clamp grooves 22 such that the distal end of the crank 24 protrudes from the upper surface of the stage 1, and the base end of the clamp 24 is a cylinder. It is inserted into 23 so that it can move forward and backward. In addition, each clamp 24 has a concave portion (clamp claw) formed on the reflector 20 side at the tip thereof. Further, a spring 25 is interposed between the base end of the clamp 24 and the inner surface of the side wall of the stage 1, and urges the crank 24 toward the reflector 20 in a natural state.

次に、このように構成されたコプラナリティ測定装置
を使用してDUT2を測定する場合について説明する。
Next, a case in which the DUT 2 is measured using the coplanarity measuring device configured as described above will be described.

なお、ここでは、例えば、DUT2としてQFP(Quad Flat
Package)型の表面実装型集積回路パッケージを使用し
た場合について説明する。このDUT2はその側面から複数
本のリード3が水平に引き出され、その先端部が下方に
クランク状に折曲されたものとなっている。
Here, for example, QFP (Quad Flat
(Package) type surface mount type integrated circuit package will be described. The DUT 2 has a plurality of leads 3 pulled out horizontally from the side surface thereof, and the leading end thereof is bent downward in a crank shape.

この場合、先ず、供給部15から供給されるパッケージ
2を搬送アーム16により真空吸着し、検査部17に搬送す
る。このとき、シリンダ23に接続された真空バルブを作
動させ、全てのクランプ24を吸引することによりクラン
プ24の先端部が反射盤2側から離れるようにする。そし
て、ステージ1の上方約1mmで真空吸着を解除してDUT2
をステージ1上に落下させる。
In this case, first, the package 2 supplied from the supply unit 15 is vacuum-sucked by the transfer arm 16 and transferred to the inspection unit 17. At this time, the vacuum valve connected to the cylinder 23 is operated to suck all the clamps 24 so that the tip of the clamps 24 is separated from the reflector 2 side. Then, vacuum suction is released about 1 mm above stage 1 and DUT2
Is dropped on the stage 1.

次に、真空バルブを停止させると、スプリング25の弾
性によってクランプ24が反射盤20側に押し出されるの
で、DUT2は各クランプ24のクランプ爪によって固定され
る。
Next, when the vacuum valve is stopped, the clamp 24 is pushed out toward the reflector 20 by the elasticity of the spring 25, so that the DUT 2 is fixed by the clamp claws of each clamp 24.

次いで、光源21を点灯させると、光源21の拡散光が反
射盤20の鏡面仕上された側面で反射され、DUT2の下方か
ら全てのリード3の先端部に向けてこの拡散光が照射さ
れる。これにより、全てのリード3が放射方向に投影さ
れ、この投影光、即ちリード3の形状を示す画像がカメ
ラ4a乃至4dにより撮影される。
Next, when the light source 21 is turned on, the diffused light of the light source 21 is reflected on the mirror-finished side surface of the reflector 20, and the diffused light is irradiated from below the DUT 2 toward the tips of all the leads 3. As a result, all the leads 3 are projected in the radial direction, and the projected light, that is, images showing the shapes of the leads 3 are captured by the cameras 4a to 4d.

カメラ4a乃至4dにより撮影された画像は、画像取込部
6により取込まれ、8ビットの多階調データとしてフレ
ームメモリ7に書き込まれる。フレームメモリ7に書き
込まれたデータは、二値化処理部8に入力され、二値画
像データとして画像メモリ9に書き込まれる。また、フ
レームメモリ7に書き込まれた多階調画像データ又は画
像メモリ9に書き込まれた二値画像データは、ビデオモ
ニタ14により常時モニタすることができる。
The images captured by the cameras 4a to 4d are captured by the image capturing unit 6 and written to the frame memory 7 as 8-bit multi-tone data. The data written to the frame memory 7 is input to the binarization processing unit 8 and written to the image memory 9 as binary image data. The multi-tone image data written in the frame memory 7 or the binary image data written in the image memory 9 can be constantly monitored by the video monitor 14.

第7図はビデオモニタ14によりモニタされた二値画像
の一例を示す模式図である。この場合、リード3の形状
及びステージ1の側面の形状は暗部(図中斜線部)とし
て表示されている。
FIG. 7 is a schematic diagram showing an example of a binary image monitored by the video monitor 14. In this case, the shape of the lead 3 and the shape of the side surface of the stage 1 are displayed as dark portions (hatched portions in the figure).

この二値画像データはデータ収集部10に入力される。
データ収集部10においては、先ず、ステージ1の上面の
任意の2点A,Bを測定し、この延長線が水平軸となるよ
うにデータのキャリブレーションを行ない、更に、この
水平軸が画像のY方向に関する基準軸(Y=0)となる
ようにデータの座標変換が行なわれる。次に、A−B線
の上方のリード3を示す画像の任意の位置にA−B線と
平行なC−D線を引き、各リード3との交線及びこの交
線の中点を求める。更に、この中点を通ってC−D線と
直交する直線を引き、この直線が最初に交わる各リード
3の先端部線分を求める。即ち、この線分が各リード3
の下端部の位置を示す。そして、この線分の両端座標を
求め、その中点をリード3の座標データE1乃至E5として
データ収集部10で収集する。
This binary image data is input to the data collection unit 10.
In the data collection unit 10, first, arbitrary two points A and B on the upper surface of the stage 1 are measured, data is calibrated so that the extended line is the horizontal axis, and this horizontal axis is The coordinate transformation of the data is performed so as to be a reference axis (Y = 0) in the Y direction. Next, a CD line parallel to the AB line is drawn at an arbitrary position on the image showing the lead 3 above the AB line, and the intersection with each lead 3 and the midpoint of this intersection line are obtained. . Further, a straight line passing through the midpoint and orthogonal to the CD line is drawn, and a line segment at the leading end of each lead 3 where the straight line intersects first is determined. That is, this line segment is
Shows the position of the lower end of the. Then, a both end coordinates of the line segment is acquired by the data acquisition unit 10 the middle point as the coordinate data E 1 to E 5 of the lead 3.

この座標データE1乃至E5は、必要に応じて外部記憶装
置11に蓄積されると共に、判定部12に入力される。そし
て、判定部12では、座標データE1乃至E5の最大値によっ
てDUT2に形成されたリード3の良否が判定される。この
判定結果はCRT13に表示される。
The coordinate data E 1 to E 5 is, while being stored in the external storage device 11 as necessary, is inputted to the determination section 12. Then, the determination unit 12, the quality of the leads 3 formed on the DUT2 by the maximum value of the coordinate data E 1 to E 5 is determined. This determination result is displayed on the CRT 13.

このようにして、検査部17においてリード3のコプラ
ナリティが測定されたDUT2は、再び搬送アーム16により
搬送され、不良品である場合には不良品収納部18に格納
され、良品である場合には良品収納部19に格納される。
In this way, the DUT 2 whose coplanarity of the lead 3 has been measured by the inspection unit 17 is transported again by the transport arm 16 and is stored in the defective product storage unit 18 if it is defective, and if it is non-defective. It is stored in the non-defective product storage unit 19.

本実施例においては、検査部17にてDUT2の全てのリー
ド3のコプラナリティを同時に測定することができるの
で、従来のようにDUT2を測定回数に応じて回転させる必
要がない。このため、リード3の損傷を抑制できると共
に、短時間でそのコプラナリティを測定することができ
る。
In the present embodiment, since the coplanarity of all the leads 3 of the DUT 2 can be simultaneously measured by the inspection unit 17, it is not necessary to rotate the DUT 2 according to the number of times of measurement as in the related art. For this reason, damage to the lead 3 can be suppressed, and its coplanarity can be measured in a short time.

次に、本発明の第2の実施例について説明する。 Next, a second embodiment of the present invention will be described.

第8図は本発明の第2の実施例に係るコプラナリティ
測定装置のステージ部分を示す側面図、第9図はその斜
視図、第10図はその光源装置を抽出して示す斜視図であ
る。本実施例は、先の実施例に対し光源装置が異なる実
施例であるので、第1図乃至第6図と同一物には同一符
号を付してその部分の詳細な説明は省略する。
FIG. 8 is a side view showing a stage portion of a coplanarity measuring apparatus according to a second embodiment of the present invention, FIG. 9 is a perspective view thereof, and FIG. 10 is a perspective view showing the light source device extracted therefrom. This embodiment is an embodiment in which the light source device is different from the previous embodiment. Therefore, the same components as those in FIGS. 1 to 6 are denoted by the same reference numerals, and the detailed description of the portions is omitted.

ステージ1aの上面には、DUT2がセットされた際にその
各辺のリード3が位置する部分に、夫々長方形の開口部
が形成されている。この開口部には、夫々プリズム固定
台26が嵌合されている。
On the upper surface of the stage 1a, rectangular openings are formed in portions where the leads 3 on each side of the DUT 2 are set when the DUT 2 is set. The prism fixing bases 26 are fitted into the openings, respectively.

プリズム固定台26はDUT2の1辺と略同一長を有する直
方体をなし、その上面にはプリズム27がその下面を密着
させて固定されている。プリズム27は、その一方の側面
が蒸着面28となっており、この蒸着面28がステージ1aの
内側に向いた状態でプリズム固定台26に取り付けられて
いる。また、オプティカルファイバ29は、その一端がプ
リズム固定台26を下方から挿通してプリズム27に接続さ
れ、他端が図示しない光源に接続されたものとなってい
る。
The prism fixing base 26 has a rectangular parallelepiped shape having substantially the same length as one side of the DUT 2, and a prism 27 is fixed on the upper surface thereof with its lower surface in close contact. The prism 27 has a vapor deposition surface 28 on one side surface, and is attached to the prism fixing base 26 with the vapor deposition surface 28 facing the inside of the stage 1a. The optical fiber 29 has one end connected to the prism 27 through the prism fixing base 26 from below, and the other end connected to a light source (not shown).

このように構成されたコプラナリティ測定装置におい
て、図示しない光源からオプティカルファイバ29を介し
て発せられた光はプリズム27によって屈折され、蒸着面
28で反射されてリード3に照射される。これにより、カ
メラ4a乃至4dによってリード3の投影光を得ることがで
きる。
In the coplanarity measuring apparatus thus configured, light emitted from a light source (not shown) via the optical fiber 29 is refracted by the prism 27, and
The light is reflected at 28 and irradiates the lead 3. Thus, the projection light of the lead 3 can be obtained by the cameras 4a to 4d.

本実施例においては、プリズム27がDUT2の本体とリー
ド3との間に突出するように構成されているので、DUT2
のスタンドオフが0である場合、即ち、DUT2がステージ
1aに密着する場合でも、リード3のコプラナリティを測
定することができる。
In the present embodiment, since the prism 27 is configured to protrude between the main body of the DUT 2 and the lead 3, the DUT 2
Is 0, that is, if DUT2 is
The coplanarity of the lead 3 can be measured even when the lead 3 is in close contact.

[発明の効果] 以上説明したように本発明によれば、パッケージに形
成されたリードの内側からこのリードに光を照射し、こ
の投影画像を周囲に設置された複数台のカメラにより取
り込むことができるので、全てのリードのコプラナリテ
ィを同時に測定することができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to irradiate light from the inside of a lead formed on a package to the lead and capture the projected image by a plurality of cameras installed around the lead. As a result, the coplanarity of all leads can be measured simultaneously.

従って、被測定パッケージの位置決め回数及びハンド
ドリング回数を夫々1回に削減することができるので、
検査時におけるリードの損傷を最小限に抑制することが
できると共に、検査時間を短縮することができる。
Therefore, the number of times of positioning and the number of times of handling of the package to be measured can be reduced to one each.
It is possible to minimize the damage to the leads during the inspection and shorten the inspection time.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1の実施例に係るコプラナリティ測
定装置を示すブロック図、第2図は同測定装置を検査部
に配置した被測定パッケージの検査装置を示すブロック
図、第3図は同測定装置のステージ部を示す側面図、第
4図はその平面図、第5図はその斜視図、第6図は被測
定パッケージの固定装置を示す断面図、第7図は同測定
装置によりモニタされる二値画像の一例を示す模式図、
第8図は本発明の第2の実施例に係るコプラナリティ測
定装置のステージ部を示す側面図、第9図はその斜視
図、第10図はその光源装置を抽出して示す斜視図、第11
図及び第12図は従来のコプラナリティ測定装置の一例を
示す側面図である。 1,1a,31;ステージ、2;被測定パッケージ、3,33;リー
ド、4a,4b,4c,4d,34;カメラ、5;CPU、6;画像取込部、7;
フレームメモリ、8;二値化処理部、9;画像メモリ、10;
データ収集部、11;外部記憶装置、12;判定部、13;CRT、
14;ビデオモニタ、15;供給部、16;搬送アーム、17;検査
部、18;不良品収納部、19;良品収納部、20;反射盤、21;
光源、22;クランプ溝、23;シリンダ、24;クランプ、25;
スプリング、26;プリズム固定台、27;プリズム、28;蒸
着面、29;オプティカルファイバ、32;パッケージ,35,3
6;照明
FIG. 1 is a block diagram showing a coplanarity measuring apparatus according to a first embodiment of the present invention, FIG. 2 is a block diagram showing an inspecting apparatus for a package to be measured in which the measuring apparatus is arranged in an inspecting section, and FIG. FIG. 4 is a plan view, FIG. 5 is a perspective view, FIG. 6 is a cross-sectional view showing a fixing device for a package to be measured, and FIG. Schematic diagram showing an example of a binary image to be monitored,
FIG. 8 is a side view showing a stage portion of the coplanarity measuring device according to the second embodiment of the present invention, FIG. 9 is a perspective view thereof, FIG. 10 is a perspective view showing the light source device extracted, and FIG.
FIG. 12 and FIG. 12 are side views showing an example of a conventional coplanarity measuring device. 1, 1a, 31; stage, 2; package to be measured, 3, 33; lead, 4a, 4b, 4c, 4d, 34; camera, 5; CPU, 6; image capture unit, 7;
Frame memory, 8; binarization processing section, 9; image memory, 10;
Data collection unit, 11; external storage device, 12; judgment unit, 13; CRT,
14; video monitor, 15; supply unit, 16; transfer arm, 17; inspection unit, 18; defective product storage unit, 19; good product storage unit, 20; reflector, 21;
Light source, 22; clamp groove, 23; cylinder, 24; clamp, 25;
Spring, 26; prism mount, 27; prism, 28; vapor deposition surface, 29; optical fiber, 32; package, 35, 3
6; lighting

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】その側面から引き出された複数のリードの
先端部が基板表面に接続される表面実装型集積回路パッ
ケージを載置するステージと、このステージ内に収納さ
れ前記パッケージの下側から前記リードの先端部に向け
て放射状に光を照射する光源と、前記パッケージの周囲
から前記リードに向けて設置された複数台のカメラと、
これらのカメラにより撮影された前記リードの画像情報
に基づいて前記リードのコプラナリティを算出するコプ
ラナリティ算出手段とを有することを特長とするコプラ
ナリティ測定装置。
1. A stage for mounting a surface-mounted integrated circuit package in which tips of a plurality of leads drawn out from the side surface thereof are connected to a surface of a substrate; A light source that radiates light radially toward the tip of the lead, and a plurality of cameras installed toward the lead from around the package,
A coplanarity calculating device for calculating coplanarity of the lead based on image information of the lead captured by the camera.
JP30609689A 1989-11-24 1989-11-24 Coplanarity measuring device Expired - Fee Related JP2946570B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30609689A JP2946570B2 (en) 1989-11-24 1989-11-24 Coplanarity measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30609689A JP2946570B2 (en) 1989-11-24 1989-11-24 Coplanarity measuring device

Publications (2)

Publication Number Publication Date
JPH03165536A JPH03165536A (en) 1991-07-17
JP2946570B2 true JP2946570B2 (en) 1999-09-06

Family

ID=17952988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30609689A Expired - Fee Related JP2946570B2 (en) 1989-11-24 1989-11-24 Coplanarity measuring device

Country Status (1)

Country Link
JP (1) JP2946570B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06137839A (en) * 1992-02-18 1994-05-20 Nec Corp Lead bending measuring device
JP4665014B2 (en) * 2008-07-04 2011-04-06 三菱電機エンジニアリング株式会社 Multi-face appearance inspection equipment
JP2014181996A (en) * 2013-03-19 2014-09-29 Mitsubishi Electric Corp Semiconductor evaluation device and semiconductor evaluation method

Also Published As

Publication number Publication date
JPH03165536A (en) 1991-07-17

Similar Documents

Publication Publication Date Title
US6141040A (en) Measurement and inspection of leads on integrated circuit packages
US7154596B2 (en) Method and apparatus for backlighting and imaging multiple views of isolated features of an object
US6055055A (en) Cross optical axis inspection system for integrated circuits
KR100281881B1 (en) cream solder inspection apparatus and the method thereof
JPH07174522A (en) Apparatus and method for measuring size of semiconductor device
JP2946570B2 (en) Coplanarity measuring device
JPH10123207A (en) Lsi handler
JP2000131037A (en) Apparatus for inspecting shape of body
JP3978507B2 (en) Bump inspection method and apparatus
JPH07135400A (en) Inspection method for mounted component
US20080267488A1 (en) Apparatus and method for monitoring overlapped object
JP2002230523A (en) Inspection device
JPS61193007A (en) Inspecting method for rod type projection body
KR950010190B1 (en) Apparatus for testing a electronic parts
JP3340114B2 (en) Inspection equipment for semiconductor devices and component mounting machines
JP3398754B2 (en) Integrated circuit chip lift inspection system
JPH063124A (en) Equipment of visual inspection of wire bonding
JP2001513594A (en) Method and apparatus for position detection and / or coplanarity inspection and / or separation inspection of device terminals
KR20100006829A (en) Apparatus and method for detecting bump
JPH0682732B2 (en) IC package lead terminal floating amount inspection device
JP2001217599A (en) Surface mounting component attaching device and electronic component detecting method thereof
KR200336984Y1 (en) A device for inspecting surface and shape of an object of examination
JPH07235800A (en) Part carrying device and part carrying method
JPH10227620A (en) Device for inspecting terminal of semiconductor package
JPH05166897A (en) Device prober

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees