JP2940110B2 - 超音波探触子 - Google Patents
超音波探触子Info
- Publication number
- JP2940110B2 JP2940110B2 JP2239637A JP23963790A JP2940110B2 JP 2940110 B2 JP2940110 B2 JP 2940110B2 JP 2239637 A JP2239637 A JP 2239637A JP 23963790 A JP23963790 A JP 23963790A JP 2940110 B2 JP2940110 B2 JP 2940110B2
- Authority
- JP
- Japan
- Prior art keywords
- backing
- ultrasonic probe
- electrode
- probe according
- piezoelectric element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 圧電振動子を行列状に配し、各圧電振動子を独立に駆
動できるマトリクス型超音波探触子において、 リード線の端末処理を簡易にすることを目的とし、 前記行列状の圧電振動子の各行又は各列，又は複数行
又は複数列毎に、前記各行又は各列，又は複数行又は複
数列に対応した厚さのバツキングを設け、前記バツキン
グの側面に露出した電極を設けた構成とする。
動できるマトリクス型超音波探触子において、 リード線の端末処理を簡易にすることを目的とし、 前記行列状の圧電振動子の各行又は各列，又は複数行
又は複数列毎に、前記各行又は各列，又は複数行又は複
数列に対応した厚さのバツキングを設け、前記バツキン
グの側面に露出した電極を設けた構成とする。
本発明は，圧電素子をマトリックス状に分割して２次
元配列とした超音波探触子に関する。
元配列とした超音波探触子に関する。
超音波探触子において，例えばリニア型の探触子は，
画像の高分解能化のためダイナミックフォーカスの技術
により走査方向のビームを細く絞ることが可能となって
きた。しかし，従来の探触子では，走査方向と直交する
短軸方向のビームは走査方向のビームに比べフォーカス
点以外では著しく広がっているのが現状である。そこ
で，短軸方向に対しても素子を細かく分割してマトリッ
クス状の構造にすると，走査方向と同様にダイナミック
フォーカスが可能となり，ビームを細く絞ることがで
き，画像の高分解能化に寄与するものと考えられてい
る。
画像の高分解能化のためダイナミックフォーカスの技術
により走査方向のビームを細く絞ることが可能となって
きた。しかし，従来の探触子では，走査方向と直交する
短軸方向のビームは走査方向のビームに比べフォーカス
点以外では著しく広がっているのが現状である。そこ
で，短軸方向に対しても素子を細かく分割してマトリッ
クス状の構造にすると，走査方向と同様にダイナミック
フォーカスが可能となり，ビームを細く絞ることがで
き，画像の高分解能化に寄与するものと考えられてい
る。
また，従来走査方向に対してのみ偏向をかけていた
が，マトリックス状の構造にすると,3次元的に偏向をか
けることが可能であるため,Cモード画像，任意方向の断
面，あるいは立体画像を得ることを可能にしている。
が，マトリックス状の構造にすると,3次元的に偏向をか
けることが可能であるため,Cモード画像，任意方向の断
面，あるいは立体画像を得ることを可能にしている。
以上のように，走査方向と短軸方向に対しダイナミッ
クフォーカスを行う方法として，また３次元的な走査を
行う方法として，圧電素子をマトリックス状に分割する
方法が考えられてきた。しかし、素子が２次元に配置さ
れているため，信号線の取り出し方が問題となってい
た。
クフォーカスを行う方法として，また３次元的な走査を
行う方法として，圧電素子をマトリックス状に分割する
方法が考えられてきた。しかし、素子が２次元に配置さ
れているため，信号線の取り出し方が問題となってい
た。
その解決方法として，特開昭55−96147号公報、特開
昭62−2799号公報等がある。前者の方法は，第11図に示
すように，圧電素子の片面電極をマトリックス状に分割
し，個々に電極を接続し，前記振動子を貼り合わせるバ
ッキング材のＺ方向に孔をあけ，前記リード線がこの孔
を通るようにバッキング材上に振動子を貼り合わせる。
その後バッキング裏面で端末処理を行う方法である。
昭62−2799号公報等がある。前者の方法は，第11図に示
すように，圧電素子の片面電極をマトリックス状に分割
し，個々に電極を接続し，前記振動子を貼り合わせるバ
ッキング材のＺ方向に孔をあけ，前記リード線がこの孔
を通るようにバッキング材上に振動子を貼り合わせる。
その後バッキング裏面で端末処理を行う方法である。
又、後者の方法は，第12図に示すように，各行又は各
列に配置された複数の超音波振動子の下面に振動子面と
交差する板状のプリント配線板をそれぞれ前記各行又は
各列に対応させて設け，この各プリント配線板の間にバ
ッキング材を積層する方法である。
列に配置された複数の超音波振動子の下面に振動子面と
交差する板状のプリント配線板をそれぞれ前記各行又は
各列に対応させて設け，この各プリント配線板の間にバ
ッキング材を積層する方法である。
走査方向と短軸方向に対し，ダイナミックフォーカス
が可能なリニア走査が可能で，また３次元的にビーム偏
向が可能なように，マトリックス状に圧電素子を配置し
た超音波探触子は，従来走査方向に対して，理想的には
グレーティングローブが出ないように分割した素子ピッ
チと同じかまたはそれ以下の素子ピッチで短軸方向に対
して素子を分割する必要がある。つまり，短軸方向にリ
ニア走査を行うためには，周波数35MHzで素子ピッチ約6
00μｍ以下，セクタ走査するには200〜300μｍ以下のピ
ッチで素子を分割しなければならない。従ってマトリッ
クスアレイの１素子のＸ−Ｙ平面での大きさは，ほぼ数
百ミクロン×数百ミクロン程度になる。従来の方法を用
いた場合，第11図の方法では，素子の配置がそのままバ
ッキングの背面側の信号線配置となるため，リード線の
端末処理も複雑になってしまう。
が可能なリニア走査が可能で，また３次元的にビーム偏
向が可能なように，マトリックス状に圧電素子を配置し
た超音波探触子は，従来走査方向に対して，理想的には
グレーティングローブが出ないように分割した素子ピッ
チと同じかまたはそれ以下の素子ピッチで短軸方向に対
して素子を分割する必要がある。つまり，短軸方向にリ
ニア走査を行うためには，周波数35MHzで素子ピッチ約6
00μｍ以下，セクタ走査するには200〜300μｍ以下のピ
ッチで素子を分割しなければならない。従ってマトリッ
クスアレイの１素子のＸ−Ｙ平面での大きさは，ほぼ数
百ミクロン×数百ミクロン程度になる。従来の方法を用
いた場合，第11図の方法では，素子の配置がそのままバ
ッキングの背面側の信号線配置となるため，リード線の
端末処理も複雑になってしまう。
次に第12図に示す方法を用いた場合，バッキング側に
放射される超音波の中で，バッキング材の中に放射され
る超音波と，プリント配線板の中に放射される超音波が
ある。このため，プリント配線板に放射される超音波の
影響で，探触子の効率が低下したり，リングダウン時間
が長くなってしまうという問題が発生する。更にプリン
ト配線板が素子ピッチで重なり，且つバッキングの深さ
方向に対して同じ位置にあるため，端末処理が複雑にな
ってしまう。
放射される超音波の中で，バッキング材の中に放射され
る超音波と，プリント配線板の中に放射される超音波が
ある。このため，プリント配線板に放射される超音波の
影響で，探触子の効率が低下したり，リングダウン時間
が長くなってしまうという問題が発生する。更にプリン
ト配線板が素子ピッチで重なり，且つバッキングの深さ
方向に対して同じ位置にあるため，端末処理が複雑にな
ってしまう。
以上,1素子の大きさが小さいために，端末処理が複雑
になったり，プリント配線板の影響で効率が低下した
り，リングダウン時間が長くなってしまうという問題が
あった。
になったり，プリント配線板の影響で効率が低下した
り，リングダウン時間が長くなってしまうという問題が
あった。
上記問題を解決する手段を，本発明の原理図である第
１図，及び本発明の原理図である第２図を用いて説明す
る。本原理図では，本発明に係る構造のみを示し，整合
層，音響レンズ等は省略した。第１図においてマトリッ
クスアレイ状圧電素子の行方向をX,列方向をＹとする。
そのX,Y方向と垂直なバッキングの深さ方向をＺとす
る。
１図，及び本発明の原理図である第２図を用いて説明す
る。本原理図では，本発明に係る構造のみを示し，整合
層，音響レンズ等は省略した。第１図においてマトリッ
クスアレイ状圧電素子の行方向をX,列方向をＹとする。
そのX,Y方向と垂直なバッキングの深さ方向をＺとす
る。
問題解決の方法として，マトリックスアレイでは，各
行または各列，あるいは複数行または複数列ごとに，ア
ニュラアレイでは，各同心円ごとにバッキングの厚さを
段階的に変化させ，このバッキングの側面に露出した電
極を設けた構造にする。また最も素子に近い電極露出部
までのバッキングの厚さは，背面方向に放射される超音
波を十分減衰させる厚さである。
行または各列，あるいは複数行または複数列ごとに，ア
ニュラアレイでは，各同心円ごとにバッキングの厚さを
段階的に変化させ，このバッキングの側面に露出した電
極を設けた構造にする。また最も素子に近い電極露出部
までのバッキングの厚さは，背面方向に放射される超音
波を十分減衰させる厚さである。
以上の構造にすることにより，圧電素子と信号線の取
りつけ部では，信号線の周囲は全て同一バッキングであ
るため，効率及びリングダウン時間がプリント配線板の
影響を受けることがなく，また外部接続面をバッキング
の側面に設けるため，外部ケーブルあるいは，プリアン
プ，アナログスイッチ等の回路との配線空間に余裕が生
まれる。従って端末処理が容易に行うことが可能であ
る。
りつけ部では，信号線の周囲は全て同一バッキングであ
るため，効率及びリングダウン時間がプリント配線板の
影響を受けることがなく，また外部接続面をバッキング
の側面に設けるため，外部ケーブルあるいは，プリアン
プ，アナログスイッチ等の回路との配線空間に余裕が生
まれる。従って端末処理が容易に行うことが可能であ
る。
超音波放射面側の電極引き出しは図示していないが，
導電性整合層，または銀箔，または蒸着等を用いること
で製作できる。
導電性整合層，または銀箔，または蒸着等を用いること
で製作できる。
第３図〜第10図，に本発明実施例を示す。
第５図は製作方法の概要を示している。バッキングの
深さを段階的に変化させ，側面に，外部からのケーブ
ル，あるいはアナログスイッチ，プリアンプ等の回路を
取り付ける外部接続部を設け，また圧電素子取りつけ面
側の電極も露出させた構造を持つバッキングに，圧電板
を導電性材で接合した後，この圧電板とバッキングをバ
ッキングの接着面電極に対応してマトリックス状に分割
するか，あるいは同心円状で且つ中心から放射状に分割
して製作する。その後，超音波放射面側の電極を導電性
整合層，または銀箔，または蒸着等を用いて取り出し，
さらに整合層，レンズを取りつけて製作を行う。
深さを段階的に変化させ，側面に，外部からのケーブ
ル，あるいはアナログスイッチ，プリアンプ等の回路を
取り付ける外部接続部を設け，また圧電素子取りつけ面
側の電極も露出させた構造を持つバッキングに，圧電板
を導電性材で接合した後，この圧電板とバッキングをバ
ッキングの接着面電極に対応してマトリックス状に分割
するか，あるいは同心円状で且つ中心から放射状に分割
して製作する。その後，超音波放射面側の電極を導電性
整合層，または銀箔，または蒸着等を用いて取り出し，
さらに整合層，レンズを取りつけて製作を行う。
バッキングの製作方法について，第６〜８図に実施例
を示してある。
を示してある。
第６図は，厚さが段階的に変化したバッキング枠型中
に，各圧電素子の配置に合わせて信号線を配し，バッキ
ング材を流し込み硬化させて製作する方法である。
に，各圧電素子の配置に合わせて信号線を配し，バッキ
ング材を流し込み硬化させて製作する方法である。
第７図は，内部に各圧電素子の配置に合わせて信号線
を配したバッキング型枠に，バッキング材を流し込み硬
化させた後，バッキングの厚さが段階的に変化し，また
各電極が露出するように切削して製作を行う方法を示し
ている。
を配したバッキング型枠に，バッキング材を流し込み硬
化させた後，バッキングの厚さが段階的に変化し，また
各電極が露出するように切削して製作を行う方法を示し
ている。
第８図は，薄板状にしたパッキングに，各行または各
列の電極パターンを形成し，該バッキングの薄板を積層
することによって製作する方法である。
列の電極パターンを形成し，該バッキングの薄板を積層
することによって製作する方法である。
第６〜８図に示すバッキングはいずれも圧電素子取り
つけ面を研磨して平面とし，電極を露出させた後，該面
にランドや，真空蒸着，メッキ等のベタ電極を設け，半
田処理を行っておく。バッキングと圧電素子の取付け方
法として、圧電素子のキュリー点以下の温度で溶け出す
低温半田を用いて、圧電素子の超音波放射面側から熱を
加えて半田付けを行う方法が考えられる。この低温半田
は一般に強度が弱く、素子分割時に該素子の剥がれが発
生する可能性があるため、バッキングと圧電素子との取
付けを、低温半田に比べ接着強度が強い導電ペーストを
用いて行うことにより、より信頼性の高い接着が可能で
ある。
つけ面を研磨して平面とし，電極を露出させた後，該面
にランドや，真空蒸着，メッキ等のベタ電極を設け，半
田処理を行っておく。バッキングと圧電素子の取付け方
法として、圧電素子のキュリー点以下の温度で溶け出す
低温半田を用いて、圧電素子の超音波放射面側から熱を
加えて半田付けを行う方法が考えられる。この低温半田
は一般に強度が弱く、素子分割時に該素子の剥がれが発
生する可能性があるため、バッキングと圧電素子との取
付けを、低温半田に比べ接着強度が強い導電ペーストを
用いて行うことにより、より信頼性の高い接着が可能で
ある。
次に，バッキングの側面に形成する電極露出部の製
作，及びバッキング薄板の積層に関して，第３図，第４
図，第８図，第９図に実施例を示す。
作，及びバッキング薄板の積層に関して，第３図，第４
図，第８図，第９図に実施例を示す。
第３図は，複数行，複数列，複数の同心円ごとに,1つ
のバッキング面に電極露出部を形成する方法を示してい
る。これはバッキング中の電極と表面にある電極をスル
ーホールを用いてつなげる方法である。
のバッキング面に電極露出部を形成する方法を示してい
る。これはバッキング中の電極と表面にある電極をスル
ーホールを用いてつなげる方法である。
第４図は電極露出部にアナログスイッチを取りつけた
実施例を示している。図ではバッキングは省略してあ
る。このアナログスイッチの位置に，プリアンプ等の回
路を持ってきても良い。
実施例を示している。図ではバッキングは省略してあ
る。このアナログスイッチの位置に，プリアンプ等の回
路を持ってきても良い。
第８図は，積層構造を持つバッキングについて説明し
ている。（ｂ）に示されるバッキング薄板に電極パター
ンを形成し，（ａ）の如く積層して形成する。このとき
各薄板の長さは，隣接するバッキング薄板の電極露出部
が隠れない長さとしている。また，バッキング薄板に電
極を形成する方法としては，バッキングの面に真空蒸
着，無電解メッキ，スクリーンマスク印刷，導電ペース
ト等により形成する方法が考えられる。さらにバッキン
グ表面に溝を形成して，該溝中に信号線パターンを形成
しても良い。またこの方法を用いた場合，積層した端部
のバッキング薄板上の信号線に対して，圧電素子との接
続用ランドを設けようとすると，信号線側の面にはバッ
キング薄板がないため，ランドが半分しか取りつけるこ
とができない。そこで図中14に示すバッキング薄板を取
りつけることによりランドの形成が容易である。
ている。（ｂ）に示されるバッキング薄板に電極パター
ンを形成し，（ａ）の如く積層して形成する。このとき
各薄板の長さは，隣接するバッキング薄板の電極露出部
が隠れない長さとしている。また，バッキング薄板に電
極を形成する方法としては，バッキングの面に真空蒸
着，無電解メッキ，スクリーンマスク印刷，導電ペース
ト等により形成する方法が考えられる。さらにバッキン
グ表面に溝を形成して，該溝中に信号線パターンを形成
しても良い。またこの方法を用いた場合，積層した端部
のバッキング薄板上の信号線に対して，圧電素子との接
続用ランドを設けようとすると，信号線側の面にはバッ
キング薄板がないため，ランドが半分しか取りつけるこ
とができない。そこで図中14に示すバッキング薄板を取
りつけることによりランドの形成が容易である。
第９図に示す実施例は，各行，各列ごとに信号線パタ
ーンの長さを変え，各外部接続部が重ならないようにす
ると，バッキングのＺ方向の長さが長くなってしまう。
そこで信号線パターンを複数枚重ね合わせて，スルホー
ルを用いて，外部接続面を共通面に集中させることによ
り,Z方向の長さを小さくした実施例である。
ーンの長さを変え，各外部接続部が重ならないようにす
ると，バッキングのＺ方向の長さが長くなってしまう。
そこで信号線パターンを複数枚重ね合わせて，スルホー
ルを用いて，外部接続面を共通面に集中させることによ
り,Z方向の長さを小さくした実施例である。
バッキングの材料としては，ゴム，シリコン，エポキ
シ等の樹脂，またはそれらに鉄粉，タングステン粉末等
の粉体を加えた樹脂を用いることが考えられる。また各
バッキング薄板の積層には，同一材料のバッキング材を
用いて接着すると，信号線の周囲が同一材料からなるた
め，効率及びリングダウン時間がプリント配線板の影響
を受けることがない。また他のバッキング材料としてセ
ラミックスのグリーンシートを用い，信号線パターンを
形成後，積層して焼成することによって一体のバッキン
グを製作しても良い。この場合，樹脂等を用いた場合と
同様に，信号線の周囲が同一材料からなるため，効率及
びリングダウン時間がプリント配線板の影響を受けるこ
とがない。
シ等の樹脂，またはそれらに鉄粉，タングステン粉末等
の粉体を加えた樹脂を用いることが考えられる。また各
バッキング薄板の積層には，同一材料のバッキング材を
用いて接着すると，信号線の周囲が同一材料からなるた
め，効率及びリングダウン時間がプリント配線板の影響
を受けることがない。また他のバッキング材料としてセ
ラミックスのグリーンシートを用い，信号線パターンを
形成後，積層して焼成することによって一体のバッキン
グを製作しても良い。この場合，樹脂等を用いた場合と
同様に，信号線の周囲が同一材料からなるため，効率及
びリングダウン時間がプリント配線板の影響を受けるこ
とがない。
第10図は積層形状に関する実施例を示している。
以上、説明した様に，本発明によれば，圧電素子と信
号線の取りつけ部では，信号線の周囲は全て同一バッキ
ングであるため，プリント配線板の影響で効率が低下し
たり，リングダウン時間が長くなってしまうという問題
がない。また外部接続面をバッキングの側面に設けるた
め，外部ケーブルあるいは，プリアンプ，アナログスイ
ッチ等の回路との配線空間に余裕が生まれる。従って端
末処理が容易に行うことが可能である。
号線の取りつけ部では，信号線の周囲は全て同一バッキ
ングであるため，プリント配線板の影響で効率が低下し
たり，リングダウン時間が長くなってしまうという問題
がない。また外部接続面をバッキングの側面に設けるた
め，外部ケーブルあるいは，プリアンプ，アナログスイ
ッチ等の回路との配線空間に余裕が生まれる。従って端
末処理が容易に行うことが可能である。
第１図は本発明の原理図（マトリックスアレイ型）であ
る。 １……圧電素子 ２……電極（圧電素子） ３……バッキング ４……信号線 ５……電極（バッキング側面） ６……電極露出部 ７……切り込み 第２図は本発明の原理図（アニュラアレイ型）である。 第３図はスルーホールを用いた電極取り出し方法の説明
図である。 ８……スルホール 第４図は，アナログスイッチのブロック図である。 ９……アナログスイッチ 第５図は，製作方法の説明図である。 10……電極（バッキングの圧電材取りつけ面） 第６図は、バッキングの製作方法の説明図である。 11……バッキング枠型 第７図は、バッキングの製作方法の説明図である。 第８図は、バッキングの製作方法の説明図である。 （ａ）積層状態 （ｂ）薄板状態 12……ランド 13……バッキングの薄板 第９図は、複数枚の積層方法の説明図である。 第10図は、積層形状に関する実施例の説明図である。 14……バッキングのみの薄板 第11図は、従来例の説明図である。 15……孔 第12図は、従来例の説明図である。 16……プリント配線板
る。 １……圧電素子 ２……電極（圧電素子） ３……バッキング ４……信号線 ５……電極（バッキング側面） ６……電極露出部 ７……切り込み 第２図は本発明の原理図（アニュラアレイ型）である。 第３図はスルーホールを用いた電極取り出し方法の説明
図である。 ８……スルホール 第４図は，アナログスイッチのブロック図である。 ９……アナログスイッチ 第５図は，製作方法の説明図である。 10……電極（バッキングの圧電材取りつけ面） 第６図は、バッキングの製作方法の説明図である。 11……バッキング枠型 第７図は、バッキングの製作方法の説明図である。 第８図は、バッキングの製作方法の説明図である。 （ａ）積層状態 （ｂ）薄板状態 12……ランド 13……バッキングの薄板 第９図は、複数枚の積層方法の説明図である。 第10図は、積層形状に関する実施例の説明図である。 14……バッキングのみの薄板 第11図は、従来例の説明図である。 15……孔 第12図は、従来例の説明図である。 16……プリント配線板
Claims (12)
- 【請求項１】圧電振動子を行列状に配し、各圧電振動子
を独立に駆動できるマトリクス型超音波探触子におい
て、 前記行列状の圧電振動子の各行又は各列，又は複数行又
は複数列毎に、前記各行又は各列，又は複数行又は複数
列に対応した厚さのバツキングを設け、 前記バツキングの側面に露出した電極を設けたことを特
徴とする超音波探触子。 - 【請求項２】圧電振動子を中心から同心円状に配し，各
圧電振動子を独立に駆動できるいわゆるアニュラアレイ
を放射状に分割した超音波探触子において、 前記各同心円あるいは複数の前記同心円ごとに、厚さを
段階的に変化させたバッキングと、 前バッキングの側面に露出した電極を設けたことを特徴
とする超音波探触子。 - 【請求項３】複数行または複数列，あるいは複数の同心
円ごとにバッキングの厚さを段階的に変化させた超音波
探触子において，スルーホールを用いて，複数行または
複数列，あるいは複数の同心円間の電極を接続し，該バ
ッキングの側面に該電極を露出させたことを特徴とする
特許請求の範囲第１項又は第２項記載の超音波探触子。 - 【請求項４】超音波探触子の側面に露出した電極部に，
プリアンプ，アナログスイッチ等の回路を設けたことを
特徴とする特許請求の範囲第１項乃至第３項記載の超音
波探触子。 - 【請求項５】厚さが段階的に変化したバッキング枠型中
に，各圧電素子の配置に合わせて信号線を配し，バッキ
ング材を流し込み硬化させて製作したことを特徴とする
特許請求の範囲第１項又は第２項記載の超音波探触子。 - 【請求項６】内部に各圧電素子の配置に合わせて信号線
を配したバッキング枠型に，バッキング材を流し込み硬
化させた後，バッキングの厚さが段階的に変化し，また
各電極が露出するように切削して製作したことを特徴と
する特許請求の範囲第５項記載の超音波探触子。 - 【請求項７】マトリックスアレイ型超音波探触子におけ
るバッキングを，薄板状にしたバッキングに各行または
各列の電極パターンを形成し，該バッキングの薄板を積
層することによって製作したことを特徴とする特許請求
の範囲第５項記載の超音波探触子。 - 【請求項８】薄板を複数枚グルーピングして，その間の
電極をスルーホール接続させることを特徴とする特許請
求の範囲第７項記載の超音波探触子。 - 【請求項９】バッキング薄板の材料にセラミックスを用
いたことを特徴とする特許請求の範囲第１項又は第２項
記載の超音波探触子。 - 【請求項１０】バッキングの圧電素子取り付け面にラン
ドを設けたことを特徴とする特許請求の範囲第１項又は
第２項記載の超音波探触子。 - 【請求項１１】バッキングの圧電素子取り付け面に，真
空蒸着，メッキ等のベタ電極を付けたことを特徴とする
特許請求の範囲第１項又は第２項記載の超音波探触子。 - 【請求項１２】バツキングと圧電素子を導電ペーストを
用いて接着したことを特徴とする特許請求の範囲第１項
又は第２項記載の超音波探触子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239637A JP2940110B2 (ja) | 1990-09-10 | 1990-09-10 | 超音波探触子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239637A JP2940110B2 (ja) | 1990-09-10 | 1990-09-10 | 超音波探触子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119800A JPH04119800A (ja) | 1992-04-21 |
| JP2940110B2 true JP2940110B2 (ja) | 1999-08-25 |
Family
ID=17047678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239637A Expired - Fee Related JP2940110B2 (ja) | 1990-09-10 | 1990-09-10 | 超音波探触子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940110B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443765B2 (en) * | 2003-03-06 | 2008-10-28 | General Electric Company | Reconfigurable linear sensor arrays for reduced channel count |
| US20070046149A1 (en) * | 2005-08-23 | 2007-03-01 | Zipparo Michael J | Ultrasound probe transducer assembly and production method |
| JP5618507B2 (ja) * | 2009-08-10 | 2014-11-05 | 株式会社Ｉｈｉ検査計測 | 超音波センサの製造方法 |
| JP5611645B2 (ja) * | 2010-04-13 | 2014-10-22 | 株式会社東芝 | 超音波トランスデューサおよび超音波プローブ |
| CA2930648A1 (en) * | 2013-11-22 | 2015-05-28 | Sunnybrook Health Sciences Centre | Ultrasonic transducer with backing having spatially segmented surface |
| CN108882921B (zh) * | 2016-04-01 | 2021-02-05 | 富士胶片株式会社 | 超声波振子单元 |
| WO2021210055A1 (ja) | 2020-04-14 | 2021-10-21 | 本多電子株式会社 | 計測機器用の超音波振動子 |
-
1990
- 1990-09-10 JP JP2239637A patent/JP2940110B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04119800A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4253334B2 (ja) | ２次元アレイ型超音波プローブ | |
| US7795784B2 (en) | Redistribution interconnect for microbeamforming(s) and a medical ultrasound system | |
| US5640370A (en) | Two-dimensional acoustic array and method for the manufacture thereof | |
| US7103960B2 (en) | Method for providing a backing member for an acoustic transducer array | |
| JPH0549288B2 (ja) | ||
| US6859984B2 (en) | Method for providing a matrix array ultrasonic transducer with an integrated interconnection means | |
| US4371805A (en) | Ultrasonic transducer arrangement and method for fabricating same | |
| US20200146653A1 (en) | High frequency ultrasound transducer and method for manufacture | |
| JP2004514340A (ja) | 多次元超音波トランスデューサアレイ | |
| JP4519259B2 (ja) | ２次元アレイ超音波プローブ及びその製造方法 | |
| JP3288815B2 (ja) | ２次元アレイ超音波プローブ | |
| JP2940110B2 (ja) | 超音波探触子 | |
| JPS5920240B2 (ja) | 超音波探触子及び該超音波探触子の製造方法 | |
| JP2004363746A (ja) | 超音波用探触子及びその製造方法 | |
| JP2005210245A (ja) | 超音波プローブ | |
| JP2001103600A (ja) | センサアレイ、センサアレイの製造方法および超音波診断装置 | |
| JPH07131895A (ja) | ２次元アレイ型超音波プローブおよびその製造方法 | |
| JPH0120615B2 (ja) | ||
| JP2005277864A (ja) | 超音波探触子及び超音波探触子の製造方法 | |
| JPH07131896A (ja) | 超音波プローブ及びその製造方法 | |
| JPH07108040B2 (ja) | 超音波プローブ及びその製造方法 | |
| JP2694962B2 (ja) | 超音波探触子およびその製造方法 | |
| US20240050068A1 (en) | Planar linear array for ultrasound | |
| JPH1071145A (ja) | 超音波トランスジューサおよびその製造方法 | |
| JPH0235388A (ja) | 超音波振動子の電極取出し構造および該電極取出し構造を有する超音波振動子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |