JP2935620B2 - 電力検出回路 - Google Patents
電力検出回路Info
- Publication number
- JP2935620B2 JP2935620B2 JP15881793A JP15881793A JP2935620B2 JP 2935620 B2 JP2935620 B2 JP 2935620B2 JP 15881793 A JP15881793 A JP 15881793A JP 15881793 A JP15881793 A JP 15881793A JP 2935620 B2 JP2935620 B2 JP 2935620B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diode
- terminal
- loopback
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Interface Circuits In Exchanges (AREA)
- Telephonic Communication Services (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電力検出回路に係り、特
にＩＮＳ６４サービスを提供するディジタル回線網終端
装置において、局から受信した信号を折り返し局へ送信
する機能（以下、ループバック２と言う）が必要とされ
る回路の電力検出回路に関する。
にＩＮＳ６４サービスを提供するディジタル回線網終端
装置において、局から受信した信号を折り返し局へ送信
する機能（以下、ループバック２と言う）が必要とされ
る回路の電力検出回路に関する。
【０００２】
【従来の技術】ループバック２電力検出回路が内蔵され
た装置（以下ＮＴ１という）の折り返し回路部の構成を
図２に、またその具体的回路構成を図３にそれぞれ示
す。
た装置（以下ＮＴ１という）の折り返し回路部の構成を
図２に、またその具体的回路構成を図３にそれぞれ示
す。
【０００３】ＴＴＣ標準ＪＴ−１４３０、ＪＴ−Ｇ９６
１に示されるループバック２の試験機能について説明す
る。
１に示されるループバック２の試験機能について説明す
る。
【０００４】まず局内対向装置よりループバック２に対
する起動要求がＮＴ１に出される。するとループバック
２試験指令ビット（ｈ１，ｈ２，ｈ３）が全て論理
“１”となる。次いで加入者線接続指令ビット及び加入
者線起動指令ビットが論理“１”となる。以上の条件が
満たされた時加入者線路側給電電圧がノーマル極性（図
２に示す回路で加入者線のＬ１線がＬ２線に対して正電
位となる極性）から３度転極してリバース極性（ノーマ
ル極性の逆極性）となる。次にループバック２試験指令
ビットｈ１，ｈ２，ｈ３にそれぞれ対応するＢ１，Ｂ
２，Ｄチャネルの一斉折り返しが始まる。以上の動作が
ループバック２試験機能の主な内容である。
する起動要求がＮＴ１に出される。するとループバック
２試験指令ビット（ｈ１，ｈ２，ｈ３）が全て論理
“１”となる。次いで加入者線接続指令ビット及び加入
者線起動指令ビットが論理“１”となる。以上の条件が
満たされた時加入者線路側給電電圧がノーマル極性（図
２に示す回路で加入者線のＬ１線がＬ２線に対して正電
位となる極性）から３度転極してリバース極性（ノーマ
ル極性の逆極性）となる。次にループバック２試験指令
ビットｈ１，ｈ２，ｈ３にそれぞれ対応するＢ１，Ｂ
２，Ｄチャネルの一斉折り返しが始まる。以上の動作が
ループバック２試験機能の主な内容である。
【０００５】次に図２に示すＮＴ１のブロック図につい
て簡単に説明する。加入者線Ｌ１，Ｌ２は図示しない局
内対向装置に接続され、宅内機器インタフェース線Ｔ
Ａ，ＴＢ，ＲＡ，ＲＢは図示しない端末とそれぞれ接続
されている。加入者線Ｌ１，Ｌ２に接続された伝送路終
端部２０２、回線終端部２０３、端末インタフェース部
２０４及びループバック２折り返し回路２０７は図示し
ない局内対向装置と宅内機器との間の信号伝送を主とし
て行う。局内対向装置からの信号は端末インタフェース
部２０４を介して信号送信部２０５からループバック２
折り返し回路２０７へ伝送される。また端末側からの信
号はループバック２折り返し回路２０７を介し信号受信
部２０６で受信され、端末インタフェース部２０４を介
して加入者線Ｌ１，Ｌ２に伝送される。
て簡単に説明する。加入者線Ｌ１，Ｌ２は図示しない局
内対向装置に接続され、宅内機器インタフェース線Ｔ
Ａ，ＴＢ，ＲＡ，ＲＢは図示しない端末とそれぞれ接続
されている。加入者線Ｌ１，Ｌ２に接続された伝送路終
端部２０２、回線終端部２０３、端末インタフェース部
２０４及びループバック２折り返し回路２０７は図示し
ない局内対向装置と宅内機器との間の信号伝送を主とし
て行う。局内対向装置からの信号は端末インタフェース
部２０４を介して信号送信部２０５からループバック２
折り返し回路２０７へ伝送される。また端末側からの信
号はループバック２折り返し回路２０７を介し信号受信
部２０６で受信され、端末インタフェース部２０４を介
して加入者線Ｌ１，Ｌ２に伝送される。
【０００６】端末給電回路２１１は局内対向装置から送
られてくる電力を電力分離フィルタ２０１を通して受信
し、レイヤ１起動中または停止中に宅内機器へ給電する
のに必要な電圧を発生する回路である。また図中に点線
で囲まれて示されるループバック２電力検出回路１００
は宅内機器へ給電されている電力をチェックする回路
で、動作中は宅内機器側と切り離される。
られてくる電力を電力分離フィルタ２０１を通して受信
し、レイヤ１起動中または停止中に宅内機器へ給電する
のに必要な電圧を発生する回路である。また図中に点線
で囲まれて示されるループバック２電力検出回路１００
は宅内機器へ給電されている電力をチェックする回路
で、動作中は宅内機器側と切り離される。
【０００７】このループバック２電力検出回路１００は
回線端末部２０３からのループバック２検出信号を検出
して制御動作を行う制御回路１１０と、充電回路１２０
と、電力検出回路１３０と、切り離し回路１４０とから
構成される。端末給電回路２１１を介して宅内機器側へ
給電される電力はループバック２電力検出回路１００を
通りトランス２０８，２０９の中性端子に供給され、信
号と重畳されて宅内機器側に供給される。充電回路１２
０に充電される信号量を検出することによりＩＮＦＯ１
検出をＩＮＦＯ１検出回路２１０により行う。以上が図
２に示すループバック２電力検出回路を主体としたＮＴ
１のブロック図の説明であるが、次に図３に示すループ
バック２の具体的回路図の説明をする。
回線端末部２０３からのループバック２検出信号を検出
して制御動作を行う制御回路１１０と、充電回路１２０
と、電力検出回路１３０と、切り離し回路１４０とから
構成される。端末給電回路２１１を介して宅内機器側へ
給電される電力はループバック２電力検出回路１００を
通りトランス２０８，２０９の中性端子に供給され、信
号と重畳されて宅内機器側に供給される。充電回路１２
０に充電される信号量を検出することによりＩＮＦＯ１
検出をＩＮＦＯ１検出回路２１０により行う。以上が図
２に示すループバック２電力検出回路を主体としたＮＴ
１のブロック図の説明であるが、次に図３に示すループ
バック２の具体的回路図の説明をする。
【０００８】ループバック２電力検出回路１００は図３
に示すようにループバック２以外の状態にあるときは、
端末給電回路出力と切り離されている。このループバッ
ク２電力検出回路１００は加入者線側線路「１」，
「２」と端末側線路「３」，「４」との間にそれぞれ介
挿されて構成されており、加入者側線路「１」，「２」
の間にフォトカプラＩＣ１、ダイオードＤ１、ダイオー
ドＤ２、コンデンサＣ１、抵抗Ｒ５、トランジスタＱ２
をそれぞれ直列接続して挿入する。またダイオードＤ１
とダイオードＤ２との接続点とコンデンサＣ１と抵抗Ｒ
５との接続点の間に抵抗Ｒ４を並列接続する。そしてコ
ンデンサＣ１の両端の電圧をモニタすることによりＩＮ
ＦＯ１の信号検出を行う。
に示すようにループバック２以外の状態にあるときは、
端末給電回路出力と切り離されている。このループバッ
ク２電力検出回路１００は加入者線側線路「１」，
「２」と端末側線路「３」，「４」との間にそれぞれ介
挿されて構成されており、加入者側線路「１」，「２」
の間にフォトカプラＩＣ１、ダイオードＤ１、ダイオー
ドＤ２、コンデンサＣ１、抵抗Ｒ５、トランジスタＱ２
をそれぞれ直列接続して挿入する。またダイオードＤ１
とダイオードＤ２との接続点とコンデンサＣ１と抵抗Ｒ
５との接続点の間に抵抗Ｒ４を並列接続する。そしてコ
ンデンサＣ１の両端の電圧をモニタすることによりＩＮ
ＦＯ１の信号検出を行う。
【０００９】端末側線路「３」，「４」の間には抵抗Ｒ
１，Ｒ２，Ｒ３，Ｒ６が直列接続されて介挿される。そ
して線路「１」と「３」とはトランジスタＱ１を介して
接続されており抵抗Ｒ１，Ｒ２の両端に発生する電圧降
下によってトランジスタＱ１のゲートは制御され電力の
切離しが行われる。また抵抗Ｒ３とＲ６との共通接続点
の電位はトランジスタＱ２のゲートに供給されるように
構成されている。ＮＴ１がループバック２起動信号を受
信しループバック２状態になったとき、フォトカプラＩ
Ｃ１の発光ダイオード側の端子電圧ＬＰＡ−Ｃが論理
“０”となる。これにより電源からＩＣ１の発光ダイオ
ード側に電流が供給され発光ダイオードが発光し、フォ
トトランジスタが動作を初め端末給電回路出力線路
「１」と接続が行われる。
１，Ｒ２，Ｒ３，Ｒ６が直列接続されて介挿される。そ
して線路「１」と「３」とはトランジスタＱ１を介して
接続されており抵抗Ｒ１，Ｒ２の両端に発生する電圧降
下によってトランジスタＱ１のゲートは制御され電力の
切離しが行われる。また抵抗Ｒ３とＲ６との共通接続点
の電位はトランジスタＱ２のゲートに供給されるように
構成されている。ＮＴ１がループバック２起動信号を受
信しループバック２状態になったとき、フォトカプラＩ
Ｃ１の発光ダイオード側の端子電圧ＬＰＡ−Ｃが論理
“０”となる。これにより電源からＩＣ１の発光ダイオ
ード側に電流が供給され発光ダイオードが発光し、フォ
トトランジスタが動作を初め端末給電回路出力線路
「１」と接続が行われる。
【００１０】端末給電回路出力線路「１」と接続されて
から図３に示すよう矢印１、矢印２のような電流が流
れ、矢印１に示す電流と抵抗Ｒ３，Ｒ６で検出すべき電
力（４２０ｍＷ）が消費される。矢印１に示す電流は抵
抗Ｒ６を流れた時抵抗Ｒ６の電圧降下によりトランジス
タＱ２が動作し、端末給電回路出力線路「２」と接続さ
れ、矢印２の電流が流れる。この時ツェナーダイオード
Ｄ１で電圧検出を行い、またコンデンサＣ１に充電され
た電荷よって図２に示すようなＩＮＦＯ１信号検出回路
２１０の発呼動作を行う。この一連の動作の後、Ｂ１，
Ｂ２，Ｄチャネルは折り返し状態に入る必要がある。
から図３に示すよう矢印１、矢印２のような電流が流
れ、矢印１に示す電流と抵抗Ｒ３，Ｒ６で検出すべき電
力（４２０ｍＷ）が消費される。矢印１に示す電流は抵
抗Ｒ６を流れた時抵抗Ｒ６の電圧降下によりトランジス
タＱ２が動作し、端末給電回路出力線路「２」と接続さ
れ、矢印２の電流が流れる。この時ツェナーダイオード
Ｄ１で電圧検出を行い、またコンデンサＣ１に充電され
た電荷よって図２に示すようなＩＮＦＯ１信号検出回路
２１０の発呼動作を行う。この一連の動作の後、Ｂ１，
Ｂ２，Ｄチャネルは折り返し状態に入る必要がある。
【００１１】
【発明が解決しようとする課題】しかし図３に示すよう
な従来のループバック２電力検出回路１００の回路構成
では、ループバック２以外の状態で矢印３に示すような
電流が流れる為、コンデンサＣ１が自然充電されＩＮＦ
Ｏ１信号検出回路が誤発呼動作する可能性がある。そこ
でこれを防ぐために抵抗Ｒ１，Ｒ２を極めて高い抵抗値
とするようにしている。しかしこのような高い抵抗値を
用いると雑音等の影響も受けやすく誤動作を招く恐れが
ある。
な従来のループバック２電力検出回路１００の回路構成
では、ループバック２以外の状態で矢印３に示すような
電流が流れる為、コンデンサＣ１が自然充電されＩＮＦ
Ｏ１信号検出回路が誤発呼動作する可能性がある。そこ
でこれを防ぐために抵抗Ｒ１，Ｒ２を極めて高い抵抗値
とするようにしている。しかしこのような高い抵抗値を
用いると雑音等の影響も受けやすく誤動作を招く恐れが
ある。
【００１２】さらに図３に示す回路構成を採用した場合
コンデンサＣ１の帯電電荷を放電させるための放電抵抗
Ｒ７（図中に点線で示す）を必要とする。しかしＩＮＦ
Ｏ１信号検出の発呼動作はある一定時間保持する必要が
あるためこの抵抗Ｒ７の抵抗値を微調整する必要があっ
た。
コンデンサＣ１の帯電電荷を放電させるための放電抵抗
Ｒ７（図中に点線で示す）を必要とする。しかしＩＮＦ
Ｏ１信号検出の発呼動作はある一定時間保持する必要が
あるためこの抵抗Ｒ７の抵抗値を微調整する必要があっ
た。
【００１３】本発明は上述した問題点を解消する為にな
されたもので、雑音等に影響を受けず安全に動作し、し
かも無調整で実現することができる電力検出回路を提供
することを目的とする。
されたもので、雑音等に影響を受けず安全に動作し、し
かも無調整で実現することができる電力検出回路を提供
することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電力検出回路は、端末給電回路に接続され
る第１及び第２の加入者側線路と、端末装置への給電を
行なう第３及び第４の端末側線路との間に構成され前記
第１及び第２の加入者線側線路間の電力を検出する電力
検出回路において、局内対応装置から送信される試験用
ループバック２起動信号に応じて入力されるループバッ
ク２検出信号に応答してオンするフォトカプラと、一端
が前記フォトカプラの前記第２の加入者線側線路側の端
子に接続された第１抵抗と、一端が前記第１抵抗の他端
に接続された第２抵抗と、一端が前記第２抵抗の他端に
接続され、他端が前記第４の端末側線路に接続された第
３抵抗と、一端が前記第１抵抗と前記第２抵抗との間に
接続された第４抵抗と、一端が前記第４抵抗の他端に接
続された第５抵抗と、ソースが前記第５抵抗の他端に接
続され、ドレインが前記第３の端末側線路に接続され、
且つゲートが前記第４抵抗と第５抵抗との間に接続され
た第１ＦＥＴとを有する切り離し回路と、ソースが前記
フォトカプラと前記第１抵抗との間に接続され、ドレイ
ンが所定の定電圧ダイオードのカソードに接続され、且
つゲートが前記第１抵抗の他端に接続された第２ＦＥＴ
と、前記定電圧ダイオードのアノードに直列接続された
ダイオードと、前記ダイオードに直列接続されたコンデ
ンサと、前記コンデンサに直列接続された第６抵抗と、
ドレインが前記第６抵抗に接続され、ソースが前記第２
の加入者線側線路に接続され、且つゲートが前記第２抵
抗と第３抵抗との間に接続された第３ＦＥＴと、前記ダ
イオード及び前記コンデンサと並列に接続された第７抵
抗と、一端が前記第７抵抗に接続され且つ他端が前記ダ
イオードと前記コンデンサとの間に接続され、自己に電
流が流れてきた場合にＩＮＦＯ１信号として検出するＩ
ＮＦＯ１信号検出部とを備え、前記第１抵抗、前記第２
抵抗、および前記第３抵抗の合成抵抗を前記第４抵抗お
よび第５抵抗の合成抵抗と比較して極めて小さくしたこ
とを特徴とする。
に、本発明の電力検出回路は、端末給電回路に接続され
る第１及び第２の加入者側線路と、端末装置への給電を
行なう第３及び第４の端末側線路との間に構成され前記
第１及び第２の加入者線側線路間の電力を検出する電力
検出回路において、局内対応装置から送信される試験用
ループバック２起動信号に応じて入力されるループバッ
ク２検出信号に応答してオンするフォトカプラと、一端
が前記フォトカプラの前記第２の加入者線側線路側の端
子に接続された第１抵抗と、一端が前記第１抵抗の他端
に接続された第２抵抗と、一端が前記第２抵抗の他端に
接続され、他端が前記第４の端末側線路に接続された第
３抵抗と、一端が前記第１抵抗と前記第２抵抗との間に
接続された第４抵抗と、一端が前記第４抵抗の他端に接
続された第５抵抗と、ソースが前記第５抵抗の他端に接
続され、ドレインが前記第３の端末側線路に接続され、
且つゲートが前記第４抵抗と第５抵抗との間に接続され
た第１ＦＥＴとを有する切り離し回路と、ソースが前記
フォトカプラと前記第１抵抗との間に接続され、ドレイ
ンが所定の定電圧ダイオードのカソードに接続され、且
つゲートが前記第１抵抗の他端に接続された第２ＦＥＴ
と、前記定電圧ダイオードのアノードに直列接続された
ダイオードと、前記ダイオードに直列接続されたコンデ
ンサと、前記コンデンサに直列接続された第６抵抗と、
ドレインが前記第６抵抗に接続され、ソースが前記第２
の加入者線側線路に接続され、且つゲートが前記第２抵
抗と第３抵抗との間に接続された第３ＦＥＴと、前記ダ
イオード及び前記コンデンサと並列に接続された第７抵
抗と、一端が前記第７抵抗に接続され且つ他端が前記ダ
イオードと前記コンデンサとの間に接続され、自己に電
流が流れてきた場合にＩＮＦＯ１信号として検出するＩ
ＮＦＯ１信号検出部とを備え、前記第１抵抗、前記第２
抵抗、および前記第３抵抗の合成抵抗を前記第４抵抗お
よび第５抵抗の合成抵抗と比較して極めて小さくしたこ
とを特徴とする。
【００１５】
【作用】本発明では図３に矢印３で示すような電流の流
れを阻止するための追加回路をこの電流経路中に設けた
ため、ループバック２状態以外ではコンデンサＣ１を自
然充電するような電流経路がなくなるため誤動作の発生
が無くなる。
れを阻止するための追加回路をこの電流経路中に設けた
ため、ループバック２状態以外ではコンデンサＣ１を自
然充電するような電流経路がなくなるため誤動作の発生
が無くなる。
【００１６】
【実施例】図１は本発明の一実施例に係る電力検出回路
の回路図を示したものである。図中に点線で示す抵抗Ｒ
８とトランジスタＱ３とからなる追加回路を設けた事を
特徴としており、他の構成は図３に示す従来の回路構成
と同一である。本発明では後述するように追加回路を設
けることによりコンデンサＣ１の両端に自然充電による
帯電が起こらないため、放電用の抵抗を設ける必要がな
くなる。追加回路は抵抗Ｒ８とトランジスタＱ３から構
成されており抵抗Ｒ８はＩＣ１のフォトトランジスタの
出力側端子と抵抗Ｒ２と抵抗Ｒ３の共通接続点との間に
接続される。またトランジスタＱ３はＰチャネルＦＥＴ
を用い、そのソースをフォトダイオードのエミッタと、
ドレインをツェナダイオードＤ１のカソードに接続す
る。またゲートは抵抗Ｒ８と抵抗Ｒ３との共通接続点に
接続する。次に図１の回路の動作を順をおって説明す
る。
の回路図を示したものである。図中に点線で示す抵抗Ｒ
８とトランジスタＱ３とからなる追加回路を設けた事を
特徴としており、他の構成は図３に示す従来の回路構成
と同一である。本発明では後述するように追加回路を設
けることによりコンデンサＣ１の両端に自然充電による
帯電が起こらないため、放電用の抵抗を設ける必要がな
くなる。追加回路は抵抗Ｒ８とトランジスタＱ３から構
成されており抵抗Ｒ８はＩＣ１のフォトトランジスタの
出力側端子と抵抗Ｒ２と抵抗Ｒ３の共通接続点との間に
接続される。またトランジスタＱ３はＰチャネルＦＥＴ
を用い、そのソースをフォトダイオードのエミッタと、
ドレインをツェナダイオードＤ１のカソードに接続す
る。またゲートは抵抗Ｒ８と抵抗Ｒ３との共通接続点に
接続する。次に図１の回路の動作を順をおって説明す
る。
【００１７】（１）ノーマル給電時 線路「１」の電位は線路「２」の電位より４０Ｖ高く内
部回路は動作しない。なお図２に示すＮＴ１ブロック中
の端末給電回路２１１で電圧変換しノーマル、リバース
極性のどの状態でも常にこの状態にある。ループバック
２状態にならないとＩＣ１のダイオードが発光せず、Ｉ
Ｃ１のフォトトランジスタは動作しない。つまりＩＣ１
には電流が流れない。
部回路は動作しない。なお図２に示すＮＴ１ブロック中
の端末給電回路２１１で電圧変換しノーマル、リバース
極性のどの状態でも常にこの状態にある。ループバック
２状態にならないとＩＣ１のダイオードが発光せず、Ｉ
Ｃ１のフォトトランジスタは動作しない。つまりＩＣ１
には電流が流れない。
【００１８】（２）同じくノーマル給電時 次に抵抗Ｒ１とトランジスタＱ１とで構成される切り離
し回路でトランジスタＱ１のゲート・ソース間に抵抗Ｒ
１による電圧降下が発生しソース電位が高くなる。Ｐチ
ャネルＦＥＴ Ｑ１はゲート電圧よりソース電圧が高く
なると動作し、ソース・ドレイン間がスイッチＯＮ状態
と同様になり、電流は線路「１」と線路「３」との間に
流れるが、ループバック２電力検出回路は動作しないま
まである。しかも抵抗Ｒ３，Ｒ６には極めて僅かな電流
が流れるが誤動作を招く恐れはない。抵抗Ｒ１，Ｒ２の
合成抵抗に対し、抵抗Ｒ３，Ｒ６の合成抵抗を小さく選
ぶことにより生じる電圧も極めて小さく、トランジスタ
Ｑ２を動作させるまでには至らない。なお従来の回路で
はこの状態の時に抵抗Ｒ１，Ｒ２を通り矢印１に示す電
流とは逆向きのリーク電流が流れ、コンデンサＣ１の自
然充電の原因となっていたが本発明の回路ではそのよう
な電流は流れない。
し回路でトランジスタＱ１のゲート・ソース間に抵抗Ｒ
１による電圧降下が発生しソース電位が高くなる。Ｐチ
ャネルＦＥＴ Ｑ１はゲート電圧よりソース電圧が高く
なると動作し、ソース・ドレイン間がスイッチＯＮ状態
と同様になり、電流は線路「１」と線路「３」との間に
流れるが、ループバック２電力検出回路は動作しないま
まである。しかも抵抗Ｒ３，Ｒ６には極めて僅かな電流
が流れるが誤動作を招く恐れはない。抵抗Ｒ１，Ｒ２の
合成抵抗に対し、抵抗Ｒ３，Ｒ６の合成抵抗を小さく選
ぶことにより生じる電圧も極めて小さく、トランジスタ
Ｑ２を動作させるまでには至らない。なお従来の回路で
はこの状態の時に抵抗Ｒ１，Ｒ２を通り矢印１に示す電
流とは逆向きのリーク電流が流れ、コンデンサＣ１の自
然充電の原因となっていたが本発明の回路ではそのよう
な電流は流れない。
【００１９】（３）リバース給電時 図２に示す線路Ｌ１，Ｌ２の極性は逆になるが図１の線
路「１」，「２」の電位は変わらず一定であるため、動
作はノーマル給電時と同様で内部回路は停止状態であ
る。
路「１」，「２」の電位は変わらず一定であるため、動
作はノーマル給電時と同様で内部回路は停止状態であ
る。
【００２０】（４）ループバック２直後 ＩＣ１のＬＰＡ−Ｃが論理“０”となり、ＩＣ１のダイ
オード側に電流が流れて発光し、フォトトランジスタが
動作して線路「１」、ＩＣ１、抵抗Ｒ８，Ｒ３，Ｒ６と
電流が図中に矢印１で示すように流れる。この時、抵抗
Ｒ８，Ｒ３，Ｒ６の合成抵抗に比べ抵抗Ｒ１，Ｒ２の合
成抵抗が極めて大きく、抵抗Ｒ１，Ｒ２に流れる電流は
極めて小さくなりトランジスタＱ１のＰチャネルＦＥＴ
のゲート・ソース間電圧も小さくなるためソース・ドレ
イン間はオープン状態となって線路「１」と「３」とは
切り離される。ここで矢印１に示す電流は上述したよう
に抵抗Ｒ８を流れた時トランジスタＱ３のＰチャネルＦ
ＥＴのゲート・ソース間電圧に電位差が生じ、ソース・
ドレイン間はスイッチＯＮ状態と同様になり矢印２に示
すような電流が流れる。ここで矢印２の電流に注目する
と線路「１」，「２」の電位差４０Ｖを抵抗Ｒ５，Ｒ
３，Ｒ６の抵抗が直列で構成されている状態となる。す
なわちＩＣ１のトランジスタのエミッタ・コレクタ間が
ショートした状態となっている。すなわち抵抗Ｒ８，Ｒ
３，Ｒ６の合成抵抗の両端に４０Ｖの電圧が印加されて
いる状態となっている。ここで消費される電力はＷ＝４
０Ｖ×４０Ｖ÷（Ｒ８Ω＋Ｒ３Ω＋Ｒ６Ω）で計算でき
る。この電力を定格出力になるようにＲ８，Ｒ３，Ｒ６
の抵抗値を選ぶことにより正確に電力検出を行うことが
できる。さらに抵抗Ｒ６の電圧降下でトランジスタＱ２
のＮチャネルＦＥＴのゲート・ソース間に電位差が生
じ、ゲート電圧よりもソース電圧が低くなり、ドレイン
・ソース間がスイッチＯＮ状態となって線路「２」と接
続され矢印２に示すような電流が流れる。ここで矢印２
に示すような電流がツェナーダイオードＤ１を流れた時
ダイオードＤ１のアノードとカソードとの間に電位差が
生じ、ここで電圧検出を行う。そしてコンデンサＣ１に
充電される電圧は抵抗Ｒ４とＲ５のバイアス抵抗で決定
され、充電電圧に達したところで一定となる。これがＩ
ＮＦＯ１信号検出部での発呼となる。
オード側に電流が流れて発光し、フォトトランジスタが
動作して線路「１」、ＩＣ１、抵抗Ｒ８，Ｒ３，Ｒ６と
電流が図中に矢印１で示すように流れる。この時、抵抗
Ｒ８，Ｒ３，Ｒ６の合成抵抗に比べ抵抗Ｒ１，Ｒ２の合
成抵抗が極めて大きく、抵抗Ｒ１，Ｒ２に流れる電流は
極めて小さくなりトランジスタＱ１のＰチャネルＦＥＴ
のゲート・ソース間電圧も小さくなるためソース・ドレ
イン間はオープン状態となって線路「１」と「３」とは
切り離される。ここで矢印１に示す電流は上述したよう
に抵抗Ｒ８を流れた時トランジスタＱ３のＰチャネルＦ
ＥＴのゲート・ソース間電圧に電位差が生じ、ソース・
ドレイン間はスイッチＯＮ状態と同様になり矢印２に示
すような電流が流れる。ここで矢印２の電流に注目する
と線路「１」，「２」の電位差４０Ｖを抵抗Ｒ５，Ｒ
３，Ｒ６の抵抗が直列で構成されている状態となる。す
なわちＩＣ１のトランジスタのエミッタ・コレクタ間が
ショートした状態となっている。すなわち抵抗Ｒ８，Ｒ
３，Ｒ６の合成抵抗の両端に４０Ｖの電圧が印加されて
いる状態となっている。ここで消費される電力はＷ＝４
０Ｖ×４０Ｖ÷（Ｒ８Ω＋Ｒ３Ω＋Ｒ６Ω）で計算でき
る。この電力を定格出力になるようにＲ８，Ｒ３，Ｒ６
の抵抗値を選ぶことにより正確に電力検出を行うことが
できる。さらに抵抗Ｒ６の電圧降下でトランジスタＱ２
のＮチャネルＦＥＴのゲート・ソース間に電位差が生
じ、ゲート電圧よりもソース電圧が低くなり、ドレイン
・ソース間がスイッチＯＮ状態となって線路「２」と接
続され矢印２に示すような電流が流れる。ここで矢印２
に示すような電流がツェナーダイオードＤ１を流れた時
ダイオードＤ１のアノードとカソードとの間に電位差が
生じ、ここで電圧検出を行う。そしてコンデンサＣ１に
充電される電圧は抵抗Ｒ４とＲ５のバイアス抵抗で決定
され、充電電圧に達したところで一定となる。これがＩ
ＮＦＯ１信号検出部での発呼となる。
【００２１】（５）ループバック２状態 上述した（１）〜（４）の一連の動作終了後Ｂ１，Ｂ
２，Ｄの全チャネルの折り返し試験状態に入る。
２，Ｄの全チャネルの折り返し試験状態に入る。
【００２２】
【発明の効果】以上実施例に基づいて詳細に説明したよ
うに、本発明では抵抗Ｒ８とトランジスタＱ３からなる
追加回路をループバック２電力検出回路中に設けたため
リーク電流によるコンデンサの自然充電を防止すること
ができる。この為コンデンサの両端に放電抵抗を必要と
せず無調整化を図ることができる。またトランジスタの
スイッチング効果によりリーク電流が発生しないためコ
ンデンサの自然充電がなくなり誤動作が防止される。
うに、本発明では抵抗Ｒ８とトランジスタＱ３からなる
追加回路をループバック２電力検出回路中に設けたため
リーク電流によるコンデンサの自然充電を防止すること
ができる。この為コンデンサの両端に放電抵抗を必要と
せず無調整化を図ることができる。またトランジスタの
スイッチング効果によりリーク電流が発生しないためコ
ンデンサの自然充電がなくなり誤動作が防止される。
【図１】本発明の一実施例の回路図
【図２】本発明が用いられるＮＴ１ブロック図
【図３】従来のループバック２の具体的回路図
ＩＣ１ フォトカプラ Ｄ１ ツェナーダイオード Ｄ２ ダイオード Ｃ１ コンデンサ Ｒ１〜Ｒ８ 抵抗 Ｑ１〜Ｑ３ トランジスタ
フロントページの続き (56)参考文献 特開 昭54−153504（ＪＰ，Ａ) 特開 昭63−39256（ＪＰ，Ａ) 特開 昭63−120550（ＪＰ，Ａ) 特開 平３−16351（ＪＰ，Ａ) 特開 平４−280553（ＪＰ，Ａ) 特開 平５−76056（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04M 11/00 - 11/10 H04L 12/02 H04Q 3/42 - 3/42 107
Claims (1)
- 【請求項１】 端末給電回路に接続される第１及び第２
の加入者側線路と、端末装置への給電を行なう第３及び
第４の端末側線路との間に構成され前記第１及び第２の
加入者線側線路間の電力を検出する電力検出回路におい
て、 局内対応装置から送信される試験用ループバック２起動
信号に応じて入力されるループバック２検出信号に応答
してオンするフォトカプラと、 一端が前記フォトカプラの前記第２の加入者線側線路側
の端子に接続された第１抵抗と、 一端が前記第１抵抗の他端に接続された第２抵抗と、 一端が前記第２抵抗の他端に接続され、他端が前記第４
の端末側線路に接続された第３抵抗と、 一端が前記第１抵抗と前記第２抵抗との間に接続された
第４抵抗と、 一端が前記第４抵抗の他端に接続された第５抵抗と、ソ
ースが前記第５抵抗の他端に接続され、ドレインが前記
第３の端末側線路に接続され、且つゲートが前記第４抵
抗と第５抵抗との間に接続された第１ＦＥＴとを有する
切り離し回路と、 ソースが前記フォトカプラと前記第１抵抗との間に接続
され、ドレインが所定の定電圧ダイオードのカソードに
接続され、且つゲートが前記第１抵抗の他端に接続され
た第２ＦＥＴと、 前記定電圧ダイオードのアノードに直列接続されたダイ
オードと、 前記ダイオードに直列接続されたコンデンサと、 前記コンデンサに直列接続された第６抵抗と、 ドレインが前記第６抵抗に接続され、ソースが前記第２
の加入者線側線路に接続され、且つゲートが前記第２抵
抗と第３抵抗との間に接続された第３ＦＥＴと、 前記ダイオード及び前記コンデンサと並列に接続された
第７抵抗と、 一端が前記第７抵抗に接続され且つ他端が前記ダイオー
ドと前記コンデンサとの間に接続され、自己に電流が流
れてきた場合にＩＮＦＯ１信号として検出するＩＮＦＯ
１信号検出部とを備え、 前記第１抵抗、前記第２抵抗、および前記第３抵抗の合
成抵抗を前記第４抵抗および第５抵抗の合成抵抗と比較
して極めて小さくしたことを特徴とする電力検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15881793A JP2935620B2 (ja) | 1993-06-29 | 1993-06-29 | 電力検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15881793A JP2935620B2 (ja) | 1993-06-29 | 1993-06-29 | 電力検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746632A JPH0746632A (ja) | 1995-02-14 |
| JP2935620B2 true JP2935620B2 (ja) | 1999-08-16 |
Family
ID=15680019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15881793A Expired - Fee Related JP2935620B2 (ja) | 1993-06-29 | 1993-06-29 | 電力検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2935620B2 (ja) |
-
1993
- 1993-06-29 JP JP15881793A patent/JP2935620B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746632A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0651541B1 (en) | Telephone subscriber circuit with galvanic isolating element for driving the on/off states of a telephone line | |
| CA1175488A (en) | Power supply control circuit for subscriber carrier telephone system | |
| US5600715A (en) | Integrated loop current detector apparatus for a PSTN modem | |
| US4558183A (en) | Opto-coupler interfacing circuit | |
| US4322586A (en) | Transformerless line interface circuit | |
| GB2064268A (en) | Electronic Signalling Device for Connection to a Signal Transmission Line | |
| EP0531059A1 (en) | Trunk cable fault detection and reconfiguration arrangement in a ring communications network | |
| US3867567A (en) | Electronic data terminal interface | |
| JP2935620B2 (ja) | 電力検出回路 | |
| CN111355593B (zh) | 一种支持多模式PoE供电的PD设备 | |
| US5789959A (en) | Circuit configuration for direct voltage and alternating voltage decoupling | |
| EP0835580A1 (en) | Data access arrangement | |
| US4614843A (en) | Arrangement for opening the loop for a well-defined time interval from a telephone set | |
| US5307403A (en) | Telephone branch line transmission circuit with blocking capacitor | |
| KR940011281B1 (ko) | 정전압 구동형 드라이버 회로 | |
| US4337378A (en) | On-hook/off-hook detector circuit | |
| JPH0686459A (ja) | 給電電圧抑圧回路 | |
| CA1139470A (en) | Transformerless line interface circuit | |
| JPS5926686Y2 (ja) | 端末装置の電源回路 | |
| KR100216713B1 (ko) | 회선 자동 선택 장치 | |
| KR0117403Y1 (ko) | 도어폰과 본체의 인터페이스 회로 | |
| CN116170245A (zh) | 电源的控制电路以及poe供电电路 | |
| RU2107399C1 (ru) | Устройство согласования телефонной линии с емкостной нагрузкой | |
| JP3444057B2 (ja) | カメラドアホンシステム | |
| HU187023B (en) | Circuit arrangement for joining teleprinter apparatus with single-current working |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |