JP2935402B2 - Imaging device - Google Patents
Imaging deviceInfo
- Publication number
- JP2935402B2 JP2935402B2 JP34676893A JP34676893A JP2935402B2 JP 2935402 B2 JP2935402 B2 JP 2935402B2 JP 34676893 A JP34676893 A JP 34676893A JP 34676893 A JP34676893 A JP 34676893A JP 2935402 B2 JP2935402 B2 JP 2935402B2
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- array chip
- wiring
- image
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】[0001]
【発明の利用分野】この発明は、ＬＥＤヘッドやプラズ
マヘッド，イメージセンサ等の画像装置に関する。The present invention relates to an image device such as an LED head, a plasma head, and an image sensor.
【０００２】[0002]
【従来技術】ダイナミック駆動の画像装置では、ガラス
基板に薄膜配線で高密度配線を施し、この基板上に画像
アレイチップとアノード駆動ＩＣとを搭載する。画像ア
レイチップのダイナミック駆動用のカソード駆動ＩＣは
電流量が大きいため、ガラス基板とは別のプリント基板
に搭載し、ガラス基板とはフレキシブルプリント基板で
接続する。2. Description of the Related Art In a dynamic driving image apparatus, a glass substrate is provided with high-density wiring by thin film wiring, and an image array chip and an anode driving IC are mounted on the substrate. Since the cathode drive IC for dynamic drive of the image array chip has a large amount of current, it is mounted on a printed board separate from the glass substrate, and is connected to the glass substrate by a flexible printed board.
【０００３】ここでガラス基板に薄膜配線を施すのは精
密配線のためであり、例えば標準的な解像度である３０
０ＤＰＩの場合、配線ピッチは８４．７μｍとなる。こ
れに対して硬質プリント基板等での厚膜配線では、線幅
とギャップとを各５０μｍとして、１００μｍ程度が配
線ピッチの下限である。画像装置では、線幅や線と線と
のギャップの他に、ワイヤボンディングのためのパッド
が必要で、硬質プリント基板では２００ＤＰＩ程度の低
解像度の画像装置しか実現できない。即ち、３００ＤＰ
Ｉ以上の解像度では配線ピッチが８５μｍ程度となり、
しかもここにワイヤボンディングパッドを設ける必要が
あるため、ガラス基板上の薄膜配線しか用いることがで
きなかったのである。しかしガラス基板は高価で、かつ
薄膜配線は生産性に劣る。Here, the thin film wiring is applied to the glass substrate for precision wiring. For example, a standard resolution of 30 is used.
In the case of 0 DPI, the wiring pitch is 84.7 μm. On the other hand, in the case of a thick-film wiring on a hard printed board or the like, the lower limit of the wiring pitch is about 100 μm, where each of the line width and the gap is 50 μm. In an image device, a pad for wire bonding is required in addition to a line width and a gap between lines, and a hard printed circuit board can realize only an image device with a low resolution of about 200 DPI. That is, 300DP
With a resolution of I or higher, the wiring pitch is about 85 μm,
Moreover, since it is necessary to provide a wire bonding pad here, only a thin film wiring on a glass substrate can be used. However, glass substrates are expensive, and thin-film wiring is inferior in productivity.
【０００４】従来技術では、ガラス基板の他に、カソー
ド駆動ＩＣを搭載した別の基板が必要で、基板の枚数は
２枚である。またこれ以外に、ガラス基板とカソード駆
動ＩＣの基板とを接続するフレキシブルプリント基板が
必要である。これはダイナミック駆動では、カソード駆
動ＩＣに大きな電流が流れるため、ガラス基板上の薄膜
配線では電流を賄えないからである。これらのため、単
に基板が２枚必要なだけでなく、基板間を半田付け等で
接続する必要があり、作業時間の増加と半田付け不良に
よる歩留りの低下とを招いていた。またフレキシブルプ
リント基板の半田付けでは、フラックスを均一に塗布す
る必要があり、不均一に塗布すると接続不良を生じ、ヘ
ッドの不良をもたらした。しかし、フレキシブルプリン
ト基板にフラックスを均一に塗布するのは難しい。In the prior art, another substrate on which a cathode drive IC is mounted is required in addition to the glass substrate, and the number of substrates is two. In addition, a flexible printed board for connecting the glass substrate and the substrate of the cathode drive IC is required. This is because a large current flows through the cathode drive IC in the dynamic drive, so that the thin film wiring on the glass substrate cannot cover the current. For these reasons, not only two substrates are required, but also it is necessary to connect the substrates by soldering or the like, resulting in an increase in working time and a decrease in yield due to poor soldering. Further, in the soldering of the flexible printed circuit board, it is necessary to apply the flux uniformly, and if it is applied unevenly, a connection failure occurs, resulting in a head failure. However, it is difficult to uniformly apply the flux to the flexible printed circuit board.
【０００５】[0005]
【発明の課題】この発明の課題は、 1) 画像アレイチップとカソード駆動ＩＣ並びにアノー
ド駆動ＩＣを１枚の基板に搭載して、基板を１枚にし、 2) かつ、硬質プリント基板等の安価な基板を用いるこ
とを可能にすることにある。The object of the present invention is to 1) mount an image array chip, a cathode drive IC, and an anode drive IC on one substrate to make the substrate one, and 2) to reduce the cost of a rigid printed circuit board or the like. It is possible to use a simple substrate.
【０００６】[0006]
【発明の構成】この発明は、矩形状の基板の一方主面長
手方向に複数の画像アレイチップを配列し、アノード駆
動ＩＣとカソード駆動ＩＣとで、該アレイチップをダイ
ナミック駆動するようにした画像装置において、画像ア
レイチップではその受発光体の列の両側にワイヤボンデ
ィングパッドを配列して、各受発光体を電極を介して１
個のワイヤボンディングパッドと接続し、基板では、画
像アレイ２個単位のＵ字状のデータバスを、画像アレイ
チップの列の両サイド側に設けることにより、画像アレ
イチップの列の一方の側に配設した第１のデータバス
と、画像アレイチップの列の他方の側に配設した第２の
データバスとを構成し、画像アレイチップと第１及び第
２のデータバスとをワイヤボンディングし、かつ該第１
及び第２のデータバスはアレイチップ２個毎に分断し
て、スルーホールと基板の裏面配線とを介して、分断し
た第１のデータバスと第１のデータバス、及び分断した
第２のデータバスと第２のデータバスとを相互に接続
し、さらに第１のデータバスと第１のデータバスとの
間、もしくは第２のデータバスと第２のデータバスとの
間のいずれかに共通電極配線を敷設して、画像アレイチ
ップの共通電極に接続し、前記の主面上にカソード駆動
ＩＣとアノード駆動ＩＣとを搭載して、カソード駆動Ｉ
Ｃを共通電極配線に接続し、またアノード駆動ＩＣを前
記第１及び第２のデータバスに接続してなることを特徴
とする。画像アレイチップには受発光体を配列したもの
を用い、例えばＬＥＤアレイチップやプラズマアレイチ
ップ、あるいはイメージセンサの光電池アレイチップ等
とする。また基板は、好ましくは硬質プリント基板とす
る。According to the present invention, there is provided an image in which a plurality of image array chips are arranged in the longitudinal direction of one main surface of a rectangular substrate, and the array chips are dynamically driven by an anode driving IC and a cathode driving IC. In the device, in the image array chip, wire bonding pads are arranged on both sides of the row of the light emitting and receiving members, and each light emitting and receiving member is connected to each other through electrodes.
Connected to two wire bonding pads, and on the substrate, a U-shaped data bus of two image arrays is provided on both sides of the image array chip row, so that one side of the image array chip row is provided. A first data bus is provided and a second data bus is provided on the other side of the array of image array chips, and the image array chip is wire-bonded to the first and second data buses. And the first
And the second data bus is divided for every two array chips, and the divided first data bus and the first data bus, and the divided second data bus are separated through the through hole and the back surface wiring of the substrate. A bus and a second data bus are connected to each other, and are further shared between the first data bus and the first data bus or between the second data bus and the second data bus. Electrode wiring is laid, connected to the common electrode of the image array chip, and a cathode drive IC and an anode drive IC are mounted on the main surface, and the cathode drive IC is mounted.
C is connected to a common electrode wiring, and an anode drive IC is connected to the first and second data buses. As the image array chip, an array of light receiving and emitting elements is used, for example, an LED array chip, a plasma array chip, or a photocell array chip of an image sensor. The substrate is preferably a hard printed circuit board.
【０００７】[0007]
【発明の作用】この発明では、画像アレイチップの列の
一方に第１のデータバスを、他方に第２のデータバスを
設けるので、これらのデータバスの配線密度は１／２に
低下する。これに伴って画像アレイチップは、受発光体
の列の両側にワイヤボンディングパッドを配列したアレ
イチップとする。配線密度を１／２に低下させたので、
硬質プリント基板等を用いることができる。硬質プリン
ト基板等を用いると、配線の電流容量を薄膜配線に比べ
大きくとれるため、大電流のカソード駆動ＩＣを同じ基
板に搭載でき、この結果、基板は１枚で良く、しかも基
板間接続の工程が不要になる。また当然に、基板間接続
用のフレキシブルプリント基板も不要になる。基板は硬
質プリント基板等の安価な、厚膜配線（例えば銅箔のエ
ッチングによる配線）を用いた基板で良く、高価なガラ
ス基板や生産性の低い薄膜配線の成膜工程が不要にな
る。According to the present invention, the first data bus is provided on one of the columns of the image array chip and the second data bus is provided on the other, so that the wiring density of these data buses is reduced to half. Accordingly, the image array chip is an array chip in which wire bonding pads are arranged on both sides of a row of light receiving and emitting members. Since the wiring density has been reduced by half,
A hard printed board or the like can be used. When a hard printed board is used, the current capacity of the wiring can be made larger than that of the thin-film wiring, so that the cathode drive IC with a large current can be mounted on the same board. Becomes unnecessary. Also, needless to say, a flexible printed board for connection between the boards is not required. The substrate may be a substrate using inexpensive thick film wiring (for example, wiring by etching of copper foil) such as a hard printed board, and an expensive glass substrate and a thin film wiring with low productivity are not required.
【０００８】画像アレイチップの共通電極をカソード駆
動ＩＣに接続するため、Ｕ字状に分断したデータバスの
隙間（第１のデータバスと次の第１のデータバスとの隙
間、あるいは第２のデータバスと次の第２のデータバス
との隙間）に共通電極配線を施し、分断した第１のデー
タバスと第１のデータバス、及び分断した第２のデータ
バスと第２のデータバスは、スルーホールと基板の裏面
配線を介して相互に接続する。このため、第１及び第２
のデータバスと共通電極配線とを、１枚の基板の同じ面
に配置することができる。In order to connect the common electrode of the image array chip to the cathode driving IC, a gap between the data buses divided into a U-shape (a gap between the first data bus and the next first data bus, or a second gap). A common electrode wiring is provided in the gap between the data bus and the next second data bus, and the divided first data bus and first data bus, and the divided second data bus and second data bus are , Through a through hole and a wiring on the back surface of the substrate. For this reason, the first and second
Can be arranged on the same surface of a single substrate.
【０００９】[0009]
【実施例】図１〜図５に実施例を示す。図１において、
２はＬＥＤアレイチップで、例えば４０個１列に直線状
に配置する。３は画像データを供給するためのアノード
駆動ＩＣで、４はダイナミック駆動用のカソード駆動Ｉ
Ｃである。６は硬質プリント基板、８は基板６に設けた
データバスである。データバス８はＬＥＤアレイチップ
２の列の、図での上下両側に設け、ＬＥＤアレイチップ
２個単位に分断して繰り返し、Ｕ字状をしている。１０
は共通電極配線で、ＬＥＤアレイチップ２の共通電極に
接続し、データバス８と次のデータバス８の隙間からア
レイチップ２の底面へと導く。１２はアノード駆動ＩＣ
３に接続したバスである。分断したデータバス８は、ス
ルーホールと基板６の裏面配線１４を介して相互に接続
する。１６はカソード駆動ＩＣへの信号線で、１８はコ
ネクタでプリンタ本体等との接続に用いる。1 to 5 show an embodiment. In FIG.
Reference numeral 2 denotes an LED array chip, for example, 40 LEDs are arranged in a line in a line. Reference numeral 3 denotes an anode driving IC for supplying image data, and reference numeral 4 denotes a cathode driving IC for dynamic driving.
C. Reference numeral 6 denotes a hard printed board, and reference numeral 8 denotes a data bus provided on the board 6. The data bus 8 is provided on both the upper and lower sides of the row of the LED array chips 2 in the figure, and is divided into two LED array chips and repeated to form a U-shape. 10
Is a common electrode wiring, which is connected to the common electrode of the LED array chip 2 and leads from the gap between the data bus 8 and the next data bus 8 to the bottom surface of the array chip 2. 12 is an anode drive IC
3 is a bus connected. The divided data buses 8 are connected to each other via the through holes and the back wiring 14 of the substrate 6. Reference numeral 16 denotes a signal line to the cathode drive IC, and reference numeral 18 denotes a connector used for connection to a printer body or the like.
【００１０】図２に、ＬＥＤアレイチップ２個分の配線
を拡大して示し、図ではワイヤ線は省略した。２０は発
光体で、例えば８４．７μｍピッチでアレイチップ２の
１個当たり６４個直線状に設け、２２はワイヤボンディ
ングパッドで、３２個をパッド２２ａとして発光体２０
の上側に、残る３２個をパッド２２ｂとして下側に配置
した。２４，２６はワイヤボンディングパッドである。
２８はスルーホールで、バス８，８間の接続に用いる。FIG. 2 shows an enlarged view of the wiring for two LED array chips, and wire lines are omitted in the figure. Reference numeral 20 denotes a light-emitting body, for example, 64 light-emitting bodies are provided linearly at a pitch of 84.7 μm per array chip 2, and 22 is a wire bonding pad, and 32 are used as pads 22 a.
The remaining 32 pads were arranged on the upper side as pads 22b on the lower side. 24 and 26 are wire bonding pads.
Reference numeral 28 denotes a through hole, which is used for connection between the buses 8.
【００１１】パッド２２ａ，２２ｂは、アレイチップ２
の長手方向中心軸と、短辺方向中心軸（Ａ−Ａ軸）の２
軸に関して線対称とする。長手方向中心軸に関して対称
（図での上下対称）とするのは、パッド２２ａ，２２ｂ
に最大限広い面積を割り当てるためである。例えば解像
度を３００ＤＰＩとすると、パッド２２ａ，２２ｂの配
列ピッチは約１７０μｍで、パッド幅を例えば１００μ
ｍ程度にできる。パッド２２ａ，２２ｂをＡ−Ａ軸に関
して線対称にするのは、データバス８と交差配線無しで
ワイヤボンディングするためで、これ以外の場合、上側
のデータバス８ａと下側のデータバス８ｂに交差配線が
必要なる。The pads 22a and 22b are connected to the array chip 2
2 of the central axis in the longitudinal direction and the central axis in the short side direction (A-A axis).
Line symmetric with respect to the axis. The pads 22a and 22b are symmetrical about the longitudinal center axis (vertical symmetry in the figure).
In order to allocate the maximum area to the maximum. For example, if the resolution is 300 DPI, the arrangement pitch of the pads 22a and 22b is about 170 μm, and the pad width is 100 μm, for example.
m. The pads 22a and 22b are made to be line-symmetric with respect to the A-A axis in order to wire-bond without intersecting wiring with the data bus 8. In other cases, the pads 22a and 22b intersect with the upper data bus 8a and the lower data bus 8b. Wiring is required.
【００１２】例えば図での下側のデータバス８ｂを見る
と、左端のパッド２４−１には左側のアレイチップの左
端の発光体へのデータが現れ、右端のパッド２４−６４
には右側のアレイチップの右端の発光体へのデータが現
れる。ここでパッド２２ａ，２２ｂをアレイチップ２の
Ａ−Ａ軸に関して線対称に配置すると、左側のアレイチ
ップの左端の発光体に接続したアレイチップ上のパッド
が基板６のパッド２４−１に接した位置に現れ、右側の
アレイチップの右端の発光体に接続したパッドがパッド
２４−６４に接した位置に現れる。このため基板６のパ
ッド２４を最も近いアレイチップ２のパッド２２ｂに接
続するだけで、正しい接続ができる。このことは両端以
外の発光体へのデータの供給や、上側のパッド２２ａに
ついても同様で、線対称では基板６のパッド２４を最も
近いアレイチップ２上のパッド２２ａ，２２ｂにワイヤ
ボンディングするだけで良い。For example, looking at the lower data bus 8b in the figure, data to the leftmost light emitter of the left array chip appears on the leftmost pad 24-1 and the rightmost pad 24-64.
Shows data to the rightmost luminous body of the right array chip. Here, when the pads 22a and 22b are arranged symmetrically with respect to the AA axis of the array chip 2, the pads on the array chip connected to the left end illuminant of the left array chip contact the pads 24-1 of the substrate 6. Position, and the pad connected to the right-most illuminant of the right array chip appears at a position in contact with pads 24-64. Therefore, a correct connection can be achieved only by connecting the pad 24 of the substrate 6 to the pad 22b of the closest array chip 2. The same applies to the supply of data to the light emitters other than both ends and the upper pads 22a. In line symmetry, the pads 24 of the substrate 6 are simply wire-bonded to the pads 22a and 22b on the closest array chip 2. good.
【００１３】これに対して、パッド２２ａ，２２ｂをＡ
−Ａ軸に関して線対称に配置しないと、接続が不可能に
なる。例えばパッド２２ａ，２２ｂをアレイチップ２の
中心に対し、点対称に配置したとする。すると、下の列
の右端のパッド２４−６４は、上側の列の右端のパッド
２２ａに接続しなければならない。これはパッド２４−
６４に右側のアレイチップの最も右の発光体へのデータ
があり、点対称ではこの発光体には上側の列で右端のパ
ッド２２ａが接続されるからである。この配置で接続す
るには、データバス８ａ，８ｂをアレイチップ２の底部
で交差しなければならず、これは配線密度を２倍に増加
させ、硬質プリント基板６を用いるとの目的と矛盾す
る。On the other hand, pads 22a and 22b
-Connection is not possible unless arranged symmetrically with respect to the A axis. For example, it is assumed that the pads 22a and 22b are arranged point-symmetrically with respect to the center of the array chip 2. Then, the rightmost pads 24-64 in the lower row must be connected to the rightmost pads 22a in the upper row. This is pad 24-
This is because 64 has data for the rightmost luminous body of the right array chip, and this luminous body is connected to the rightmost pad 22a in the upper row in the point symmetry. To connect in this arrangement, the data buses 8a, 8b must cross at the bottom of the array chip 2, which doubles the wiring density and contradicts the purpose of using a rigid printed circuit board 6. .
【００１４】図３に、基板６の断面を示す。ＬＥＤアレ
イチップ２のパッド２２をデータバス８のパッド２４に
ワイヤボンディングし、ＩＣ３，４も同様にバス１２や
信号線１６にワイヤボンディングする。またアレイチッ
プ２の２個毎に分断したデータバス８は、スルーホール
２８と裏面配線１４を用いて相互に接続する。FIG. 3 shows a cross section of the substrate 6. The pads 22 of the LED array chip 2 are wire-bonded to the pads 24 of the data bus 8, and the ICs 3 and 4 are also wire-bonded to the bus 12 and the signal lines 16. The data bus 8 divided for every two array chips 2 is connected to each other using the through hole 28 and the back wiring 14.
【００１５】実施例の基板構成の特徴を説明する。ＬＥ
Ｄアレイチップ２の列の両側にデータバス８を設けたの
で、配線密度は１／２に低下する。これにはアレイチッ
プ２でパッド２２ａ，２２ｂを短辺方向中心軸Ａ−Ａに
関して線対称に配置し、データバス８，８間の交差配線
を除いたことが関係している。そして配線密度を１／２
に低下させたので、例えば解像度３００ＤＰＩの場合、
データバス８での配線ピッチは約１７０μｍに達し、例
えば１００μｍ幅のワイヤボンディングパッド２４を設
けても、５０μｍ以上の線間ギャップを残すことができ
る。この結果、安価な硬質プリント基板６を用いること
ができる。The features of the substrate configuration of the embodiment will be described. LE
Since the data buses 8 are provided on both sides of the column of the D array chip 2, the wiring density is reduced to half. This is related to the fact that the pads 22a and 22b in the array chip 2 are arranged line-symmetrically with respect to the central axis AA in the short side direction, and the cross wiring between the data buses 8 and 8 is removed. And the wiring density is reduced to 1/2
Since, for example, in the case of a resolution of 300 DPI,
The wiring pitch in the data bus 8 reaches about 170 μm. For example, even if a wire bonding pad 24 having a width of 100 μm is provided, a line gap of 50 μm or more can be left. As a result, an inexpensive hard printed circuit board 6 can be used.
【００１６】硬質プリント基板６を用いると、大きな電
流容量が必要な共通電極配線１０や信号線１６を形成で
き、カソード駆動ＩＣ４を基板６に搭載できる。このた
め１枚の基板６に、ＬＥＤアレイチップ２やアノード駆
動ＩＣ３の他に、カソード駆動ＩＣ４を搭載でき、基板
を１枚にできる。When the hard printed board 6 is used, the common electrode wiring 10 and the signal line 16 requiring a large current capacity can be formed, and the cathode drive IC 4 can be mounted on the board 6. Therefore, in addition to the LED array chip 2 and the anode driving IC 3, the cathode driving IC 4 can be mounted on one substrate 6, and the number of substrates can be reduced to one.
【００１７】ＬＥＤアレイチップ２の共通電極には、Ｕ
字状にアレイチップ２の２個単位で分断したデータバス
８の隙間から共通電極配線１０を接続でき、しかも分断
したデータバス８はスルーホール２８と裏面配線１４で
相互に接続できる。また硬質プリント基板６ではスルー
ホールの形成も容易である。The common electrode of the LED array chip 2 has U
The common electrode wiring 10 can be connected from the gap of the data bus 8 divided into two units of the array chip 2 in a letter shape, and the divided data bus 8 can be mutually connected by the through hole 28 and the back wiring 14. In the hard printed circuit board 6, through holes can be easily formed.
【００１８】図４，図５に、画像装置のハウジング３０
を示す。図５は図４の５−５線に沿った断面である。ハ
ウジング３０は例えば安価なプラスチックハウジングと
し、３２は駆動ＩＣ３，４と、アレイチップ２との間に
設けたシールド部で、ハウジング３０と一体に成型す
る。３４はシールド部３２の内面に設けた導電性被覆
で、例えば金属や導電性プラスチックを用い、接地す
る。３６は例えば金属のヘッドカバー、３８はミラー、
４０はレンズアレイチップである。FIGS. 4 and 5 show a housing 30 of the image apparatus.
Is shown. FIG. 5 is a cross section taken along line 5-5 in FIG. The housing 30 is, for example, an inexpensive plastic housing, and 32 is a shield provided between the drive ICs 3 and 4 and the array chip 2 and is formed integrally with the housing 30. Reference numeral 34 denotes a conductive coating provided on the inner surface of the shield part 32, which is made of, for example, metal or conductive plastic and is grounded. 36 is a metal head cover, 38 is a mirror,
Reference numeral 40 denotes a lens array chip.
【００１９】画像装置は、図４の感光体ドラム０１に面
して、帯電器０２と図示しない現像器との間に配置し、
プリンタの小型化のため帯電器０２との隙間は僅かで、
ドラム０１に対する正面幅にも制限がある。帯電器０２
からは２−３ＫＶ程度の電位のノイズが生じ、このノイ
ズがＩＣ３，４に放電するとＩＣ３，４が破壊される。
破壊に至らなくとも、ノイズでＩＣ３，４が誤動作す
る。これ以外に、ＬＥＤアレイチップ２の光がＩＣ３，
４に入射すると誤動作することがある。またＩＣ３，４
からのノイズが、周囲に放射されることも防止しなけれ
ばならない。The image device is disposed between the charger 02 and a developing device (not shown), facing the photosensitive drum 01 in FIG.
The gap with the charger 02 is small due to the miniaturization of the printer,
There is also a limit on the front width of the drum 01. Charger 02
Causes noise having a potential of about 2-3 KV, and when this noise is discharged to the ICs 3 and 4, the ICs 3 and 4 are destroyed.
Even if the ICs are not destroyed, the ICs 3 and 4 malfunction due to noise. Besides, the light of the LED array chip 2 is
4 may cause malfunction. IC3,4
Noise from the surroundings must also be prevented.
【００２０】駆動ＩＣ３，４は、図での下側を金属カバ
ー３６でシールドし、これ以外の部分をシールド部３２
の導電性被覆３４でシールドする。ＩＣ３，４とＬＥＤ
アレイチップ２との位置関係は図５のようになり、両者
の間にはシールド部３２があり、ＩＣ３，４はシールド
部３２とカバー３６で密閉される。このため、アレイチ
ップ２側から侵入したノイズを電磁的にも光学的にも遮
断でき、かつＩＣ３，４からのノイズの放射も防止でき
る。シールド部３２は、ＩＣ３，４を囲む部分でハウジ
ング３０の内面に、金属や導電性プラスチックの被覆を
設けるだけで良く、特に限定するものではないが、ハウ
ジング３０の全体を高価な導電性プラスチックで構成す
る必要はない。The drive ICs 3 and 4 are shielded by a metal cover 36 on the lower side in FIG.
With a conductive coating 34. IC3,4 and LED
The positional relationship with the array chip 2 is as shown in FIG. 5, and there is a shield part 32 between the two, and the ICs 3 and 4 are sealed by the shield part 32 and the cover 36. For this reason, noise that has entered from the array chip 2 side can be cut off electromagnetically and optically, and noise emission from the ICs 3 and 4 can be prevented. The shield part 32 only needs to provide a coating of metal or conductive plastic on the inner surface of the housing 30 in a portion surrounding the ICs 3 and 4. Although not particularly limited, the entire housing 30 is made of expensive conductive plastic. No need to configure.
【００２１】実施例のように、基板６の中央にＬＥＤア
レイチップ２を配列し、その両側にデータバス８やＩＣ
４等を設けると、基板幅が増加し、小径の感光体ドラム
０１への取付が難しくなる。これはプリンタ等の小型化
の要求に一致しない。そこでハウジング３０に固定した
ミラー３８を用いて、光路を９０度曲げて基板６に平行
にし、感光体ドラム０１に対する画像装置の取付幅を減
少させる。このようにすれば、基板６の幅が増加しても
画像装置の正面幅（感光体ドラム０１に面した幅）は増
加せず、小さなドラム０１に対し容易に取り付けること
ができる。As in the embodiment, the LED array chips 2 are arranged in the center of the substrate 6, and the data bus 8 and the IC
When 4 or the like is provided, the width of the substrate increases, and it is difficult to attach the photosensitive drum 01 to the small-diameter photosensitive drum 01. This does not match the demand for miniaturization of printers and the like. Therefore, using a mirror 38 fixed to the housing 30, the optical path is bent 90 degrees to be parallel to the substrate 6, and the mounting width of the image device to the photosensitive drum 01 is reduced. In this way, even if the width of the substrate 6 increases, the front width of the image device (the width facing the photosensitive drum 01) does not increase, and the image device can be easily attached to the small drum 01.
【００２２】[0022]
【発明の効果】この発明では、 1) 画像アレイチップとカソード駆動ＩＣ並びにアノー
ド駆動ＩＣを１枚の基板に搭載して、基板を１枚にする
ことができ、 2) しかも、硬質プリント基板等の安価な基板を用いる
ことができる。またこれらに伴って、 3) 半田付け等による基板間の接続が不要になり、しか
も高価なフレキシブルプリント基板が不要になる。According to the present invention, 1) the image array chip, the cathode drive IC, and the anode drive IC can be mounted on a single substrate, and the substrate can be reduced to a single substrate. Inexpensive substrates can be used. Accordingly, 3) connection between boards by soldering or the like becomes unnecessary, and an expensive flexible printed board becomes unnecessary.
【図１】 実施例の画像装置の基板配線を示す要部平
面図FIG. 1 is a plan view of a main part showing substrate wiring of an image apparatus according to an embodiment.
【図２】 実施例に用いたＬＥＤアレイチップの平面
図FIG. 2 is a plan view of an LED array chip used in Examples.
【図３】 実施例の画像装置の要部断面図FIG. 3 is a sectional view of a main part of the image apparatus according to the embodiment.
【図４】 変形例の画像装置の使用状態を示す断面図FIG. 4 is a cross-sectional view illustrating a usage state of an image device according to a modification.
【図５】 実施例の画像装置の断面図FIG. 5 is a cross-sectional view of the image apparatus according to the embodiment.
２ ＬＥＤアレイチップ ３０ ハウジ
ング３ アノード駆動ＩＣ ３２ シ
ールド部 ４ カソード駆動ＩＣ ３４ 導電性
被覆 ６ 硬質プリント基板 ３６ ヘッド
カバー ８ データバス ３８ ミラー １０ 共通電極配線 ４０ レン
ズアレイチップ １２ バス １４ 裏面配線 １６ 信号線 １８ コネクタ ２０ 発光体 ２２，２４，２６ ワイヤボンディングパッド ２８ スルーホール2 LED Array Chip 30 Housing 3 Anode Drive IC 32 Shield 4 Cathode Drive IC 34 Conductive Coating 6 Hard Printed Board 36 Head Cover 8 Data Bus 38 Mirror 10 Common Electrode Wiring 40 Lens Array Chip 12 Bus 14 Back Wiring 16 Signal Wire 18 Connector Reference Signs List 20 luminous body 22, 24, 26 wire bonding pad 28 through hole
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 7/02 (56)参考文献 特開 平４−356978（ＪＰ，Ａ) 特開 昭62−165377（ＪＰ，Ａ) 特開 平５−328021（ＪＰ，Ａ) 特開 平３−108871（ＪＰ，Ａ) 特開 平４−111391（ＪＰ，Ａ) 特開 昭62−109668（ＪＰ，Ａ) 実開 平１−91550（ＪＰ，Ｕ) 実開 平１−70548（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/44 B41J 2/45 B41J 2/455 H01L 33/00 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H05K 7/02 (56) References JP-A-4-356978 (JP, A) JP-A-62-165377 (JP, A) Japanese Unexamined Patent Publication No. Hei 5-328802 (JP, A) Japanese Unexamined Patent Publication No. Hei 3-108871 (JP, A) Japanese Unexamined Patent Publication No. Hei 4-111391 (JP, A) Japanese Unexamined Patent Publication No. Sho 62-109668 (JP, A) JP, U) Japanese Utility Model Hei 1-70548 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) B41J 2/44 B41J 2/45 B41J 2/455 H01L 33/00
Claims (1)
の画像アレイチップを配列し、アノード駆動ＩＣとカソ
ード駆動ＩＣとで、該アレイチップをダイナミック駆動
するようにした画像装置において、 画像アレイチップではその受発光体の列の両側にワイヤ
ボンディングパッドを配列して、各受発光体を電極を介
して１個のワイヤボンディングパッドと接続し、基板で
は、画像アレイ２個単位のＵ字状のデータバスを、画像
アレイチップの列の両サイド側に設けることにより、画
像アレイチップの列の一方の側に配設した第１のデータ
バスと、画像アレイチップの列の他方の側に配設した第
２のデータバスとを構成し、画像アレイチップと第１及
び第２のデータバスとをワイヤボンディングし、かつ該
第１及び第２のデータバスはアレイチップ２個毎に分断
して、スルーホールと基板の裏面配線とを介して、分断
した第１のデータバスと第１のデータバス、及び分断し
た第２のデータバスと第２のデータバスとを相互に接続
し、さらに第１のデータバスと第１のデータバスとの
間、もしくは第２のデータバスと第２のデータバスとの
間のいずれかに共通電極配線を敷設して、画像アレイチ
ップの共通電極に接続し、 前記の主面上にカソード駆動ＩＣとアノード駆動ＩＣと
を搭載して、カソード駆動ＩＣを共通電極配線に接続
し、またアノード駆動ＩＣを前記第１及び第２のデータ
バスに接続してなる、画像装置。1. An image apparatus in which a plurality of image array chips are arranged in the longitudinal direction of one main surface of a rectangular substrate, and the array chips are dynamically driven by an anode driving IC and a cathode driving IC. In an array chip, wire bonding pads are arranged on both sides of a row of the light emitting and receiving members, and each light receiving and emitting member is connected to one wire bonding pad via an electrode. By providing a data bus having a shape on both sides of a row of image array chips, a first data bus arranged on one side of the row of image array chips and the other side of the row of image array chips are provided. An image array chip and the first and second data buses are wire-bonded, and the first and second data buses are arrayed. The first data bus and the first data bus, and the second data bus and the second data bus which are divided through the through hole and the wiring on the back surface of the substrate. Are connected to each other, and a common electrode wiring is laid either between the first data bus and the first data bus or between the second data bus and the second data bus, and A cathode drive IC and an anode drive IC are mounted on the main surface, the cathode drive IC is connected to a common electrode wiring, and the anode drive IC is connected to the first and second electrodes. An image device connected to a data bus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34676893A JP2935402B2 (en) | 1993-12-22 | 1993-12-22 | Imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34676893A JP2935402B2 (en) | 1993-12-22 | 1993-12-22 | Imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07178960A JPH07178960A (en) | 1995-07-18 |
| JP2935402B2 true JP2935402B2 (en) | 1999-08-16 |
Family
ID=18385692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34676893A Expired - Fee Related JP2935402B2 (en) | 1993-12-22 | 1993-12-22 | Imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2935402B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4511012B2 (en) * | 2000-10-31 | 2010-07-28 | 京セラ株式会社 | Optical printer head |
| EP1658642B1 (en) | 2003-08-28 | 2014-02-26 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| KR102261835B1 (en) * | 2014-11-04 | 2021-06-08 | 엘지이노텍 주식회사 | Lighting source module and display module having the same |
| JP6476478B2 (en) * | 2017-02-21 | 2019-03-06 | 鼎元光電科技股▲ふん▼有限公司 | Light emitting device and method for manufacturing light emitting device |
-
1993
- 1993-12-22 JP JP34676893A patent/JP2935402B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07178960A (en) | 1995-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007305742A (en) | Led light source device | |
| JP2935402B2 (en) | Imaging device | |
| JPH09246602A (en) | Light emitting diode array light source | |
| US6611280B1 (en) | Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head | |
| KR940009023B1 (en) | Light emissiow diode printer head | |
| KR0173431B1 (en) | Ic for driving printer and print head | |
| JP2000289250A (en) | Led array chip and led array print head | |
| JPH06278313A (en) | Image device | |
| JPH07325315A (en) | Display device | |
| JPH05254164A (en) | High density mounting functional device | |
| JP3599121B2 (en) | Imaging device | |
| JP3649292B2 (en) | Imaging device | |
| US6639251B1 (en) | Light emitting element array module and printer head and micro-display using the same | |
| JP3429550B2 (en) | Imaging device | |
| JPH0536289Y2 (en) | ||
| JP2914643B2 (en) | Imaging device | |
| JP2803655B2 (en) | Tape carrier package | |
| JP3384696B2 (en) | LED print head | |
| KR930000703B1 (en) | Thermal recording element | |
| JP2739300B2 (en) | Liquid crystal drive | |
| JPH07214821A (en) | Imaging device | |
| JPH07228003A (en) | Image apparatus | |
| KR920003079B1 (en) | Printer head | |
| JPS6226875A (en) | Light-emitting diode unit | |
| JPH0517895Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |