JP2930364B2 - Digital audio effector - Google Patents

Digital audio effector

Info

Publication number
JP2930364B2
JP2930364B2 JP2104989A JP10498990A JP2930364B2 JP 2930364 B2 JP2930364 B2 JP 2930364B2 JP 2104989 A JP2104989 A JP 2104989A JP 10498990 A JP10498990 A JP 10498990A JP 2930364 B2 JP2930364 B2 JP 2930364B2
Authority
JP
Japan
Prior art keywords
data
digital
block
audio
nrz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2104989A
Other languages
Japanese (ja)
Other versions
JPH043553A (en
Inventor
敏弘 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2104989A priority Critical patent/JP2930364B2/en
Publication of JPH043553A publication Critical patent/JPH043553A/en
Application granted granted Critical
Publication of JP2930364B2 publication Critical patent/JP2930364B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタルオーデイオインターフエースフオ
ーマツトに基づいたデジタルオーデイオエフエクタに関
するものである。
Description: FIELD OF THE INVENTION The present invention relates to a digital audio interface based on a digital audio interface format.

従来の技術 デジタルオーデイオインターフエースフオーマツトで
変調されたデータを復調し、目的のオーデイオデータに
変化させ、再びデジタルオーデイオインターフエースフ
オーマツトに変調させるには、デジタルオーデイオイン
ターフエース復調回路とデジタルシグナルプロセツサ
(DSP)とデジタルオーデイオインターフエース変調回
路が用いられる。
2. Description of the Related Art A digital audio interface demodulation circuit and a digital signal processor are used to demodulate data modulated by a digital audio interface format, change the demodulated data to target audio data, and then re-modulate the data to a digital audio interface format. (DSP) and a digital audio interface modulation circuit are used.

以下に従来のデジタルオーデイオエフエクタについて
説明する。第3図は従来のデジタルオーデイオエフエツ
クタの電気的結線図である。第3図において、1は復調
ブロツク、2はDSP、7は変調ブロツクである。
Hereinafter, a conventional digital audio eflector will be described. FIG. 3 is an electrical connection diagram of a conventional digital audio effector. In FIG. 3, 1 is a demodulation block, 2 is a DSP, and 7 is a modulation block.

デジタルオーデイオインターフエースフオーマツトで
変調されたデータ(デジタルI/Oデータ)を復調し、目
的のオーデイオデータに変化させ、再びデジタルI/Oデ
ータに変調させるには、デジタルI/Oデータを復調ブロ
ツク1でデジタルオーデイオデータに復調し、復調され
たデジタルオーデイオデータをDSP2で目的のオーデイオ
データに変化させ、変調ブロツク7でデジタルI/Oデー
タに変調する。このとき、変調ブロツク7に加えられる
MCKはマスタークロツクとして使用するサンプリング周
波数(FS)の128倍のクロツク(4chモードでは256FS
である。
To demodulate the data (digital I / O data) modulated by the digital audio interface format, change it to the target audio data, and modulate it back to digital I / O data, demodulate the digital I / O data. At 1, demodulation is performed to digital audio data, the demodulated digital audio data is changed to target audio data at DSP2, and modulated to digital I / O data at modulation block 7. At this time, it is added to the modulation block 7.
MCK is the sampling frequency used as a master clock arrives (F S) of 128 times the clock (256F S in 4ch mode)
It is.

発明が解決しようとする問題点 しかし、上記の従来の構成では、復調ブロツク1に入
力されるデジタルI/Oデータの中のV.U.C.Pに含まれるUb
it、Cbitのデータが欠落するという問題を有している。
However, in the above-described conventional configuration, the Ub included in the VUCP in the digital I / O data input to the demodulation block 1
There is a problem that data of it and Cbit are missing.

本発明は上記従来の問題を解決するもので、Ubit、Cb
itのデータをもとのままの状態でオーデイオデータを目
的のオーデイオデータに変化させることができるデジタ
ルオーデイオエフエクタを提供することを目的とするも
のである。
The present invention solves the above-mentioned conventional problems, and Ubit, Cb
It is an object of the present invention to provide a digital audio efcter that can change audio data to target audio data while keeping the data of it as it is.

問題点を解決するための手段 上記問題を解決するために本発明のデジタルオーデイ
オエフエクタは、デジタルI/Oデータを復調する復調ブ
ロツクを設け、この復調ブロツクで復調されたデジタル
オーデイオデータを目的のオーデイオデータに変化させ
るDSPを設け、一方、オーデイオデータを復調する途中
で復調ブロツク内で発生したNRZデータ(デジタルI/Oデ
ータをNRZに復調したもの)を取り出し、このNRZデータ
をDSPから出力されるオーデイオデータと同期をとるた
めの第1の同期回路を設け、DSPを通したオーデイオデ
ータと第1の同期回路を通したNRZデータとのどちらか
を選択するデータセレクタを設け、データセレクタにお
けるデータ切替時のノイズを除去するノイズ除去回路を
設け、さらに復調ブロツク内で発生したNRZデータのCbi
tのブロツクの先頭を示すブロツククロツクを取り出
し、このブロツククロツクをノイズ除去回路から出力さ
れるデータと同期をとるための第2の同期回路を設け、
ノイズ除去回路を通したデータをデジタルI/Oデータに
変調する変調ブロツクを設けたものである。
Means for Solving the Problems In order to solve the above problems, the digital audio efector of the present invention is provided with a demodulation block for demodulating digital I / O data, and the digital audio data demodulated by the demodulation block is used for the purpose. A DSP for changing to audio data is provided, while NRZ data (digital I / O data demodulated to NRZ) generated in the demodulation block is extracted during the demodulation of audio data, and this NRZ data is output from the DSP. A first synchronizing circuit for synchronizing with the audio data, and a data selector for selecting either audio data passed through the DSP or NRZ data passed through the first synchronizing circuit. A noise removal circuit is provided to remove noise at the time of switching, and the Cbi of NRZ data generated in the demodulation block
A second synchronization circuit for synchronizing the block with the data output from the noise elimination circuit is provided by taking out a block clock indicating the beginning of the block of t.
A modulation block for modulating data passed through the noise removal circuit into digital I / O data is provided.

作用 上記構成により、復調ブロツク内で復調途中で発生し
たNRZにはプリアングルデータと、V.U.C.Pデータ(Ubi
t、Cbit、P(パリテイ)bitデータ)が含まれており、
これらのサブデータをデータセレクタにより選択して取
り出して、復調ブロツクを通したオーデオデータに取り
込むことができ、結果的に、デジタルI/OデータのUbi
t、Cbitのデータをもとのままの状態でオーデイオデー
タを目的のオーデイオデータに変化させたデジタルI/O
データを出力することができる。
Operation With the above configuration, the pre-angle data and VUCP data (Ubi-Phase data) are added to the NRZ generated during the demodulation in the demodulation block.
t, Cbit, P (parity) bit data)
These sub data can be selected and taken out by the data selector and taken into the audio data through the demodulation block. As a result, the digital I / O data Ubi
Digital I / O that changes audio data to the target audio data while keeping t and Cbit data as they are
Data can be output.

実施例 以下、本発明の一実施例を図面に基づいて説明する。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例におけるデジタルオーデイ
オエフエクタの電気的結線を示す。第1図において、1
はデジタルI/Oデータを復調する復調ブロツク、2は復
調ブロツク1により復調されたデジタルオーデイオデー
タを目的のオーデイオデータに変化させるDSP、3は復
調ブロツク1内で復調途中で発生して復調ブロツク1よ
り出力されるNRZデータをDSP2より出力されるオーデイ
オデータに同期をとるための第1の同期回路であるシフ
トレジスタ、4はDSP2より出力されるオーデイオデータ
とシフトレジスタ3を通したNRZデータとのどちらかを
選択するデータセレクタ、5はデータ切替時のノイズを
除去するノイズ除去回路であるDフリツプフロツプ(DF
F)、6は復調ブロツク1より出力されるNRZデータのCb
itのブロツクの先頭を示すブロツククロツクをDFF5より
出力されるデータに含まれるNRZデータのCbitのブロツ
クの先頭と同期をとるシフトレジスタ、7はDFF5より出
力されるデータをデジタルI/Oデータに変調する変調ブ
ロツクである。
FIG. 1 shows the electrical connection of a digital audio efcter according to an embodiment of the present invention. In FIG. 1, 1
Is a demodulation block for demodulating digital I / O data, 2 is a DSP for changing digital audio data demodulated by demodulation block 1 to target audio data, 3 is a demodulation block generated during demodulation in demodulation block 1 and 1 The shift register 4, which is a first synchronization circuit for synchronizing the NRZ data output from the DSP 2 with the audio data output from the DSP 2, is used for synchronizing the audio data output from the DSP 2 with the NRZ data passed through the shift register 3. A data selector 5 for selecting either one is a D flip-flop (DF) which is a noise removal circuit for removing noise at the time of data switching.
F) and 6 are Cb of the NRZ data output from the demodulation block 1.
A shift register that synchronizes the block indicating the beginning of the block of it with the beginning of the Cbit block of the NRZ data included in the data output from DFF5, and 7 converts the data output from DFF5 into digital I / O data. Modulation block to modulate.

このように構成されたデジタルオーデイオエフエクタ
について、以下その動作を説明する。復調ブロツク1に
よりデジタルI/Oデータを復調する。DSP2に復調ブロツ
ク1より出力されるオーデイオデータを入力し、目的の
オーデイオデータに変化させる。一方、オーデイオデー
タを復調する途中で復調ブロツク1内で発生するNRZデ
ータをシフトレジスト3によりDSP2を通したオーデイオ
データと同期をとり、データセレクタ4において、第2
図に示されているタイミング図のように、DSP2を通した
オーデイオデータaあるいはシフトレジスタ3を通した
NRZデータbを切替パルスdにより選択する。データセ
レクタ4から出力されるデータはデータ切替時のノイズ
を除去するためにDFF5を通る。復調ブロツク1で発生す
るブロツククロツクをDFF5を通したデータに含まれるNR
ZデータのCbitのブロツクの先頭と同期をとるためにシ
フトレジスタ6を通し、変調ブロツク7にDFF5に通した
NRZデータとシフトレジスタ6を通したブロツククロツ
クCを入力し、デジタルI/Oデータeに変調する。シフ
トレジスタ3,6DFF5および変調ブロツク7に加えられるM
CKはマスタークロツクとして使用するサンプリング周波
数(FS)の128倍のクロツク(4chモードでは256FS)で
ある。
The operation of the thus-configured digital audio FF will be described below. The demodulation block 1 demodulates digital I / O data. The audio data output from the demodulation block 1 is input to the DSP 2 and changed to the target audio data. On the other hand, the NRZ data generated in the demodulation block 1 during the demodulation of the audio data is synchronized with the audio data passed through the DSP 2 by the shift register 3, and the data selector 4
As shown in the timing diagram, audio data a through DSP 2 or shift register 3
The NRZ data b is selected by the switching pulse d. The data output from the data selector 4 passes through DFF5 in order to remove noise at the time of data switching. The block clock generated in demodulation block 1 is replaced with the NR included in the data passed through DFF5.
Passed through the shift register 6 to synchronize with the beginning of the C bit block of Z data, and passed through the DFF 5 to the modulation block 7
The NRZ data and the clock C passed through the shift register 6 are input and modulated to digital I / O data e. M applied to shift registers 3, 6DFF5 and modulation block 7
CK (in the 4ch mode 256F S) 128 times the clock of the sampling frequency used as a master clock arrives (F S) is.

よつて、デジタルI/OデータのUbit、Cbit、を変化さ
せずにオーデイオデータを目的のオーデイオデータに変
化させたデジタルI/Oデータを出力できることになる。
Therefore, it is possible to output digital I / O data in which the audio data is changed to the target audio data without changing the Ubit and Cbit of the digital I / O data.

発明の効果 以上のように、本発明によれば、安定に精度良くデジ
タルI/OデータのUbit、Cbitを変化させずにオーデイオ
データを目的のオーデイオデータに変化させ、デジタル
I/Oデータを出力することが容易にでき、実用的にきわ
めて有用である。
As described above, according to the present invention, the audio data is changed to the target audio data without changing the Ubit and Cbit of the digital I / O data stably and accurately.
It can output I / O data easily and is very useful in practice.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例におけるデジタルオーデイオ
エフエクタを示す電気的結線図、第2図は同実施例にお
ける各ブロツク出力のタイミング図、第3図は従来のデ
ジタルオーデイオエフエクタを示す電気的結線図であ
る。 1……復調ブロツク、2……DSP、3……シフトレジス
タ(第1の同期回路)、4……データセレクタ、5……
DFF(ノイズ除去回路)、6……シフトレジスタ(第2
の同期回路)、7……変調ブロツク。
FIG. 1 is an electrical connection diagram showing a digital audio filter according to an embodiment of the present invention, FIG. 2 is a timing diagram of each block output in the embodiment, and FIG. 3 is an electrical diagram showing a conventional digital audio converter. FIG. 1 ... demodulation block, 2 ... DSP, 3 ... shift register (first synchronization circuit), 4 ... data selector, 5 ...
DFF (noise removal circuit), 6 shift register (second
7) Modulation block.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】デジタルオーデイオインターフエースフオ
ーマツトで変調されたデータ(デジタルI/Oデータ)を
復調する復調ブロツクと、復調されたデジタルオーデイ
オデータを目的のオーデイオデータに変化させるデジタ
ルシグナルプロセツサと、復調ブロツク内で復調途中で
NRZに復調されたデータをデジタルシグナルプロセツサ
を通したオーデイオデータと同期をとるための第1の同
期回路と、デジタルシグナルプロセツサを通したオーデ
イオデータと第1の同期回路を通したNRZデータとのど
ちらかを選択するデータセレクタと、データ切替時のノ
イズを除去するノイズ除去回路と、NRZに復調されたデ
ータのCbitのブロツクの先頭を示すブロツククロツクを
ノイズ除去回路を通したデータに同期をとるための第2
の同期回路と、ノイズ除去回路を通したデータをデジタ
ルI/Oデータに変調する変調ブロツクとを備え、NRZに復
調されたデータに含まれるUbit、Cbitのデータをもとの
ままの状態でオーデイオデータを目的のオーデイオデー
タに変化させるように構成されたデジタルオーデイオエ
フエクタ。
A demodulation block for demodulating data (digital I / O data) modulated by a digital audio interface format; a digital signal processor for converting demodulated digital audio data into target audio data; During demodulation in demodulation block
A first synchronizing circuit for synchronizing the data demodulated to the NRZ with audio data passed through the digital signal processor, and a first synchronizing circuit for synchronizing the audio data passed through the digital signal processor with the NRZ data passing through the first synchronizing circuit A data selector that selects one of the two, a noise removal circuit that removes noise at the time of data switching, and a block clock that indicates the beginning of the Cbit block of the data that has been demodulated to NRZ, and synchronizes the data with the data that passed through the noise removal circuit. Second to take
And a modulation block that modulates the data that has passed through the noise elimination circuit into digital I / O data.The Ubit and Cbit data contained in the data demodulated to NRZ are used as they are in the audio Digital audio efcta configured to convert data to the desired audio data.
JP2104989A 1990-04-19 1990-04-19 Digital audio effector Expired - Fee Related JP2930364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2104989A JP2930364B2 (en) 1990-04-19 1990-04-19 Digital audio effector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2104989A JP2930364B2 (en) 1990-04-19 1990-04-19 Digital audio effector

Publications (2)

Publication Number Publication Date
JPH043553A JPH043553A (en) 1992-01-08
JP2930364B2 true JP2930364B2 (en) 1999-08-03

Family

ID=14395507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2104989A Expired - Fee Related JP2930364B2 (en) 1990-04-19 1990-04-19 Digital audio effector

Country Status (1)

Country Link
JP (1) JP2930364B2 (en)

Also Published As

Publication number Publication date
JPH043553A (en) 1992-01-08

Similar Documents

Publication Publication Date Title
JPS63136852A (en) Signal transmission system
JP2930364B2 (en) Digital audio effector
EP0643511B1 (en) Synchronization circuit for subcarrier signal
JPH0320923B2 (en)
JPH0519341B2 (en)
JPH038634B2 (en)
JP2927052B2 (en) Carrier signal regeneration circuit
JPS60112343A (en) Demodulator of phase shift keying signal
JPS5546659A (en) Data information reproduction system
JPS55149554A (en) Carrier reproducing circuit
JPH082103B2 (en) High definition television
SU1374441A2 (en) Apparatus for synchronous radio reception of frequency-manipulated signals
JP2002009746A (en) Bit clock signal reproducing method and circuit
JPH0666694B2 (en) D / A converter
JP2623776B2 (en) Signal separation and demodulation circuit
JP3115251B2 (en) AM data multiplexed modulated wave signal demodulation circuit
JP2671803B2 (en) Data multiplex transmission device
JPS62181556A (en) Digital modulating/demodulating circuit
JPS5974741A (en) Digital data transmitting system
JPS6326573B2 (en)
JPS6180933A (en) Demodulating circuit
JPH09102775A (en) Method and device for symbol clock reproduction
JPS61281654A (en) Modulating system for time division multiplexing signal
JP2002084328A (en) Analog channel interface unit
JPS58157239A (en) Synchronizing signal generating circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees