JP2929945B2 - Logarithmic conversion circuit - Google Patents
Logarithmic conversion circuitInfo
- Publication number
- JP2929945B2 JP2929945B2 JP6216433A JP21643394A JP2929945B2 JP 2929945 B2 JP2929945 B2 JP 2929945B2 JP 6216433 A JP6216433 A JP 6216433A JP 21643394 A JP21643394 A JP 21643394A JP 2929945 B2 JP2929945 B2 JP 2929945B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- conversion circuit
- logarithmic conversion
- operational amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は対数変換回路に係わり、
特に半導体集積回路に適した対数変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logarithmic conversion circuit,
Particularly, the present invention relates to a logarithmic conversion circuit suitable for a semiconductor integrated circuit.
【０００２】[0002]
【従来の技術】対数変換回路は、線形な入力電圧を対数
特性に圧縮変換して出力する回路であり、たとえば、対
数目盛りを使用した測定器等で使用されている。2. Description of the Related Art A logarithmic conversion circuit is a circuit for compressing and converting a linear input voltage into a logarithmic characteristic and outputting the logarithmic characteristic.
【０００３】図４は従来から使用されている対数変換回
路の回路構成を表わしたものである。オペ・アンプ１１
の正入力端は抵抗１２を介して接地されており、負入力
端は抵抗１３を介して、入力電圧が印加されるようにな
っている。オペ・アンプ１１の出力端は抵抗１４を介し
て、対数変換後の電圧を出力するようになっている。ま
た、オペ・アンプ１１の帰還路にはダイオード１５とト
ランジスタ１６がこれと並列に接続されている。トラン
ジスタ１６のベースは接地されている。FIG. 4 shows a circuit configuration of a conventionally used logarithmic conversion circuit. Operational amplifier 11
The positive input terminal is grounded via a resistor 12, and the negative input terminal is applied with an input voltage via a resistor 13. An output terminal of the operational amplifier 11 outputs a voltage after logarithmic conversion via a resistor 14. A diode 15 and a transistor 16 are connected in parallel to the feedback path of the operational amplifier 11. The base of transistor 16 is grounded.
【０００４】トランジスタ１６はバイポーラトランジス
タであり、コレクタ電流とベース−エミッタ間電圧の関
係は指数則に従うものとすれば、次式で表わされる。The transistor 16 is a bipolar transistor, and the relationship between the collector current and the voltage between the base and the emitter follows an exponential law, and is expressed by the following equation.
【数１】 ここで、ＩC は飽和電流、ＶT は熱電圧であり、ＶT ＝
ｑ／ｋＴと表わされる。ただし、ｑは単位電子電荷、ｋ
はボルツマン定数、Ｔは絶対温度である。（１）式は、
ベース−エミッタ間電圧ＶBEが６００ミリボルト前後の
トランジスタの通常動作時には、その指数部であるｅｘ
ｐ（ＶBE／ＶT ）の値は１０乗程度になる。そのため、
（１）式の“−１”は無視できる。オペ・アンプの帰還
作用により、ＶI ＝ＶIN＝０であり、入力バイアス電流
を無視すると、次式の関係が成立する。(Equation 1) Where I C is the saturation current, VT is the thermal voltage, and V T =
Expressed as q / kT. Here, q is a unit electron charge, k
Is Boltzmann's constant and T is absolute temperature. Equation (1) is
During normal operation of a transistor having a base-emitter voltage V BE of about 600 millivolts, the exponent part ex.
The value of p (V BE / V T ) is about 10th power. for that reason,
"-1" in the equation (1) can be ignored. Due to the feedback effect of the operational amplifier, V I = V IN = 0, and if the input bias current is ignored, the following equation is established.
【数２】 トランジスタ１６のベースは接地されているので、ベー
ス電圧と出力電圧とは次式の関係になる。(Equation 2) Since the base of the transistor 16 is grounded, the base voltage and the output voltage have the following relationship.
【数３】 ここで、（１）式の両辺の対数をとると、(Equation 3) Here, taking the logarithm of both sides of equation (1),
【数４】 になる。また、（３）式および（４）式により、(Equation 4) become. Further, according to the equations (3) and (4),
【数５】 としてＶOUT が求まる。このように、トランジスタをオ
ペ・アンプの帰還路に挿入することによって、入力電圧
の対数変換が行われている。(Equation 5) Is obtained as V OUT . As described above, the logarithmic conversion of the input voltage is performed by inserting the transistor into the feedback path of the operational amplifier.
【０００５】[0005]
【発明が解決しようとする課題】このような従来から使
用されている対数変換回路では、対数特性を表わした
（５）式からも分かるように、そのパラメータの中に、
飽和電流ＩS が存在する。飽和電流ＩS は製造バラツキ
の影響を受け易い。このため、帰還路に挿入したトラン
ジスタの温度による特性の変化や製造バラツキにより、
対数変換特性を一定にすることは難かった。このため、
従来から使用されている対数変換回路を、その特性のバ
ラツキを抑えて集積回路化することは困難であった。In such a conventionally used logarithmic conversion circuit, as can be seen from the equation (5) expressing the logarithmic characteristic, the parameters include:
There is a saturation current I S. Saturation current I S is susceptible to manufacturing variations. For this reason, due to changes in characteristics due to the temperature of the transistor inserted in the feedback path and manufacturing variations,
It was difficult to keep the logarithmic conversion characteristics constant. For this reason,
It has been difficult to integrate a conventionally used logarithmic conversion circuit into an integrated circuit while suppressing variations in its characteristics.
【０００６】そこで本発明の目的は、温度の変化や製造
バラツキの影響による対数変換特性の変動が少なく、集
積回路化に適した対数変換回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a logarithmic conversion circuit suitable for an integrated circuit, in which a change in a logarithmic conversion characteristic due to a change in temperature or a manufacturing variation is small.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の発明で
は、オペ・アンプと、このオペ・アンプの帰還路に挿入
されるとともに、差動対を構成する一方のバイポーラト
ランジスタのコレクタ電流に等しい電流を発生する電流
発生手段と、前記した一方のトランジスタのコレクタ電
流に等しい電流と所定の定電流を加算する加算手段とを
有し、加算手段の加算した値の電流で駆動される差動回
路とを対数変換回路に具備させている。According to the first aspect of the present invention, the operational amplifier and the collector current of one of the bipolar transistors inserted into the feedback path of the operational amplifier and forming a differential pair are equal to each other. Current that generates current
Generating means, and a collector electrode of the one transistor.
Current means and an adding means for adding a predetermined constant current.
A, thereby provided to the logarithmic conversion circuit and a differential circuit that will be driven by a current of a value obtained by adding the adding means.
【０００８】すなわち請求項１記載の発明では、ダイナ
ミックバイアス電流技術を適用した差動対によって指数
特性を得ているので、トランジスタの飽和電流に関係な
く、その入出力特性が定まる。これにより、製造バラツ
キの影響を受け難い対数変換回路になっている。That is, according to the first aspect of the present invention, since the exponential characteristic is obtained by the differential pair to which the dynamic bias current technique is applied, the input / output characteristic is determined regardless of the saturation current of the transistor. As a result, the logarithmic conversion circuit is less likely to be affected by manufacturing variations.
【０００９】請求項２記載の発明では、オペ・アンプ
と、このオペ・アンプの帰還路に挿入されるとともに、
差動対を構成する一方のＭＯＳトランジスタのドレイン
電流に等しい電流を発生する電流発生手段と、前記した
一方のＭＯＳトランジスタのドレイン電流に等しい電流
と所定の定電流を加算する加算手段とを有し、加算手段
の加算した値の電流によってトリオード領域で駆動され
る差動回路とを対数変換回路に具備させている。According to the second aspect of the present invention, the operational amplifier and the operational amplifier are inserted into a feedback path of the operational amplifier.
Current generating means for generating a current equal to the drain current of one of the MOS transistors constituting the differential pair;
Current equal to the drain current of one MOS transistor
And adding means for adding a predetermined constant current.
Is driven in the triode region by the current of the added value of
And it is provided to the logarithmic conversion circuit and a differential circuit that.
【００１０】すなわち請求項２記載の発明では、ＭＯＳ
トランジスタをトリオード領域（３極菅領域）で使用す
ることによって、ダイナミックバイアス電流技術を適用
した差動対によって指数特性を得ている。That is, according to the second aspect of the present invention, the MOS
By using a transistor in a triode region (triode region), an exponential characteristic is obtained by a differential pair to which a dynamic bias current technique is applied.
【００１１】請求項３記載の発明では、請求項１記載ま
たは請求項２記載の対数変換回路で所定の定電流は、前
記差動回路の温度特性を補償するようにその値が温度に
依存してほぼ反比例することを特徴としている。 According to a third aspect of the present invention, in the logarithmic conversion circuit according to the first or second aspect, the value of the predetermined constant current depends on temperature so as to compensate for the temperature characteristic of the differential circuit. And is almost inversely proportional .
【００１２】[0012]
【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.
【００１３】図１は、本発明の一実施例における対数変
換回路の回路構成を表わしたものである。オペ・アンプ
２１の負入力端には抵抗２２が接続されている。入力電
圧Ｖ INは、抵抗２２を介して対数変換回路に入力される
ようになっている。オペ・アンプ２１の帰還路にはダイ
ナミックバイアス電流技術を適用した差動対が挿入され
ている。差動対のトランジスタ２３とトランジスタ２４
のエミッタは共通接続され、ここに定電流源２５が接続
されている。また、共通接続されたエミッタには、トラ
ンジスタ２４のコレクタ電流と等しい値の電流が供給さ
れるようになっている。したがって、トランジスタ２
３、２４のエミッタ電流（これは、テール電流とも呼ば
れている。）は、定電流Ｉ0 とトランジスタ２４のコレ
クタ電流と等しい電流の和になっている。FIG. 1 shows a logarithmic transformation according to an embodiment of the present invention.
3 shows a circuit configuration of a conversion circuit. Operational amplifier
A resistor 22 is connected to a negative input terminal of the resistor 21. Input power
Pressure V INIs input to the logarithmic conversion circuit via the resistor 22
It has become. A die is placed in the return path of the operational amplifier 21.
A differential pair that uses the NAMIC bias current technology is inserted.
ing. Transistor 23 and transistor 24 of a differential pair
Are connected in common, and the constant current source 25 is connected here.
Have been. In addition, common emitters
Current equal to the collector current of the transistor 24 is supplied.
It is supposed to be. Therefore, transistor 2
3, 24 emitter currents (also called tail currents)
Have been. ) Is the constant current I0And transistor 24
The sum of the currents equal to the
【００１４】図２は図１の対数変換回路の帰還路に挿入
された差動対の回路構成を表わしたものである。トラン
ジスタ２４のコレクタに接続された２個のトランジスタ
３１、３２によって、トランジスタ２４のコレクタ電流
と等しい電流を得て、これをトランジスタ３３、３４に
よってトランジスタ２３、２４の共通接続されたエミッ
タに供給するようになっている。また、定電流源２５の
出力する電流はトランジスタ３５、３６によって共通接
続されたエミッタに供給されるようになっている。トラ
ンジスタ２３、２４のエミッタは共通接続されているの
で、差動対はこれらの電流の和によって駆動されること
になる。FIG. 2 shows a circuit configuration of a differential pair inserted in a feedback path of the logarithmic conversion circuit of FIG. Two transistors 31, 32 connected to the collector of transistor 24 obtain a current equal to the collector current of transistor 24, which is supplied by transistors 33, 34 to the commonly connected emitters of transistors 23, 24. It has become. The current output from the constant current source 25 is supplied to emitters commonly connected by transistors 35 and 36. Since the emitters of the transistors 23 and 24 are connected in common, the differential pair is driven by the sum of these currents.
【００１５】テール電流ＩEEで駆動されるバイポーラ差
動対の差動出力電流は、素子間の整合性が良いものと仮
定すると、次式のように表わされる。The differential output current of the bipolar differential pair which is driven by the tail current I EE, when assuming a good consistency between elements, is expressed as follows.
【数６】 ここで、αF はトランジスタの直流電流増幅率であり、
通常のプロセスではα F は０．９８〜０．９９の値であ
るが、ここでは、αF ＝１であるとする。また、各トラ
ンジスタの電流の関係は以下のように表わされる。(Equation 6)Where αFIs the DC current gain of the transistor,
In a normal process, α FIs a value between 0.98 and 0.99
However, here, αF= 1. In addition, each tiger
The relationship between transistor currents is expressed as follows.
【数７】 したがって、（６）式にこれらを代入してＩC1を求める
と次式になる。(Equation 7) Therefore, when these values are substituted into Expression (6) to obtain I C1 , the following expression is obtained.
【数８】 (Equation 8)
【００１６】図３は、図２に示した差動対の入力電圧と
コレクタ電流の関係を表わしたものである。この図から
も分かるように、図２に示したダイナミックバイアス電
流技術を適用した差動対の一方のコレクタ電流は指数特
性になっている。（９）式と（２）式を対比してみる
と、ベース−エミッタ間電圧ＶBEは差動入力電圧Ｖ
i に、飽和電流ＩS は定電流Ｉ0 にそれぞれ対応してい
ることが分かる。すなわち、従来使用されていたオペ・
アンプの帰還路に挿入されるトランジスタを、図２に示
した差動対で置き換えることができる。そして、差動対
の入出力特性は、（９）式からも分かるように、すべて
電気的にプロイグラム可能なパラメータによって定まっ
ている。すなわち、飽和電流のように製造バラツキの大
きい変数は消去されているので、一定の特性を精度良く
得ることができる。FIG. 3 shows the relationship between the input voltage and the collector current of the differential pair shown in FIG. As can be seen from this figure, one collector current of the differential pair to which the dynamic bias current technique shown in FIG. 2 is applied has an exponential characteristic. Comparing Equations (9) and (2), the base-emitter voltage V BE is equal to the differential input voltage V BE.
It can be seen from i that the saturation current I S corresponds to the constant current I 0 . In other words, the operation /
The transistor inserted in the feedback path of the amplifier can be replaced with the differential pair shown in FIG. As can be seen from equation (9), the input / output characteristics of the differential pair are all determined by electrically programmable parameters. That is, variables having large manufacturing variations such as the saturation current have been eliminated, so that certain characteristics can be obtained with high accuracy.
【００１７】このような差動対を使用した図１の対数変
換回路の入出力電圧特性は次式で表わされる。The input / output voltage characteristic of the logarithmic conversion circuit of FIG. 1 using such a differential pair is expressed by the following equation.
【数９】 このように、出力電圧ＶOUT と入力電圧ＶINの関係は、
熱電圧ＶT と、電流Ｉ 0 および抵抗ＲS によって規定さ
れている。製造バラツキの大きい飽和電流ＩSは現れな
い。また、熱電圧ＶT は、絶対温度に比例しており一定
の温度依存性を持つ。したがって、温度補償を容易に行
うことができる。（９）式からも分かるように、温度補
償を行うに適したパラメータとしては、電流Ｉ0 があ
る。これを、熱電圧ＶT とは、逆の温度特性によって変
化させることによって、容易に温度補償を行うことがで
きる。(Equation 9)Thus, the output voltage VOUTAnd input voltage VINThe relationship is
Thermal voltage VTAnd the current I 0And resistance RSPrescribed by
Have been. Saturation current I with large manufacturing variationSDo not appear
No. Also, the thermal voltage VTIs proportional to absolute temperature and constant
Temperature dependence. Therefore, temperature compensation can be easily performed.
I can. As can be seen from equation (9), the temperature compensation
A suitable parameter for making compensation is the current I0There
You. This is called the thermal voltage VTDepends on the opposite temperature characteristics.
Temperature compensation can be performed easily.
Wear.
【００１８】このような差動対は、ＭＯＳトランジスタ
によっても構成することができる。しかし、ＭＯＳトラ
ンジスタは通常の動作領域では２乗則に従っている。そ
こで、ＭＯＳトランジスタをトリオード領域で使用す
る。トリオード領域では、ほぼ指数則に従って動作する
ので、ＭＯＳトランジスタを使用しても、バイポーラト
ランジスタを用いた場合と同様の効果を得ることができ
る。Such a differential pair can also be constituted by MOS transistors. However, MOS transistors follow the square law in the normal operation region. Therefore, a MOS transistor is used in a triode region. In the triode region, since the operation is performed substantially according to the power law, the same effect as that obtained by using the bipolar transistor can be obtained even when the MOS transistor is used.
【００１９】[0019]
【発明の効果】以上説明したように請求項１記載の発明
によれば、オペ・アンプの帰還路に挿入される指数回路
をダイナミックダイアス電流技術を適用した差動対によ
って構成している。これにより、その指数特性を電気的
にプログラム可能なパラメータによって設定することが
できる。すなわち、指数特性を決定するパラメータの中
から飽和電流が消去されている。このため、製造バラツ
キの影響を受けにくくなり、集積回路化に適した対数変
換回路を得ることができる。また、温度補償を容易に行
うこともできる。As described above, according to the first aspect of the present invention, the exponential circuit inserted into the feedback path of the operational amplifier is constituted by a differential pair to which the dynamic dither current technique is applied. This allows the exponential characteristic to be set by electrically programmable parameters. That is, the saturation current is eliminated from the parameters that determine the exponential characteristic. Therefore, the logarithmic conversion circuit suitable for integration into an integrated circuit is less likely to be affected by manufacturing variations. Further, temperature compensation can be easily performed.
【００２０】また請求項２記載の発明によれば、差動対
を構成するトランジスタをＭＯＳトランジスタにし、こ
れをトリオード領域で駆動している。これにより、ＭＯ
Ｓトランジスタであっても指数特性を得ることができ
る。これより、たとえばＣＭＯＳで構成される半導体集
積回路上に精度の良い対数変換回路を組み込むこができ
る。According to the second aspect of the present invention, the transistors constituting the differential pair are MOS transistors, which are driven in a triode region. This allows MO
Exponential characteristics can be obtained even with an S transistor. As a result, a highly accurate logarithmic conversion circuit can be incorporated in a semiconductor integrated circuit composed of, for example, CMOS.
【００２１】さらに請求項３記載の発明によれば、対数
変換回路で所定の定電流は、差動回路の温度特性を補償
するようにその値が温度に依存してほぼ反比例すること
にしたので、温度変化の影響をほとんど受けなくなる。According further to the third aspect of the invention, the predetermined constant current in a logarithmic conversion circuit, that the value to compensate for temperature characteristics of the differential circuit is inversely proportional substantially depending on the temperature <br / >, It is hardly affected by temperature changes.
【図１】本発明の一実施例における対数変換回路の回路
構成の概要を表わした回路図である。FIG. 1 is a circuit diagram illustrating an outline of a circuit configuration of a logarithmic conversion circuit according to an embodiment of the present invention.
【図２】図１に示した対数変換回路の帰還路に挿入され
た差動対についてその回路構成を表わした回路である。FIG. 2 is a circuit diagram showing a circuit configuration of a differential pair inserted into a feedback path of the logarithmic conversion circuit shown in FIG.
【図３】図２に示した差動対の入出力特性を表わした特
性図である。FIG. 3 is a characteristic diagram showing input / output characteristics of the differential pair shown in FIG.
【図４】従来から使用されている対数変換回路の回路構
成の概要を表わした回路図である。FIG. 4 is a circuit diagram showing an outline of a circuit configuration of a conventionally used logarithmic conversion circuit.
２１ オペ・アンプ ２２ 抵抗 ２３、２４、３１〜３６ トランジスタ ２５ 定電流源 DESCRIPTION OF SYMBOLS 21 Operational amplifier 22 Resistance 23, 24, 31-36 Transistor 25 Constant current source
Claims (3)
対を構成する一方のバイポーラトランジスタのコレクタ
電流に等しい電流を発生する電流発生手段と、前記一方
のトランジスタのコレクタ電流に等しい電流と所定の定
電流を加算する加算手段とを有し、前記加算手段の加算
した値の電流で駆動される差動回路とを具備することを
特徴とする対数変換回路。1. An operational amplifier, current generating means inserted into a feedback path of the operational amplifier and generating a current equal to a collector current of one bipolar transistor forming a differential pair;
Current equal to the collector current of the
Adding means for adding a current, wherein the adding means
Logarithmic conversion circuit characterized by comprising the a differential circuit that will be driven by a current value.
対を構成する一方のＭＯＳトランジスタのドレイン電流
に等しい電流を発生する電流発生手段と、前記一方のＭ
ＯＳトランジスタのドレイン電流に等しい電流と所定の
定電流を加算する加算手段とを有し、前記加算手段の加
算した値の電流によってトリオード領域で駆動される差
動回路とを具備することを特徴とする対数変換回路。2. An operational amplifier, current generating means inserted into a feedback path of the operational amplifier and generating a current equal to a drain current of one MOS transistor forming a differential pair ; M
A current equal to the drain current of the OS transistor and a predetermined
And an adding means for adding a constant current.
Logarithmic conversion circuit characterized in that the current calculated value; and a differential circuit that will be driven by the triode region.
度特性を補償するようにその値が温度に依存してほぼ反
比例することを特徴とする請求項１または請求項２記載
の対数変換回路。Wherein the predetermined constant current is claim 1 or claim 2 logarithm according its value so as to compensate for the temperature characteristic of the differential circuit is characterized in that substantially inversely proportional to temperature-dependent Conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216433A JP2929945B2 (en) | 1994-09-09 | 1994-09-09 | Logarithmic conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216433A JP2929945B2 (en) | 1994-09-09 | 1994-09-09 | Logarithmic conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884038A JPH0884038A (en) | 1996-03-26 |
| JP2929945B2 true JP2929945B2 (en) | 1999-08-03 |
Family
ID=16688479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216433A Expired - Fee Related JP2929945B2 (en) | 1994-09-09 | 1994-09-09 | Logarithmic conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929945B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013096851A (en) | 2011-11-01 | 2013-05-20 | Mitsubishi Electric Corp | Logarithmic/anti-logarithmic converter circuit |
-
1994
- 1994-09-09 JP JP6216433A patent/JP2929945B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0884038A (en) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671180B2 (en) | Device for providing gain to an input signal as a function of a gain control signal | |
| JP2929945B2 (en) | Logarithmic conversion circuit | |
| US4891603A (en) | Logarithmic amplifier | |
| JPS6164724U (en) | ||
| JP3022388B2 (en) | Translinear multiplier | |
| JPH0732261B2 (en) | Semiconductor light receiving device | |
| JP2729071B2 (en) | Constant current circuit | |
| JP3305864B2 (en) | Signal conversion circuit | |
| JP2661303B2 (en) | Modulation circuit | |
| JPH0347010B2 (en) | ||
| JPH11261500A (en) | Rssi circuit operatable at low voltage | |
| JP2833053B2 (en) | Transistor circuit | |
| JPH067378Y2 (en) | Current mirror circuit | |
| JP2500261B2 (en) | Differential amplifier circuit | |
| JPH0332094Y2 (en) | ||
| US3020486A (en) | Cathode follower circuit having transistor feedback stabilization | |
| KR200238131Y1 (en) | Thermal voltage generator | |
| JP2565289B2 (en) | Exponential amplifier | |
| JP2669330B2 (en) | Differential circuit | |
| JPS6020610A (en) | Voltage gain variable amplifier | |
| JPS616716A (en) | Variable output stabilized power supply circuit | |
| JP2781850B2 (en) | Variable gain amplifier circuit | |
| JPH069327B2 (en) | Gain control circuit | |
| JPS59176910A (en) | Amplifying circuit | |
| JPH0744410B2 (en) | Gain control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |