JP2929909B2 - Field-effect transistor - Google Patents
Field-effect transistorInfo
- Publication number
- JP2929909B2 JP2929909B2 JP5251943A JP25194393A JP2929909B2 JP 2929909 B2 JP2929909 B2 JP 2929909B2 JP 5251943 A JP5251943 A JP 5251943A JP 25194393 A JP25194393 A JP 25194393A JP 2929909 B2 JP2929909 B2 JP 2929909B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- input
- film
- field
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ニューロン素子として
使用することができる電界効果型トランジスタに関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor which can be used as a neuron device.
【０００２】[0002]
【従来の技術】近年、スイッチング機能を有する電界効
果型トランジスタに対して、単なるスイッチング機能だ
けでなく、学習記憶機能や多入力並列処理機能といった
人間の脳細胞が持つニューロ機能を併わせ持つ素子が考
えられている。2. Description of the Related Art In recent years, an element having not only a switching function but also a neural function of a human brain cell, such as a learning memory function and a multi-input parallel processing function, has been added to a field effect transistor having a switching function. It is considered.
【０００３】学習記憶機能とは、素子に過去に与えられ
た入力情報に応じて、この素子のスイッチングのし易さ
等が変化していく機能である。この機能を持たせるため
の技術が、「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒ
ｌｄ １９９２．１ 強誘電体薄膜を用いた自己学習型
ＭＩＳＦＥＴの提案」に開示されている。これは、図３
に示すように、半導体基板１６にソース領域１７・ドレ
イン領域１８・ゲート酸化膜１９及びゲート電極２０を
有し半導体基板１６を動作半導体層とする電界効果型ト
ランジスタにおいてゲート酸化膜１９の代わりに強誘電
体膜を用いたものがある。この電界効果型トランジスタ
は、ゲート電極２０に加えられた入力によって、入力を
取り去った後でも強誘電体に残留分極が存在し、電界効
果型トランジスタの反転し易さ、即ちスイッチングのし
易さが変化することを利用するものである。さらに、入
力を加えると残留分極の状態もさらに変化していくた
め、この電界効果型トランジスタが入力を学習記憶して
いくことになる。The learning storage function is a function in which the easiness of switching of the element changes according to input information given to the element in the past. The technology for providing this function is described in “Monthly Semiconductor Wor
ld 1992.1 Proposal of Self-learning MISFET Using Ferroelectric Thin Film ". This is shown in FIG.
As shown in FIG. 7, in a field effect transistor having a source region 17, a drain region 18, a gate oxide film 19, and a gate electrode 20 in a semiconductor substrate 16 and using the semiconductor substrate 16 as an operating semiconductor layer, a strong instead of the gate oxide film 19 is used. Some use a dielectric film. In this field-effect transistor, a remanent polarization exists in the ferroelectric even after the input is removed due to the input applied to the gate electrode 20, and the field-effect transistor is easily inverted, that is, easily switched. It takes advantage of change. Further, when an input is applied, the state of remanent polarization further changes, so that this field-effect transistor learns and stores the input.
【０００４】又、多入力並列処理機能は、複数の入力端
子及び一つの出力端子を持つ素子において、複数の入力
端子に各々入力を与えることにより一つの出力信号が決
まる機能のことである。この機能を持たせるための技術
が特開平３−６６７９号公報に開示されている。これ
は、図４，５に示すように、半導体基板２１にソース領
域２２・ドレイン領域２３・ゲート酸化膜２４及びゲー
ト電極２５を有し半導体基板２１を動作半導体層とする
電界効果型トランジスタにおいて、ゲート電極２５上に
ゲート酸化膜２６を設け、さらにゲート酸化膜２６上に
分割された複数のゲート電極２７を設けたものである。
この装置により、複数の入力ゲート電極２７に入力電圧
が加えられたときに、容量結合により決まる電圧がゲー
ト電極２５に加わることになり、多入力並列処理の機能
を果たすことになる。The multi-input parallel processing function is a function in which an output signal is determined by giving an input to each of a plurality of input terminals in an element having a plurality of input terminals and one output terminal. A technique for providing this function is disclosed in JP-A-3-6679. As shown in FIGS. 4 and 5, this is a field-effect transistor in which a semiconductor substrate 21 has a source region 22, a drain region 23, a gate oxide film 24, and a gate electrode 25 and uses the semiconductor substrate 21 as an active semiconductor layer. A gate oxide film 26 is provided on a gate electrode 25, and a plurality of divided gate electrodes 27 are provided on the gate oxide film 26.
With this device, when an input voltage is applied to the plurality of input gate electrodes 27, a voltage determined by capacitive coupling is applied to the gate electrode 25, and the function of multi-input parallel processing is achieved.
【０００５】[0005]
【発明が解決しようとする課題】ところが、一つの電界
効果型トランジスタで学習記憶機能と多入力並列処理機
能の両方の機能を持たせることはできなかった。人間の
脳細胞は、学習記憶機能と多入力並列処理機能の両方を
備えているが、ニューロン素子として、脳細胞の機能に
近づけるためには、学習記憶機能と多入力並列処理機能
の両方を持ち合わせた素子が期待される。However, a single field-effect transistor cannot provide both the learning and storing function and the multi-input parallel processing function. Human brain cells have both a learning and memory function and a multi-input parallel processing function.However, in order to approach the function of the brain cell as a neuron element, both the learning and memory function and the multi-input parallel processing function are provided. Devices are expected.
【０００６】そこで、この発明の目的は、一つのトラン
ジスタで脳機能の基本である学習記憶と多入力並列処理
が可能となり、従来コンピュータで不得意な判断・認識
を効率的に行うことができる電界効果型トランジスタを
提供することにある。Accordingly, an object of the present invention is to enable learning and storage and multi-input parallel processing, which are the basis of brain functions, with a single transistor, and to provide an electric field that can efficiently perform unsatisfactory judgment and recognition with a conventional computer. An object of the present invention is to provide an effect transistor.
【０００７】[0007]
【課題を解決するための手段】請求項１の発明は、半導
体基板に、ソース領域、ドレイン領域、ゲート誘電体膜
及びゲート電極を有して、前記半導体基板を動作半導体
層とする電界効果型トランジスタにおいて、前記ゲート
電極上に強誘電体膜を設け、さらに前記強誘電体膜上に
分割された複数のゲート電極を有し、前記強誘電体膜と
複数のゲート電極が互いに接している電界効果型トラン
ジスタを要旨とするものである。 請求項２の発明は、半
導体基板に、ソース領域、ドレイン領域を設け、前記半
導体基板上にシリコン酸化膜からなるゲート誘電体膜及
び前記シリコン酸化膜上に多結晶シリコン或いは高融点
金属からなるフローティングゲート電極を有して、前記
半導体基板を動作半導体層とする電界効果型トランジス
タにおいて、前記フローティングゲート電極上に強誘電
体膜を設け、さらに前記強誘電体膜上に分割された複数
の入力ゲート電極が接している電界効果型トランジスタ
を要旨とするものである。 According to a first aspect of the present invention, there is provided a field effect type semiconductor device having a source region, a drain region, a gate dielectric film and a gate electrode in a semiconductor substrate, and using the semiconductor substrate as an operating semiconductor layer. in the transistor, the gate <br/> electrostatic ferroelectric film provided in the electrode, have a further plurality of gate electrodes which are divided on the ferroelectric film, and the ferroelectric film
A plurality of field effect transistor gate electrode that are in contact with each other it is an gist. The invention of claim 2 is a
A source region and a drain region are provided on a conductive substrate.
Gate dielectric film consisting of silicon oxide film on conductive substrate and
And polycrystalline silicon or high melting point on the silicon oxide film
Having a floating gate electrode made of metal,
Field-effect type transistor using semiconductor substrate as active semiconductor layer
A ferroelectric on the floating gate electrode.
A plurality of body films provided thereon, and further divided on the ferroelectric film.
Field-effect transistor whose input gate electrode is in contact with
It is the gist.
【０００８】[0008]
【作用】図２において、複数のゲート電極（多入力ゲー
ト電極）の各々に入力電圧Ｖ1〜Ｖn が印加されると、
フローティングゲート電極にかかる電位φF は、 φF ＝（Ｃ1 ・Ｖ1 ＋Ｃ2 ・Ｖ2 ＋…＋Ｃn ・Ｖn ）／Ｃtot ・・・（１） となる。ここで、Ｃ1 Ｃ2 、…Ｃn は各入力に対する多
入力ゲート電極とフローティングゲート電極との間の強
誘電体膜を誘電体とする容量であり、Ｃtot ＝Ｃ 1 ＋Ｃ
2 ＋…＋Ｃn である。In FIG. 2, a plurality of gate electrodes (multi-input gates) are shown.
Input voltage V1~ VnIs applied,
The potential φF applied to the floating gate electrode is φF = (C1・ V1+ CTwo・ VTwo+ ... + Cn・ Vn) / Ctot (1) Where C1CTwo, ... CnIs a multiple for each input
Strength between input gate electrode and floating gate electrode
This is a capacitance using a dielectric film as a dielectric, and Ctot = C 1+ C
Two+ ... + CnIt is.
【０００９】この式から入力Ｖ1 ，Ｖ2 ，…，Ｖn によ
ってフローティングゲート電極の電圧が決まり、このφ
F がしきい値電圧ＶTHを越えると、電界効果型トランジ
スタがオンする（即ち、多入力並列処理動作）。このと
き、前記Ｃ1 ，Ｃ2 ，…，Ｃ n の各容量は強誘電体特性
により、各々の入力電圧値Ｖ1 ，Ｖ2 ，…，Ｖn 及び各
々の入力回数の伴って変化していく。従って、Ｖ1 ，Ｖ
2 ，…，Ｖn を印加する前の初期状態に対して、或いは
各入力が入ってくる毎に電界効果型トランジスタのオン
しやすさが変化していくことになる。このようにして、
学習記憶機能と多入力並列処理機能の両方を有すること
となる。From this equation, the input V1, VTwo, ..., VnBy
Determines the voltage of the floating gate electrode.
F is the threshold voltage VTHBeyond, the field-effect transistor
The star turns on (that is, a multi-input parallel processing operation). This and
C1, CTwo, ..., C nEach capacitance is ferroelectric
, Each input voltage value V1, VTwo, ..., VnAnd each
It changes with each input count. Therefore, V1, V
Two, ..., VnTo the initial state before applying
Each time an input is received, the field effect transistor turns on.
The ease will change. In this way,
Having both learning memory function and multi-input parallel processing function
Becomes
【００１０】[0010]
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１に示すように、第１導伝型半導
体基板としてのＰ型シリコン基板１上には、ゲート誘電
体膜としてのシリコン酸化膜２を介して所定の大きさの
フローティングゲート電極３が配置されている。このフ
ローティングゲート電極３は、多結晶シリコン又は高融
点金属よりなる。フローティングゲート電極３の上には
強誘電体膜４が設けられている。この強誘電体膜４に
は、ＰＺＴ，ＰＬＺＴ，ＰｂＴｉＯ3 ，（Ｂａ，Ｓｒ）
ＴｉＯ3 ，ＳｒＴｉ3 Ｏ3 ，ＢａＭｇＦ4 或いはＢｉ4
Ｔi 3 Ｏ12が用いられる。さらに、強誘電体膜４の上に
は、多結晶シリコン又は金属よりなる多入力ゲート電極
５が形成されている。この多入力ゲート電極５は、多入
力化のため複数の入力ゲートとして分割されている。
又、Ｐ型シリコン基板１には、第２導伝型のＮ+ 型拡散
層よりなるソース領域６とＮ+ 型拡散層よりなるドレイ
ン領域７が形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, a floating gate electrode 3 of a predetermined size is arranged on a P-type silicon substrate 1 as a first conductive semiconductor substrate via a silicon oxide film 2 as a gate dielectric film. ing. This floating gate electrode 3 is made of polycrystalline silicon or a refractory metal. On the floating gate electrode 3, a ferroelectric film 4 is provided. The ferroelectric film 4 includes PZT, PLZT, PbTiO 3 , (Ba, Sr)
TiO 3 , SrTi 3 O 3 , BaMgF 4 or Bi 4
Ti 3 O 12 is used. Further, on the ferroelectric film 4, a multi-input gate electrode 5 made of polycrystalline silicon or metal is formed. This multi-input gate electrode 5 is divided as a plurality of input gates for multi-input.
Further, the P-type silicon substrate 1, the source region 6 and the N + -type diffusion layer drain region 7 made of made of the second conductivity type of the N + -type diffusion layer is formed.
【００１１】このトランジスタの製造の際には、Ｐ型シ
リコン基板１に、シリコン酸化膜２を設け、フローティ
ングゲート電極３となる多結晶シリコン又は高融点金属
を所望の大きさに形成しておき、このフローティングゲ
ート電極３に対して自己整合的にＮ+ 型拡散層よりなる
ソース領域６とドレイン領域７を形成する。At the time of manufacturing this transistor, a silicon oxide film 2 is provided on a P-type silicon substrate 1, and polycrystalline silicon or a high melting point metal to be a floating gate electrode 3 is formed in a desired size. A source region 6 and a drain region 7 made of an N + type diffusion layer are formed in self-alignment with the floating gate electrode 3.
【００１２】そして、このフローティングゲート電極３
の上に強誘電体膜４を配置し、その上に多結晶シリコン
又は金属よりなる多入力ゲート電極５を形成し、この多
入力ゲート電極５を多入力化のため複数の入力ゲートと
して分割しておく。The floating gate electrode 3
A multi-input gate electrode 5 made of polycrystalline silicon or metal is formed thereon, and the multi-input gate electrode 5 is divided into a plurality of input gates for multi-input. Keep it.
【００１３】このようにして得られる構造により、ニュ
ーロン機能電界効果型トランジスタを構成することがで
きる。次に、このように構成した電界効果型トランジス
タの作用を説明する。With the structure thus obtained, a neuron function field effect transistor can be formed. Next, the operation of the thus-configured field effect transistor will be described.
【００１４】図２において、複数の多入力ゲート電極５
の各々に入力電圧Ｖ1 〜Ｖn が印加されると、フローテ
ィングゲート電極３にかかる電位φF は、前記（１）式
にて表される。In FIG. 2, a plurality of multi-input gate electrodes 5
Are applied with the input voltages V 1 to V n , the potential φF applied to the floating gate electrode 3 is expressed by the above equation (1).
【００１５】この式から入力Ｖ1 ，Ｖ2 ，…，Ｖn によ
ってフローティングゲート電極３の電圧が決まり、この
φF がしきい値電圧ＶTHを越えると、電界効果型トラン
ジスタがオンする。これが、多入力並列処理動作とな
る。このとき、前記Ｃ1 ，Ｃ2，…，Ｃn の各容量は強
誘電体特性により、各々の入力電圧値Ｖ1 ，Ｖ2 ，…，
Ｖn 及び各々の入力回数に伴って変化していく。従っ
て、Ｖ1 ，Ｖ2 ，…，Ｖnを印加する前の初期状態に対
して、或いは各入力が入ってくる毎に電界効果型トラン
ジスタのオンしやすさが変化していくことになる。From this equation, the voltages of the floating gate electrode 3 are determined by the inputs V 1 , V 2 ,..., V n . When this φF exceeds the threshold voltage V TH , the field effect transistor turns on. This is a multi-input parallel processing operation. At this time, each of the capacitors C 1 , C 2 ,..., C n has its own input voltage value V 1 , V 2 ,.
It will vary with the V n and the number of inputs of each. Therefore, the on-state of the field-effect transistor changes with respect to the initial state before applying V 1 , V 2 ,..., V n or each time an input is input.
【００１６】このようにして、学習記憶機能と多入力並
列処理機能の両方を併せ持つことができる。特に、従来
技術の２例を単純に組み合わせた場合、即ち、ゲート電
極（フローティングゲート電極）の下に強誘電体膜を使
用し、ゲート電極（フローティングゲート電極）の上に
ゲート酸化膜を介して複数のゲート電極（多入力ゲート
電極）を設けた場合は、学習記憶機能が複数の入力値に
対する容量結合で決まる１つの値として記憶されるにす
ぎない。しかしながら、本実施例のように、フローティ
ングゲート電極３と多入力ゲート電極５の間に強誘電体
を設けた場合は、各多入力ゲート電極５の入力値に対し
て学習記憶がなされるため、実際の脳細胞における複数
シナプスの学習記憶に相当することになる。In this way, it is possible to have both the learning storage function and the multi-input parallel processing function. In particular, when the two prior art examples are simply combined, that is, a ferroelectric film is used below the gate electrode (floating gate electrode), and a gate oxide film is formed on the gate electrode (floating gate electrode). When a plurality of gate electrodes (multi-input gate electrodes) are provided, the learning storage function is only stored as one value determined by capacitive coupling to a plurality of input values. However, when a ferroelectric substance is provided between the floating gate electrode 3 and the multi-input gate electrode 5 as in the present embodiment, learning and storage are performed for the input value of each multi-input gate electrode 5. This corresponds to learning and memory of multiple synapses in actual brain cells.
【００１７】このように本実施例では、Ｐ型シリコン基
板１（半導体基板）に、ソース領域６、ドレイン領域
７、シリコン酸化膜２（ゲート誘電体膜）及びゲート電
極３を有して、Ｐ型シリコン基板１を動作半導体層とす
る電界効果型トランジスタにおいて、ゲート電極３（フ
ローティングゲート電極）上に強誘電体膜４を設け、さ
らに強誘電体膜４上に分割された複数のゲート電極５
（多入力ゲート電極）を有するようにし、前記強誘電体
膜４と複数のゲート電極５が互いに接しているようにし
た。よって、学習記憶機能と多入力並列処理機能の両方
を併せ持つことができる。As described above, in this embodiment, the P-type silicon substrate 1 (semiconductor substrate) has the source region 6, the drain region 7, the silicon oxide film 2 (gate dielectric film), and the gate electrode 3, In the field-effect transistor using the silicon substrate 1 as an operating semiconductor layer, a ferroelectric film 4 is provided on a gate electrode 3 (floating gate electrode), and a plurality of gate electrodes 5 divided on the ferroelectric film 4 are formed.
(Multi-input gate electrode), the ferroelectric
Make sure that the film 4 and the plurality of gate electrodes 5 are in contact with each other.
Was. Therefore, it is possible to have both the learning storage function and the multi-input parallel processing function.
【００１８】尚、この発明は上記実施例に限定されるも
のではなく、例えば、上記実施例ではＰ型シリコン基板
１に対しＮ+ 型拡散層よりなるソース・ドレイン領域
６，７としていたが、導伝型を逆にしてＮ型シリコン基
板１に対しＰ+ 型拡散層よりなるソース・ドレイン領域
６，７としてもよい。The present invention is not limited to the above-described embodiment. For example, in the above-described embodiment, the source / drain regions 6 and 7 made of N + type diffusion layers are provided for the P type silicon substrate 1. The conductivity type may be reversed and the N-type silicon substrate 1 may be used as the source / drain regions 6 and 7 composed of P + type diffusion layers.
【００１９】[0019]
【発明の効果】以上詳述したようにこの発明によれば、
ゲート電極上の強誘電体膜上の分割された複数のゲート
電極が互いに接していることにより、複数のゲート電極
毎に可変容量の各容量が変化するため、各多入力ゲート
電極の入力値に対応して学習記憶がなされるため、実際
の脳細胞における複数シナプスの学習記憶に相当するこ
とができる。 この結果、一つのトランジスタで脳機能の
基本である学習記憶と多入力並列処理が可能となり、従
来コンピュータで不得意な判断・認識を効率的に行うこ
とができる。 As described in detail above, according to the present invention,
Multiple divided gates on ferroelectric film on gate electrode
Because the electrodes are in contact with each other, multiple gate electrodes
Since each capacitance of the variable capacitance changes every time, each multi-input gate
Since learning and memory are performed according to the input values of the electrodes,
Is equivalent to learning and memory of multiple synapses in human brain cells
Can be. As a result, learning and memory and multi-input parallel processing, which are the basics of brain functions, can be performed with one transistor, and a conventional computer can efficiently perform poor judgment / recognition .
【図１】実施例の電界効果型トランジスタの断面図であ
る。FIG. 1 is a sectional view of a field-effect transistor according to an embodiment.
【図２】本発明の電界効果型トランジスタの回路図であ
る。FIG. 2 is a circuit diagram of a field-effect transistor of the present invention.
【図３】従来の電界効果型トランジスタの断面図であ
る。FIG. 3 is a cross-sectional view of a conventional field-effect transistor.
【図４】従来の電界効果型トランジスタの断面図であ
る。FIG. 4 is a cross-sectional view of a conventional field-effect transistor.
【図５】従来の電界効果型トランジスタの回路図であ
る。FIG. 5 is a circuit diagram of a conventional field-effect transistor.
１…半導体基板としてのＰ型シリコン基板、２…ゲート
誘電体膜としてのシリコン酸化膜、３…フローティング
ゲート電極、４…強誘電体膜、５…多入力ゲート電極、
６…ソース領域、７…ドレイン領域DESCRIPTION OF SYMBOLS 1 ... P type silicon substrate as a semiconductor substrate, 2 ... Silicon oxide film as a gate dielectric film, 3 ... Floating gate electrode, 4 ... Ferroelectric film, 5 ... Multi-input gate electrode
6: source region, 7: drain region
Claims (2)
域、ゲート誘電体膜及びゲート電極を有して、前記半導
体基板を動作半導体層とする電界効果型トランジスタに
おいて、 前記ゲート電極上に強誘電体膜を設け、さらに前記強誘
電体膜上に分割された複数のゲート電極を有し、前記強
誘電体膜と複数のゲート電極が互いに接していることを
特徴とする電界効果型トランジスタ。1. A field-effect transistor having a semiconductor substrate having a source region, a drain region, a gate dielectric film, and a gate electrode, wherein the semiconductor substrate is an active semiconductor layer, wherein a ferroelectric substance is provided on the gate electrode. the film is provided, have a further plurality of gate electrodes divided on the ferroelectric film, wherein the strong
Field effect transistor, wherein Rukoto dielectric film and a plurality of gate electrodes are in contact with each other.
域を設け、前記半導体基板上にシリコン酸化膜からなるRegion, comprising a silicon oxide film on the semiconductor substrate
ゲート誘電体膜及び前記シリコン酸化膜上に多結晶シリPolycrystalline silicon on the gate dielectric film and the silicon oxide film
コン或いは高融点金属からなるフローティングゲート電Floating gate electrode made of copper or high melting point metal
極を有して、前記半導体基板を動作半導体層とする電界An electric field having a pole and using the semiconductor substrate as an operating semiconductor layer
効果型トランジスタにおいて、In effect type transistors, 前記フローティングゲート電極上に強誘電体膜を設け、Providing a ferroelectric film on the floating gate electrode,
さらに前記強誘電体膜上には分割された複数の入力ゲーFurther, a plurality of divided input gates are provided on the ferroelectric film.
ト電極が接していることを特徴とする電界効果型トランField-effect transformer characterized in that the
ジスタ。Jista.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251943A JP2929909B2 (en) | 1993-10-07 | 1993-10-07 | Field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251943A JP2929909B2 (en) | 1993-10-07 | 1993-10-07 | Field-effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106528A JPH07106528A (en) | 1995-04-21 |
| JP2929909B2 true JP2929909B2 (en) | 1999-08-03 |
Family
ID=17230290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251943A Expired - Fee Related JP2929909B2 (en) | 1993-10-07 | 1993-10-07 | Field-effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929909B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191441B1 (en) | 1997-10-28 | 2001-02-20 | Fujitsu Limited | Ferroelectric memory device and its drive method |
| US6847071B2 (en) * | 2001-06-06 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP3668186B2 (en) * | 2001-12-10 | 2005-07-06 | 日本電信電話株式会社 | Variable threshold threshold element circuit, functional function reconfigurable integrated circuit, and circuit state holding method |
| JP5858020B2 (en) * | 2013-10-03 | 2016-02-10 | 株式会社デンソー | Group information memory recognition device |
| CN108110007A (en) * | 2017-11-03 | 2018-06-01 | 中国科学院微电子研究所 | Ferroelectric memory and its access method |
-
1993
- 1993-10-07 JP JP5251943A patent/JP2929909B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106528A (en) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10963776B2 (en) | Artificial neuron based on ferroelectric circuit element | |
| KR100896565B1 (en) | An image display and a manufacturing method of the same | |
| EP0490240A2 (en) | Ferroelectric capacitor and method for forming local interconnection | |
| US6094369A (en) | Ferroelectric nonvolatile memory element having capacitors of same dielectric constant and method thereof | |
| KR19980018769A (en) | Data writing method of single transistor ferroelectric memory | |
| JP2942088B2 (en) | Method of operating semiconductor device and semiconductor device | |
| JP3098629B2 (en) | Ferroelectric transistor, semiconductor storage device using the same, semiconductor applied equipment, and artificial intelligence system | |
| KR20210020934A (en) | Semiconductor device | |
| US20190279701A1 (en) | Dual mode memory system and method of working the same | |
| JP3089671B2 (en) | Semiconductor storage device | |
| JP2929909B2 (en) | Field-effect transistor | |
| JP3131340B2 (en) | Ferroelectric memory element | |
| US20220059161A1 (en) | Capacitive synaptic component and method for controlling same | |
| JP2000349251A (en) | Semiconductor device | |
| JP2004311512A (en) | Multilevel information storage element, its using method, and its manufacturing method | |
| KR970008591A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPS58118090A (en) | Memory device | |
| JP2009283877A (en) | Semiconductor memory device | |
| JP2708194B2 (en) | Driving method of semiconductor device | |
| JP2000323669A (en) | Semiconductor nonvolatile memory device | |
| US20010052607A1 (en) | Nonvolatile semiconductor memory | |
| US20230171966A1 (en) | 3d monolithic stacking memory structure | |
| JPH06224384A (en) | Semiconductor memory | |
| CN113822422B (en) | Artificial exclusive OR type dendrite based on memristor hybrid integration and implementation method thereof | |
| JP3024995B2 (en) | MIM structure semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |