JP2924748B2 - 遊技機器の制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、中央処理装置と複
数の周辺装置とを備え、遊技機器の動作を制御する遊技
機器の制御装置に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータの普及には
目をみはるものがあり、パチンコ機、ゲーム機等の遊技
機器にも、マイクロコンピュータは多く使われている。

【０００３】マイクロコンピュータは、中央処理装置
（以下、ＣＰＵと呼ぶ）と、記憶部としてのＲＯＭ，Ｒ
ＡＭと、入出力部としての入出力インターフェースとを
基本構成とするもので、例えば、３桁の数字等の組み合
わせで大当り等の入賞を作るいわゆるデジタルを備えた
パチンコ機にあっては、次のように動作する。

【０００４】入出力インターフェースからデジタルスタ
ート入賞スイッチの検出信号を取り込み、ＣＰＵでは、
その検出信号がオン状態であれば、入出力インターフェ
ースを介してセンター役物のデジタルを始動させ、所定
のタイミングで停止させる。さらに、ＣＰＵでは、その
デジタルの停止時にデジタルの数字や図柄が大当りの組
み合わせとなると、入出力インターフェースを介して大
入賞口を開口させる。

【０００５】なお、センター役物のデジタルの図柄は、
ＲＯＭに予め記憶された図柄のデータを取りだしたもの
で、その図柄の変動は、同じくＲＯＭに予め記憶された
乱数テーブルに基づいて定められる。

【０００６】

【発明が解決しようとする課題】ところで、こうしたパ
チンコ機等の遊技機器では、出玉等の賞品の出る確率
を、短期的には大きく変動させて遊技性を高めつつも、
長期的には安定させて、遊技者と遊技場との利益の両立
を図る必要があった。

【０００７】しかしながら、かかる従来のパチンコ機で
は、乱数テーブルにより出玉の確率が定められているこ
とから、ＲＯＭを、別の乱数テーブルが記憶されたもの
に交換するだけで、出玉の確率を容易に変更することが
できた。こうした不正は、遊技場の管理者によりなされ
たり、遊技場の管理者は知らずに遊技場の店員によって
なされたりするが、その発見は難しかった。

【０００８】本発明の遊技機器の制御装置は、こうした
問題点に鑑みてなされたもので、ＣＰＵの周辺装置の不
正な交換を防止することにより、例えば、パチンコ機で
は、出玉の確率を操作する不正改造を防止することを目
的とする。

【０００９】

【課題を解決するための手段およびその作用・効果】こ
のような課題を解決するため、この発明の遊技機器の制
御装置は、確率に基づいて遊技を行なう遊技機器の動作
を制御する制御装置であり、中央処理装置と、前記中央
処理装置との間でデータのやり取りを行なって、前記遊
技に関わる動作を行なう複数の周辺装置とを備える遊技
機器の制御装置において、前記周辺装置の少なくとも一
つに、当該周辺装置固有の識別情報を記憶する識別情報
記憶手段を設けるとともに、前記中央処理装置に、前記
識別情報記憶手段に記憶された識別情報が、前記識別情
報を記憶した周辺装置に対応して予め記憶された識別情
報と一致しているか否かを、電源投入時を少なくとも含
む所定のタイミングで判定する識別情報判定手段と、該
識別情報判定手段にて両者が一致していないと判定され
たとき、当該識別情報を記憶した周辺装置へのアクセス
を禁止して前記遊技に関わる動作を禁止するアクセス禁
止手段を設けたことをその要旨としている。

【００１０】以上のように構成された本発明の遊技機器
の制御装置では、確率に基づく遊技に関わる動作を行な
う複数の周辺装置のうちの少なくとも一つに、その周辺
装置固有の識別情報を記憶する識別情報記憶手段が設け
られており、中央処理装置の識別情報判定手段により、
その識別情報記憶手段に記憶された識別情報が、前記識
別情報を記憶した周辺装置に対応して予め記憶された識
別情報と一致しているか否かを、電源投入時を少なくと
も含む所定のタイミングで判定し、両者が一致していな
いと判定されたとき、当該識別情報を記憶したその周辺
装置へのアクセスをアクセス禁止手段により禁止するこ
とにより、周辺装置による遊技に関わる動作を禁止す
る。

【００１１】したがって、周辺装置が不正に交換された
場合には、その交換後の周辺装置に識別情報記憶手段が
設けられているはずもなく、そのため、識別情報判定手
段では、不一致の判定がなされ、その交換後の周辺装置
による遊技の動作は、アクセス禁止手段により禁止され
る。このため、ＣＰＵの周辺装置であるＲＯＭ等の不正
な交換を防止することができ、例えば、パチンコ機で
は、出玉の確率を操作する不正を防止することができ
る。

【００１２】

【発明の実施の形態】次に、本発明の好適な実施例につ
いて図面を用いて詳細に説明する。図１は本発明の第１
実施例である遊技機器の制御装置を搭載するパチンコ機
の制御系の要部を示すブロック図である。

【００１３】同図に示すように、第１実施例の遊技機器
の制御装置は、ＣＰＵ（central processing unit）１
を中心に構成されている。ＣＰＵ１は、周辺装置として
のＲＯＭ（read only memory）３，ＲＡＭ（random acc
ess memory）５および入出力インターフェース７を統
合、制御し、またデータに適用されるすべての算術また
は論理演算を実行する。本実施例の場合、８ビットのマ
イクロプロセッサで、後述するプログラムをファームウ
ェアとして内蔵したものである。

【００１４】ＲＯＭ３は、読み出し専用のメモリであ
り、ＣＰＵ１で演算処理を実行するのに必要な制御プロ
グラムや各種データが予め記録されている。ここで、各
種データとは、センター役物のデジタル（表示装置）に
表示する図柄のデータを始めとして、大当たりを決める
乱数の発生のための乱数テーブル等である。

【００１５】ＲＡＭ５は、読み書きできるメモリであ
り、ＣＰＵ１で演算処理を実行するのに必要な各種デー
タが一時的に読み書きされる。

【００１６】入出力インターフェース７は、波形整形回
路１１を介して、パチンコ機本体の入賞スイッチ１３，
デジタルスタート入賞スイッチ１４等からデータを入力
し、また、ドライバ１５を介して、パチンコ機本体の当
りランプ１７，センター役物のデジタル部分である表示
装置１８，大入賞口を開口させるソレノイド１９等にデ
ータを出力する。

【００１７】なお、ＲＯＭ３は、所定時間１０msecだけ
遅延する遅延器３ａと、予め記憶されたコード０００１
を出力するコード発生器３ｂとを内蔵しており、電源投
入後またはリセット後における最初のリード信号入力時
に、遅延器３ａを動作させて、コード発生器３ｂからコ
ード０００１を出力する。また、入出力インターフェー
ス７は、所定時間２０msecだけ遅延する遅延器７ａと、
予め記憶されたコード０００２を出力するコード発生器
７ｂとを内蔵しており、電源投入後またはリセット後に
おける最初のリード信号入力時に、遅延器７ａを動作さ
せて、コード発生器７ｂからコード０００２を出力す
る。

【００１８】ＣＰＵ１とこれら周辺装置、即ち、ＲＯＭ
３，ＲＡＭ５および入出力インターフェース７との間の
信号経路を次に説明する。

【００１９】ＣＰＵ１とこれら周辺装置との間には、主
な信号線としてアドレスバスＢ１およびデータバスＢ２
が接続されている。さらに、コントロールバスとして、
ＣＰＵ１とこれら周辺装置との間にリード信号線Ｌ１が
接続され、ＣＰＵ１とＲＡＭ５および入出力インターフ
ェース７との間にライト信号線Ｌ２が接続されている。

【００２０】なお、ＲＯＭ３および入出力インターフェ
ース７に接続されるそれぞれのリード信号線Ｌ１の途中
には、アンド回路２１，２３が設けられている。アンド
回路２１の他方の入力端子には、ＣＰＵ１からの制御信
号線Ｌ３がノット回路２５を介して接続され、また、ア
ンド回路２３の他方の入力端子には、ＣＰＵからの制御
信号線Ｌ４がノット回路２７を介して接続されている。

【００２１】次に、ＣＰＵ１とこれら周辺装置との間
で、どのようにデータのやり取りがなされるかを説明す
る。

【００２２】ＲＡＭ５にデータを書き込む場合には、ま
ず、ＣＰＵ１は、書き込みたい番地をアドレスバスＢ１
に出力する。ＲＡＭ５は、その番地のメモリセルだけを
データバスＢ２に接続する。次いで、ＣＰＵ１は、デー
タをそのデータバスＢ２から出力するとともに、ライト
信号をライト信号線Ｌ２から出力する。ＲＡＭ５は、そ
のデータバスＢ２上のデータをその番地のメモリセルに
書き込む。

【００２３】一方、ＲＡＭ５からデータを読み込む場合
には、まず、ＣＰＵ１から読み込みたい番地をアドレス
バスＢ１に出力する。ＲＡＭ５は、その番地のメモリセ
ルだけをデータバスＢ２に接続し、その番地のメモリセ
ルからデータをデータバスＢ２に出力する。次いで、Ｃ
ＰＵ１は、リード信号をリード信号線Ｌ１から出力する
とともに、そのデータバス上のデータを読み込む。

【００２４】ＲＯＭ３からデータを読み込む場合には、
上記ＲＡＭ５からデータを読み込む場合と同様のデータ
のやりとりがなされる。しかも、この場合には、ＣＰＵ
１から出力されるリード信号のＲＯＭ３への到達を妨い
で、ＲＯＭ３からのデータの読み込みを不能とすること
ができる。ＣＰＵ１から信号線Ｌ３に出力される信号が
低レベル（以下、単に［Ｌ］と記載）であると、ノット
回路２５から出力される信号は高レベル（以下、単に
［Ｈ］と記載）となり、リード信号はアンド回路２１を
介してＲＯＭ３に到達するが、これに対して、ＣＰＵ１
から信号線Ｌ３に出力される信号が［Ｈ］となると、ノ
ット回路２５から出力される信号は［Ｌ］となり、リー
ド信号はアンド回路２１にて遮断された状態となるから
である。

【００２５】入出力インターフェース７からデータを読
み込む場合も、ＲＯＭ３からデータを読み込む場合と同
様に、信号線Ｌ４に出力される信号を［Ｈ］とすること
により、データ読み込みを不能とすることができる。

【００２６】こうして、ＣＰＵ１は、周辺装置との間で
データのやり取りを行ないつつ、下記の(1)ないし(4)の
処理等を実行する。

【００２７】(1) 入賞スイッチ１３の検出信号を受け
て、当りランプ１７を点灯しつつ賞品球の排出を行なう
処理、(2) デジタルスタート入賞スイッチ１４の検出
信号を受けて、センター役物のデジタルを始動し、その
後、停止する処理、(3) そのデジタルの停止時にデジ
タルの図柄が大当りの組み合わせと一致するか否かを判
定し、両者が一致すると判定されたとき、ソレノイド１
９を駆動して大入賞口を開口する処理、(4) ＲＯＭ３
等の周辺装置が不正に取り替えられた際の実行を禁止す
る不正防止処理。

【００２８】上記(2)の処理は、ＲＯＭ３に記憶された
乱数テーブルを読み出して、その乱数テーブルに基づく
図柄を同じくＲＯＭ３に記憶された図柄データから読み
出して、表示装置１８に順に表示することによりなされ
る。

【００２９】なお、上記(1)〜(3)の処理は、ＲＯＭ３か
ら読み出した制御プログラムにより実行され、また上記
(4) の処理は、ＣＰＵ１に内蔵された制御プログラムに
より実行される。

【００３０】次に、上記(4)の不正防止処理について、
図２のフローチャートに沿って詳しく説明する。

【００３１】この不正防止処理は、電源投入後またはリ
セット後、最初に実行される。処理が開始されると、ま
ず、テーブル等の各種変数に初期値を設定する初期化処
理を実行する（ステップ１００）。次いで、ＲＯＭ３お
よび入出力インターフェース７にリード信号線Ｌ１を介
してリード信号を出力する（ステップ１１０）。

【００３２】こうした結果、ＲＯＭ３では、遅延器３ａ
が動作して、１０msec経過後、コード発生器３ｂからコ
ード０００１が出力される。また、入出力インターフェ
ース７では、遅延器７ａが動作して、２０msec経過後、
コード発生器７ｂからコード０００２が出力される。

【００３３】ＣＰＵ１は、ステップ１１０の実行後、Ｒ
ＯＭ３からデータの出力があるか否かを判定し（ステッ
プ１２０）、データ出力があると判定されると、ＲＯＭ
３からそのデータであるコードＣROM を取り込む（ステ
ップ１３０）。

【００３４】続いて、入出力インターフェース７からデ
ータの出力があるか否かを判定し（ステップ１４０）、
データ出力があると判定されると、入出力インターフェ
ース７からそのデータであるコードＣIO を取り込む
（ステップ１５０）。

【００３５】続いて、ステップ１３０で取り込んだコー
ドＣROM が、コード０００１と等しいか否かを判定する
（ステップ１６０）。ここで、両者が等しいと判定され
ると、処理は次ステップに移り、一方、両者が等しくな
いと判定されると、ＲＯＭ側の信号線Ｌ３が接続された
ポートの出力を［Ｈ］に固定する（ステップ１７０）。

【００３６】続いて、ステップ１５０で取り込んだコー
ドＣIO が、コード０００２と等しいか否かを判定する
（ステップ１８０）。ここで、両者が等しいと判定され
ると、処理は次ステップに移り、一方、両者が等しくな
いと判定されると、入出力インターフェース側の信号線
Ｌ４が接続されたポートの出力を［Ｈ］に固定する（ス
テップ１９０）。その後、「ＥＸＩＴ」に抜けて、本不
正防止処理を終了する。

【００３７】こうした構成の不正防止処理によるＣＰＵ
１の動作を、図３のタイミングチャートに基づいて説明
する。

【００３８】電源投入後またはリセット後、まず、リー
ド信号線Ｌ１にリード信号が出力される。そのリード信
号出力時から１０msec後に、ＲＯＭ３からデータバスＢ
２を介してコードのデータが入力され、そのコードが予
め定められた０００１でなければ、ＲＯＭ側の信号線Ｌ
３が接続されたポートの出力が［Ｈ］に固定される。そ
の結果、リード信号はアンド回路２１にて遮断され、Ｒ
ＯＭ３からのデータの読み込みは、以後、不可能とな
る。また、リード信号出力時から２０msec後に、入出力
インターフェース７からデータバスＢ２を介してコード
のデータが入力され、そのコードが予め定められた００
０２でなければ、入出力インターフェース側の信号線Ｌ
４が接続されたポートの出力が［Ｈ］に固定される。こ
の結果、リード信号はアンド回路２３にて遮断され、入
出力インターフェース７からのデータの読み込みは、以
後、不可能となる。

【００３９】したがって、ＲＯＭ３が不正に交換された
場合には、その交換後のＲＯＭ３に遅延器３ａおよびコ
ード発生器３ｂが設けられているはずもなく、そのた
め、ＣＰＵ１により実行される不正防止処理により、Ｒ
ＯＭ側の信号線Ｌ３に［Ｈ］の信号が出力されて、ＲＯ
Ｍ３からのデータの読み込みは、以後、不可能となる。
かかる結果、ＲＯＭ３の不正な交換を防止することがで
き、出玉の確率を操作する不正を防止することができ
る。また、入出力インターフェース７についても、同様
に、不正な交換を防止することができる。

【００４０】本発明の第２実施例を次に説明する。第１
実施例では、ＲＯＭ３および入出力インターフェース７
に入力されるリード信号がアンド回路２１、２３を介し
て入力されていたが、これに替えて、本第２実施例で
は、図４に示すように、ＲＯＭ３および入出力インター
フェース７に直接リード信号が入力されるようになされ
ている。

【００４１】さらに、図５に示すように、ＣＰＵ１で実
行される不正防止処理において、第１実施例のステップ
１７０に替えて、予め設定されたテーブルの第１セルＴ
ＢＬ（１）に値１を代入し（ステップ２００）、また、
第１実施例のステップ１９０に替えて、そのテーブルの
第２セルＴＢＬ（２）に値１を代入するようになされて
いる（ステップ２１０）。

【００４２】そうして、ＣＰＵ１で実行する別処理で、
テーブルの各セルに値１が代入されているか否かを判定
し、ＴＢＬ（１）に値１が代入されている場合、以後の
ＣＰＵ１で実行される各種処理において、ＲＯＭ３から
のデータの読み込みを禁止し、また、ＴＢＬ（２）に値
１が代入されている場合、以後のＣＰＵ１で実行される
各種処理において、入出力インターフェース７からのデ
ータの読み込みを禁止する。

【００４３】こうして構成された本第２実施例の遊技機
器の制御装置では、第１実施例と同様に、ＲＯＭ３およ
び入出力インターフェース７の不正な交換を防止して、
出玉の確率を操作する等の不正を防止することができ
る。しかも、本実施例の場合、ＲＯＭ３および入出力イ
ンターフェース７からのデータの読み込みを禁止するの
を、ＣＰＵ１で実行されるソフトにより実現しているた
めに、構成が簡単で済む。

【００４４】なお、前記第１実施例および第２実施例で
は、ＲＯＭ３の識別情報として０００１のコードを、入
出力インターフェース７の識別情報として０００２のコ
ードを採用していたが、このコードは任意に設定した値
でよく、不正防止を一層確実に図ることができる。

【００４５】また、周辺装置に格納される制御プログラ
ムの一部もしくは全部を予め符号化し、その制御プログ
ラムの実行部分に相当する符号化情報を、識別情報とし
て、常時もしくは、所定または必要に応じたタイミング
でその周辺装置からＣＰＵに出力するようにし、ＣＰＵ
は、その符号化情報が正当でないと判定した場合に、そ
の周辺装置へのアクセスを禁止するようにしてもよい。
こうした構成によれば、その周辺装置の制御プログラム
の不正な変更をも防止することができる。

【００４６】さらに、前記第１実施例および第２実施例
では、アクセス禁止手段Ｍ１ｃとして、ＲＯＭおよび入
出力インターフェースからのデータの読み込みを禁止す
るように構成されていたが、これに替えて、ＣＰＵの動
作自体を停止させて間接的にそれら周辺装置の動作を停
止させるように構成してもよい。

【００４７】以上、本発明のいくつかの実施例を詳述し
てきたが、本発明は、こうした実施例に何等限定される
ものではなく、本発明の要旨を逸脱しない範囲において
種々なる態様にて実施することができるのは勿論のこと
である。

【図面の簡単な説明】

【図１】第１実施例の遊技機器の制御装置を搭載するパ
チンコ機の制御系の要部を示すブロック図である。

【図２】ＣＰＵにて実行される不正防止処理を示すフロ
ーチャートである。

【図３】その不正防止処理による動作のタイミングチャ
ートである。

【図４】第２実施例の遊技機器の制御装置の一部を示す
ブロック図である。

【図５】第２実施例のＣＰＵにて実行される不正防止処
理を示すフローチャートである。

【符号の説明】

１…ＣＰＵ ３…ＲＯＭ ３ａ…遅延器 ３ｂ…コード発生器 ５…ＲＡＭ ７…入出力インターフェース ７ａ…遅延器 ７ｂ…コード発生器 ２１，２３…アンド回路 ２５，２７…ノット回路 Ｂ１…アドレスバス Ｂ２…データバス Ｌ１…リード信号線

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 確率に基づいて遊技を行なう遊技機器の
   動作を制御する制御装置であり、 中央処理装置と、 前記中央処理装置との間でデータのやり取りを行なっ
   て、前記遊技に関わる動作を行なう 複数の周辺装置とを
   備える遊技機器の制御装置において、 前記周辺装置の少なくとも一つに、 当該周辺装置固有の識別情報を記憶する識別情報記憶手
   段を設けるとともに、 前記中央処理装置に、 前記識別情報記憶手段に記憶された識別情報が、前記識
   別情報を記憶した周辺装置に対応して予め記憶された識
   別情報と一致しているか否かを、電源投入時を少なくと
   も含む所定のタイミングで判定する識別情報判定手段
   と、 該識別情報判定手段にて両者が一致していないと判定さ
   れたとき、当該識別情報を記憶した周辺装置へのアクセ
   スを禁止して前記遊技に関わる動作を禁止するアクセス
   禁止手段を設けたことを特徴とする遊技機器の制御装
   置。