JP2920839B2 - レーダ用擬似目標信号発生装置 - Google Patents
レーダ用擬似目標信号発生装置Info
- Publication number
- JP2920839B2 JP2920839B2 JP2234447A JP23444790A JP2920839B2 JP 2920839 B2 JP2920839 B2 JP 2920839B2 JP 2234447 A JP2234447 A JP 2234447A JP 23444790 A JP23444790 A JP 23444790A JP 2920839 B2 JP2920839 B2 JP 2920839B2
- Authority
- JP
- Japan
- Prior art keywords
- radar
- signal
- dynamic random
- access memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
本発明は、レーダの操作訓練をする際にレーダ指示機
に多数の擬似目標を表示させるためのビデオ信号を発生
させる装置に関するものである。
に多数の擬似目標を表示させるためのビデオ信号を発生
させる装置に関するものである。
レーダは、例えば船舶に搭載されており、レーダアン
テナから指向性のある電波を出し目標物（ターゲット）
にあて、それによって反射された電波を受信して、電波
の往復時間とアンテナの向から目標物の距離と方位、す
なわち位置をレーダ指示機に表示するものである。アン
テナは常時回転して周囲360度を監視できる。そのレー
ダ指示機は、距離−方位（Ｒ−θ）極座標系の陰極線管
表示装置を有し、トリガ信号及びアンテナ回転信号の方
向に同期してスィープを出し、目標物があるとその位置
に表示が出る。なお目標物は、通常、他の船舶、航空機
などである。 このようなレーダの操作は複雑であり、特にレーダ指
示機の表示から目標物を解読、解析するには相当の訓練
を要する。従来、この訓練は、レーダ装置を実際に操っ
て行われていたが、訓練時に、その訓練に適した目標物
が現れるとは限らず、効率が悪いものであった。 最近では、訓練に適した擬似目標をレーダ指示機に表
示させて、レーダの操作訓練をすることが試みられてい
る。擬似目標は、それに対応する擬似目標信号を発生さ
せるための装置とトリガ信号及びアンテナ回転信号をレ
ーダ指示機に接続して、表示される。ところが目標物が
多数あるような複雑な状況を模擬しようとするには、設
定しようとする擬似目標の数だけ擬似目標を発生させる
ための回路を組み込む必要があり、実施が困難である。
また擬似目標の設定を変更しようとするには、回路その
ものを変更しなければならない。
テナから指向性のある電波を出し目標物（ターゲット）
にあて、それによって反射された電波を受信して、電波
の往復時間とアンテナの向から目標物の距離と方位、す
なわち位置をレーダ指示機に表示するものである。アン
テナは常時回転して周囲360度を監視できる。そのレー
ダ指示機は、距離−方位（Ｒ−θ）極座標系の陰極線管
表示装置を有し、トリガ信号及びアンテナ回転信号の方
向に同期してスィープを出し、目標物があるとその位置
に表示が出る。なお目標物は、通常、他の船舶、航空機
などである。 このようなレーダの操作は複雑であり、特にレーダ指
示機の表示から目標物を解読、解析するには相当の訓練
を要する。従来、この訓練は、レーダ装置を実際に操っ
て行われていたが、訓練時に、その訓練に適した目標物
が現れるとは限らず、効率が悪いものであった。 最近では、訓練に適した擬似目標をレーダ指示機に表
示させて、レーダの操作訓練をすることが試みられてい
る。擬似目標は、それに対応する擬似目標信号を発生さ
せるための装置とトリガ信号及びアンテナ回転信号をレ
ーダ指示機に接続して、表示される。ところが目標物が
多数あるような複雑な状況を模擬しようとするには、設
定しようとする擬似目標の数だけ擬似目標を発生させる
ための回路を組み込む必要があり、実施が困難である。
また擬似目標の設定を変更しようとするには、回路その
ものを変更しなければならない。
本発明は、レーダの操作訓練をするために擬似目標を
レーダ指示機に表示する際に、上記のようなハードウエ
アにより擬似目標信号を発生させる装置の不都合を解消
し、簡単な構成でありながら多数の擬似目標信号を発生
させる装置を提供するものである。
レーダ指示機に表示する際に、上記のようなハードウエ
アにより擬似目標信号を発生させる装置の不都合を解消
し、簡単な構成でありながら多数の擬似目標信号を発生
させる装置を提供するものである。
上記課題を解決するための本発明を適用するレーダ用
擬似目標信号発生装置は、複数の表示領域に分割された
レーダ指示機に擬似目標を表示するためのビデオ信号を
発生させる装置である。その構成は第１図に示すよう
に、擬似目標の距離データ、方位データ及びビデオデー
タを算出するディジタル計算機11と、その距離データお
よび方位データによりアドレス信号を発生するアドレス
発生回路４と、そのアドレス信号で指定されたアドレス
に前記ビデオデータを記憶するレーダ指示機の表示領域
と同数のデュアル・ポート・ダイナミック・ランダム・
アクセス・メモリ７と、トリガ信号からデュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリ７の動
作タイミング信号を発生させるためのタイミング発生回
路３と、デュアル・ポート・ダイナミック・ランダム・
アクセス・メモリ７の動作順位を決めるアクセス・アー
ビタ回路６を有している。トリガ信号及びレーダアンテ
ナ回転信号によりアドレス信号を発生させる。そのアド
レス信号で指定されたアドレスによってデュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリ７から
ビデオデータを読み出しビデオ信号を発生させる。
擬似目標信号発生装置は、複数の表示領域に分割された
レーダ指示機に擬似目標を表示するためのビデオ信号を
発生させる装置である。その構成は第１図に示すよう
に、擬似目標の距離データ、方位データ及びビデオデー
タを算出するディジタル計算機11と、その距離データお
よび方位データによりアドレス信号を発生するアドレス
発生回路４と、そのアドレス信号で指定されたアドレス
に前記ビデオデータを記憶するレーダ指示機の表示領域
と同数のデュアル・ポート・ダイナミック・ランダム・
アクセス・メモリ７と、トリガ信号からデュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリ７の動
作タイミング信号を発生させるためのタイミング発生回
路３と、デュアル・ポート・ダイナミック・ランダム・
アクセス・メモリ７の動作順位を決めるアクセス・アー
ビタ回路６を有している。トリガ信号及びレーダアンテ
ナ回転信号によりアドレス信号を発生させる。そのアド
レス信号で指定されたアドレスによってデュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリ７から
ビデオデータを読み出しビデオ信号を発生させる。
以下、本発明の実施例を図面により詳細に説明する。 本発明を適用するレーダ用擬似目標信号発生装置の実
施例のブロック図が第１図に示してある。 同図における１はインターフェース、２はアンテナ回
転信号読込回路、３はタイミング発生回路、４はアドレ
ス発生回路、５は割込回路、６はアクセス・アービタ、
７はデュアル・ポート・ダイナミック・ランダム・アク
セス・メモリ、８は並直列変換回路、９はスムージング
回路、10はディジタル／アナログ変換回路、11はディジ
タル計算機、12はレーダ及び目標諸元入力装置である。 この第１図に示すレーダ用擬似目標信号発生装置から
出たビデオ信号により、第２図に示すレーダ指示機の円
形のCRT画面14に擬似目標が表示される。 擬似目標は、表示しようとする位置の座標をデータ入
力手段である入力装置12によりディジタル計算機11へ入
力しておく。 装置の動作でアンテナ回転信号が読込回路２で読込ま
れ、それにより割込回路５からディジタル計算機11に割
込みがかけられる。ここで、ディジタル計算機11は、イ
ンターフェース１を通じてアンテナ回転信号を読取り、
アンテナ回転信号の方向が第２図に示すCRT画面14の分
割画面141〜148の内、どこの分割画面に相当する位置に
あるか割り出す。そしてディジタル計算機11は、レーダ
指示機に表示されている目標画像を消すため、該当する
擬目標のクリアデータ（距離、方位及びゼロデータ）を
インターフェース１に転送する。一方、入力装置12によ
り入力している擬似目標の位置座標からディジタル計算
機11は、新たに表示させる目標画像データ（距離、方位
及びビデオデータ）を算出し、それをさらにインターフ
ェース１に転送する。 インターフェース１に入力した目標画像データにより
距離、方位についてアドレス発生回路４でデュアル・ポ
ート・ダイナミック・ランダム・アクセス・メモリ７の
アドレスが指定される。デュアル・ポート・ダイナミッ
ク・ランダム・アクセス・メモリ７は、CRT画面14の360
度を141〜148に８分割し、45度範囲の分割画面に相当す
る分、２組で構成されている。目標画像データは、アド
レス発生回路４及びアクセス・アービタ６にしたがって
デュアル・ポート・ダイナミック・ランダム・アクセス
・メモリ７の該当するアドレスに記憶される。 トリガ信号によって、タイミング発生回路３を初期化
し、レーダアンテナ回転信号を読み込み、アドレス発生
回路４によりデュアル・ポート・ダイナミック・ランダ
ム・アクセス・メモリ７のアドレスを発生させ、タイミ
ング発生回路３及びアクセス・アービタ６によってラム
７からデータを読出し、読出されたデータ信号は、並直
列変換回路８、スムージング回路９、ディジタル／アナ
ログ変換回路10で信号処理され、ビデオ信号として出力
する。 レーダの擬似目標のビデオデータは、デュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリ７に記
憶されるものであるから、このラム７の詳細を決定する
にはレーダの仕様に合致したものであることが必要であ
る。レーダの仕様は以下のとおりである。この実施例で
は、二次元対空レーダおよび二次元水上レーダに適用可
能なレーダである。 二次元対空レーダは、パルス繰り返し周波数fpを500p
ps（パルス/Sec）、パルス幅を１μｓ、アンテナ回転数
を20rpmとする。この対空レーダの仕様から算出される
距離及び方位に関する必要情報は、以下の通りである。 対空レーダ距離情報 パルス繰り返し周波数fpと最大探知可能距離ｒ′MAX
（cm）の関係は、 距離分解能を32ヤードとすると、距離方向画素数は、 対空レーダ方位情報 アンテナが１回転する時間ｔは、 １回転のスイープ数は、 ｔ×fp＝3Sec×500pps＝1500本 従って方位方向画素数は1500ビットであるから、方位
分解能は、 表示間隔時間は、 である。 二次元水上レーダは、パルス繰り返し周波数fpを1000
pps、パルス幅を0.37μｓ、アンテナ回転数を30rpmとす
る。この水上レーダの仕様から算出される距離、方位に
関する必要情報は、以下のとおりである。 水上レーダ距離情報 パルス繰り返し周波数fpと最大探知可能距離ｒ′MAX
（cm）の関係式は、 距離分解能を16ヤードとすると、距離方向画素数は、 水上レーダ方位情報 アンテナが１回転する時間ｔは １回転のスイープ数＝ｔ×fp ｔ×fp＝2Sec×1000pps＝2000本 従って方位方向画素数は2000ビットであるから方位分
解能は、 表示期間は、 である。 上記の対空レーダおよび水上レーダの距離および方位
に関する必要情報からデュアル・ポート・ダイナミック
・ランダム・アクセス・メモリ７のメモリ容量を以下に
よて算出する。 １画面分のメモリ容量は対空レーダおよび水上レーダ
の最大画素数により決まる。したがって距離方向画素数
10252ビット、方位方向画素数2000ビットとなる。ビデ
オレベルを１画素あたり４ビット（16階調）とし、１画
面分の容量は 10252×2000×４＝82.016Mビット となる。 距離分解能は16ヤードなので、これを表現するために
必要な時間は次式により求められる。 この時間で画像信号をデュアル・ポート・ダイナミッ
ク・ランダム・アクセス・メモリ７から順次読み出して
ゆくことは無理なので、同時に複数個のメモリから読み
出して並直列変換（パラレル−シリアル変換）回路８で
シリアル信号に変換する。いわゆるインタリーブにより
97.536nSecという処理時間を実現している。デュアル・
ポート・ダイナミック・ランダム・アクセス・メモリ７
に接続するビット数を、第３図に示すように16ビット
（４画素×ビデオレベル）にする。したがって１個のメ
モリの読み出し速度は、97.536×４≒390nSecである。 この速度で画素出力を読み出し、かつディジタル計算
機11よりつねにアクセスできる状態にするため256Kビッ
ト・デュアル・ポート・ダイナミック・ランダム・アク
セス・メモリを使用する。 アンテナ回転信号の分解能精度を0.17578125度として
１回転の方位ビット数は、 である。これを第２図に示す円形CRTの８分割画面141〜
148に相当して割り付ける。したがって画像空間は、（1
0252ビット×2048ビット）÷８の８組で立てられてい
る。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７は、２組で構成されていて256Kビットのデ
ュアル・ポート・ダイナミック・ラムを128個使用して
いる。第３図はその内の１組のメモリ構成を示すブロッ
ク図である。構成は、同図に示すように４×16個のメモ
リから成り、距離方向を16バンクに分割し、１バンク＝
16YD×４画素×256ビットである。各々バンクの分担
は、 0バンク 16〜16384ヤード（8.089海里） 1 〜32768ヤード（16.178海里） 2 〜49152ヤード（24.268海里） 3 〜65536ヤード（32.357海里） 4 〜81920ヤード（40.446海里） 5 〜98304ヤード（48.536海里） 6 〜114688ヤード（56.625海里） 7 〜131072ヤード（64.715海里） 8 〜147456ヤード（72.804海里） 9 〜163840ヤード（80.893海里） 10 〜180224ヤード（88.983海里） 11 〜196608ヤード（97.072海里） 12 〜212992ヤード（105.161海里） 13 〜229376ヤード（113.251海里） 14 〜245760ヤード（121.340海里） 15 〜262144ヤード（129.430海里） このメモリを制御するタイミング発生回路は、メモリ
制御タイミング、外部同期タイミング信号等の基本とな
る信号を発生する。距離方向の分解能が16ヤードなので
４倍の４ヤード、すなわち が基本クロックである。したがって基本クロック周波数
は、1/24.40087727nSec＝40.982133MHzである。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７の制御タイミングには、３つのアクセス
（ライト／リードサイクル、データ・ロードサイクル及
びリフレッシュ・サイクル）が要求されるので、これら
は約390nSecを１基本サイクルとしている。ラムアクセ
ス・アービタ６では、その期間のうちどれか１つのアク
セスを満たすデュアル・ポート・ダイナミック・ランダ
ム・アクセス・メモリのアクセス・サイクルを実行する
ように優先順位付きのアービトレーションがなされる。 優先順位にしたがって、デュアル・ポート・ダイナミ
ック・ランダム・アクセス・メモリ７内のシリアル・ア
ウト・バッファに転送するデータ・ロードサイクルはト
リガ入力によりデータ・ロード・リクエスト信号をイネ
ーブルすることによって起動される。リフレッシュ・サ
イクルはCASビフオアRASサイクルを使用し、リフレッシ
ュ期間は256Kビット・デュアル・ポート・ダイナミック
・ランダム・アクセス・メモリ標準の256サイクル/4ms
となっているので15.625μs/1回となり、390nsの基本サ
イクルでは40サイクルに１回の割合でリフレッシュ・リ
クエスト信号をイネーブルにすることにより起動され
る。リフレッシュ・リイクルとデータ・ロード・サイク
ルは非同期であるので、この期間のリフレッシュは不能
となり、シフトレジスタ回路で補正される。 ディジタル計算機11からのアクセス（ライト／リード
・サイクル）は、データの読み書き時にCPUリクエスト
信号をイネーブルにすることにより起動される。この信
号は非同期で起こるので、データ・ロードサイクル及び
リフレッシュサイクル中は、この信号の要求を止める。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７のシリアル・アウト・バッファに転送され
たデータの出力はシリアル・ポート出力イネーブル端子
（▲▼）を制御することによって行なう。これに
より各メモリのシリアル・ポート出力は、直接ワイヤー
ド・オアをとって並直列変換回路８に接続することがで
きる。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７は、階調の構成ビット（４ビット）ごとに
並直列変換回路８（シフト・レジスタ）が接続され、シ
リアル・ポート端子（SO）からはシリアル・コントロー
ル・クロック（SC）信号の立ち上りに同期してデータが
並直列変換回路８に出力する。デュアル・ポート・ダイ
ナミック・ランダム・アクセス・メモリ７のSC端子にド
ット・クロックを４分周したものを供給している。SC信
号の立ち上りでアクセスされたシリアル出力データが確
立した後、並直列変換回路８にデータをロードする。こ
の並直列変換回路８は１つのメモリ・チップの４本のシ
リアル・ポートから同時に出力されるデータ（４ビッ
ト）をドット・クロックに同期して１ビットのビデオ信
号を生成する。同様に４つのシフトレジスタでドット当
り４ビットのビデオ信号を生成する。したがって並直列
変換回路６では、16階調が実現される。 並直列変換回路６から出力される１画素のビデオレベ
ルは16階調（４ビット）であり、スムージング回路９で
時間差を利用してスムージングを行なう。これによりレ
ーダ指示機上に擬似目標の画像はよりリアルなものにな
る。 スムージング回路９から出力されたディジタルのビデ
オ信号は、ディジタル／アナログ変換回路10でアナログ
信号に変換され、擬似ビデオ信号としてレーダ指示機に
出力される。 アンテナ回転信号によって割込回路５からディジタル
計算機11に割込みをかけ、ディジタル計算機11からはレ
ーダ指示機に表示された目標画像を消すため、該当する
メモリにクリア・データを転送し、また新たに表示させ
る目標画像データを該当するメモリに転送する。データ
をメモリに記憶する時は、該当するメモリからデータを
読み出し書き込もうとするデータとORした後、書き込
む。このようにすることによりデータがかさなってもす
でに書き込まれたデータを変わらないようにしている。
施例のブロック図が第１図に示してある。 同図における１はインターフェース、２はアンテナ回
転信号読込回路、３はタイミング発生回路、４はアドレ
ス発生回路、５は割込回路、６はアクセス・アービタ、
７はデュアル・ポート・ダイナミック・ランダム・アク
セス・メモリ、８は並直列変換回路、９はスムージング
回路、10はディジタル／アナログ変換回路、11はディジ
タル計算機、12はレーダ及び目標諸元入力装置である。 この第１図に示すレーダ用擬似目標信号発生装置から
出たビデオ信号により、第２図に示すレーダ指示機の円
形のCRT画面14に擬似目標が表示される。 擬似目標は、表示しようとする位置の座標をデータ入
力手段である入力装置12によりディジタル計算機11へ入
力しておく。 装置の動作でアンテナ回転信号が読込回路２で読込ま
れ、それにより割込回路５からディジタル計算機11に割
込みがかけられる。ここで、ディジタル計算機11は、イ
ンターフェース１を通じてアンテナ回転信号を読取り、
アンテナ回転信号の方向が第２図に示すCRT画面14の分
割画面141〜148の内、どこの分割画面に相当する位置に
あるか割り出す。そしてディジタル計算機11は、レーダ
指示機に表示されている目標画像を消すため、該当する
擬目標のクリアデータ（距離、方位及びゼロデータ）を
インターフェース１に転送する。一方、入力装置12によ
り入力している擬似目標の位置座標からディジタル計算
機11は、新たに表示させる目標画像データ（距離、方位
及びビデオデータ）を算出し、それをさらにインターフ
ェース１に転送する。 インターフェース１に入力した目標画像データにより
距離、方位についてアドレス発生回路４でデュアル・ポ
ート・ダイナミック・ランダム・アクセス・メモリ７の
アドレスが指定される。デュアル・ポート・ダイナミッ
ク・ランダム・アクセス・メモリ７は、CRT画面14の360
度を141〜148に８分割し、45度範囲の分割画面に相当す
る分、２組で構成されている。目標画像データは、アド
レス発生回路４及びアクセス・アービタ６にしたがって
デュアル・ポート・ダイナミック・ランダム・アクセス
・メモリ７の該当するアドレスに記憶される。 トリガ信号によって、タイミング発生回路３を初期化
し、レーダアンテナ回転信号を読み込み、アドレス発生
回路４によりデュアル・ポート・ダイナミック・ランダ
ム・アクセス・メモリ７のアドレスを発生させ、タイミ
ング発生回路３及びアクセス・アービタ６によってラム
７からデータを読出し、読出されたデータ信号は、並直
列変換回路８、スムージング回路９、ディジタル／アナ
ログ変換回路10で信号処理され、ビデオ信号として出力
する。 レーダの擬似目標のビデオデータは、デュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリ７に記
憶されるものであるから、このラム７の詳細を決定する
にはレーダの仕様に合致したものであることが必要であ
る。レーダの仕様は以下のとおりである。この実施例で
は、二次元対空レーダおよび二次元水上レーダに適用可
能なレーダである。 二次元対空レーダは、パルス繰り返し周波数fpを500p
ps（パルス/Sec）、パルス幅を１μｓ、アンテナ回転数
を20rpmとする。この対空レーダの仕様から算出される
距離及び方位に関する必要情報は、以下の通りである。 対空レーダ距離情報 パルス繰り返し周波数fpと最大探知可能距離ｒ′MAX
（cm）の関係は、 距離分解能を32ヤードとすると、距離方向画素数は、 対空レーダ方位情報 アンテナが１回転する時間ｔは、 １回転のスイープ数は、 ｔ×fp＝3Sec×500pps＝1500本 従って方位方向画素数は1500ビットであるから、方位
分解能は、 表示間隔時間は、 である。 二次元水上レーダは、パルス繰り返し周波数fpを1000
pps、パルス幅を0.37μｓ、アンテナ回転数を30rpmとす
る。この水上レーダの仕様から算出される距離、方位に
関する必要情報は、以下のとおりである。 水上レーダ距離情報 パルス繰り返し周波数fpと最大探知可能距離ｒ′MAX
（cm）の関係式は、 距離分解能を16ヤードとすると、距離方向画素数は、 水上レーダ方位情報 アンテナが１回転する時間ｔは １回転のスイープ数＝ｔ×fp ｔ×fp＝2Sec×1000pps＝2000本 従って方位方向画素数は2000ビットであるから方位分
解能は、 表示期間は、 である。 上記の対空レーダおよび水上レーダの距離および方位
に関する必要情報からデュアル・ポート・ダイナミック
・ランダム・アクセス・メモリ７のメモリ容量を以下に
よて算出する。 １画面分のメモリ容量は対空レーダおよび水上レーダ
の最大画素数により決まる。したがって距離方向画素数
10252ビット、方位方向画素数2000ビットとなる。ビデ
オレベルを１画素あたり４ビット（16階調）とし、１画
面分の容量は 10252×2000×４＝82.016Mビット となる。 距離分解能は16ヤードなので、これを表現するために
必要な時間は次式により求められる。 この時間で画像信号をデュアル・ポート・ダイナミッ
ク・ランダム・アクセス・メモリ７から順次読み出して
ゆくことは無理なので、同時に複数個のメモリから読み
出して並直列変換（パラレル−シリアル変換）回路８で
シリアル信号に変換する。いわゆるインタリーブにより
97.536nSecという処理時間を実現している。デュアル・
ポート・ダイナミック・ランダム・アクセス・メモリ７
に接続するビット数を、第３図に示すように16ビット
（４画素×ビデオレベル）にする。したがって１個のメ
モリの読み出し速度は、97.536×４≒390nSecである。 この速度で画素出力を読み出し、かつディジタル計算
機11よりつねにアクセスできる状態にするため256Kビッ
ト・デュアル・ポート・ダイナミック・ランダム・アク
セス・メモリを使用する。 アンテナ回転信号の分解能精度を0.17578125度として
１回転の方位ビット数は、 である。これを第２図に示す円形CRTの８分割画面141〜
148に相当して割り付ける。したがって画像空間は、（1
0252ビット×2048ビット）÷８の８組で立てられてい
る。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７は、２組で構成されていて256Kビットのデ
ュアル・ポート・ダイナミック・ラムを128個使用して
いる。第３図はその内の１組のメモリ構成を示すブロッ
ク図である。構成は、同図に示すように４×16個のメモ
リから成り、距離方向を16バンクに分割し、１バンク＝
16YD×４画素×256ビットである。各々バンクの分担
は、 0バンク 16〜16384ヤード（8.089海里） 1 〜32768ヤード（16.178海里） 2 〜49152ヤード（24.268海里） 3 〜65536ヤード（32.357海里） 4 〜81920ヤード（40.446海里） 5 〜98304ヤード（48.536海里） 6 〜114688ヤード（56.625海里） 7 〜131072ヤード（64.715海里） 8 〜147456ヤード（72.804海里） 9 〜163840ヤード（80.893海里） 10 〜180224ヤード（88.983海里） 11 〜196608ヤード（97.072海里） 12 〜212992ヤード（105.161海里） 13 〜229376ヤード（113.251海里） 14 〜245760ヤード（121.340海里） 15 〜262144ヤード（129.430海里） このメモリを制御するタイミング発生回路は、メモリ
制御タイミング、外部同期タイミング信号等の基本とな
る信号を発生する。距離方向の分解能が16ヤードなので
４倍の４ヤード、すなわち が基本クロックである。したがって基本クロック周波数
は、1/24.40087727nSec＝40.982133MHzである。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７の制御タイミングには、３つのアクセス
（ライト／リードサイクル、データ・ロードサイクル及
びリフレッシュ・サイクル）が要求されるので、これら
は約390nSecを１基本サイクルとしている。ラムアクセ
ス・アービタ６では、その期間のうちどれか１つのアク
セスを満たすデュアル・ポート・ダイナミック・ランダ
ム・アクセス・メモリのアクセス・サイクルを実行する
ように優先順位付きのアービトレーションがなされる。 優先順位にしたがって、デュアル・ポート・ダイナミ
ック・ランダム・アクセス・メモリ７内のシリアル・ア
ウト・バッファに転送するデータ・ロードサイクルはト
リガ入力によりデータ・ロード・リクエスト信号をイネ
ーブルすることによって起動される。リフレッシュ・サ
イクルはCASビフオアRASサイクルを使用し、リフレッシ
ュ期間は256Kビット・デュアル・ポート・ダイナミック
・ランダム・アクセス・メモリ標準の256サイクル/4ms
となっているので15.625μs/1回となり、390nsの基本サ
イクルでは40サイクルに１回の割合でリフレッシュ・リ
クエスト信号をイネーブルにすることにより起動され
る。リフレッシュ・リイクルとデータ・ロード・サイク
ルは非同期であるので、この期間のリフレッシュは不能
となり、シフトレジスタ回路で補正される。 ディジタル計算機11からのアクセス（ライト／リード
・サイクル）は、データの読み書き時にCPUリクエスト
信号をイネーブルにすることにより起動される。この信
号は非同期で起こるので、データ・ロードサイクル及び
リフレッシュサイクル中は、この信号の要求を止める。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７のシリアル・アウト・バッファに転送され
たデータの出力はシリアル・ポート出力イネーブル端子
（▲▼）を制御することによって行なう。これに
より各メモリのシリアル・ポート出力は、直接ワイヤー
ド・オアをとって並直列変換回路８に接続することがで
きる。 デュアル・ポート・ダイナミック・ランダム・アクセ
ス・メモリ７は、階調の構成ビット（４ビット）ごとに
並直列変換回路８（シフト・レジスタ）が接続され、シ
リアル・ポート端子（SO）からはシリアル・コントロー
ル・クロック（SC）信号の立ち上りに同期してデータが
並直列変換回路８に出力する。デュアル・ポート・ダイ
ナミック・ランダム・アクセス・メモリ７のSC端子にド
ット・クロックを４分周したものを供給している。SC信
号の立ち上りでアクセスされたシリアル出力データが確
立した後、並直列変換回路８にデータをロードする。こ
の並直列変換回路８は１つのメモリ・チップの４本のシ
リアル・ポートから同時に出力されるデータ（４ビッ
ト）をドット・クロックに同期して１ビットのビデオ信
号を生成する。同様に４つのシフトレジスタでドット当
り４ビットのビデオ信号を生成する。したがって並直列
変換回路６では、16階調が実現される。 並直列変換回路６から出力される１画素のビデオレベ
ルは16階調（４ビット）であり、スムージング回路９で
時間差を利用してスムージングを行なう。これによりレ
ーダ指示機上に擬似目標の画像はよりリアルなものにな
る。 スムージング回路９から出力されたディジタルのビデ
オ信号は、ディジタル／アナログ変換回路10でアナログ
信号に変換され、擬似ビデオ信号としてレーダ指示機に
出力される。 アンテナ回転信号によって割込回路５からディジタル
計算機11に割込みをかけ、ディジタル計算機11からはレ
ーダ指示機に表示された目標画像を消すため、該当する
メモリにクリア・データを転送し、また新たに表示させ
る目標画像データを該当するメモリに転送する。データ
をメモリに記憶する時は、該当するメモリからデータを
読み出し書き込もうとするデータとORした後、書き込
む。このようにすることによりデータがかさなってもす
でに書き込まれたデータを変わらないようにしている。
以上、説明したように本発明を適用するレーダ用擬似
目標信号発生装置によれば、レーダ指示機に多数の擬似
目標を表示させるためのビデオ信号を発生させることが
できる。そのため、実際のレーダを使用しなくても、実
情に即したレーダの操作訓練をすることができるように
なった。また操作訓練中における擬似目標の設定を容易
に変更することができるので、効率の良い訓練ができる
ことになる。
目標信号発生装置によれば、レーダ指示機に多数の擬似
目標を表示させるためのビデオ信号を発生させることが
できる。そのため、実際のレーダを使用しなくても、実
情に即したレーダの操作訓練をすることができるように
なった。また操作訓練中における擬似目標の設定を容易
に変更することができるので、効率の良い訓練ができる
ことになる。
第１図は本発明を適用するレーダ用擬似目標信号発生装
置の実施例のブロック図、第２図はレーダ指示機の画面
の正面図、第３図は本発明の装置に使用されるラムの実
施例のブロック図である。 １……インターフェース ２……アンテナ回転信号読込回路 ３……タイミング発生回路 ４……アドレス発生回路、５……割込回路 ６……アクセス・アービタ ７……デュアル・ポート・ダイナミック・ランダム・ア
クセス・メモリ ８……並直列変換回路、９……スームジング回路 10……ディジタル／アナログ変換回路 11……ディジタル計算機 12……レーダ及び目標諸元入力装置 14……CRT画面
置の実施例のブロック図、第２図はレーダ指示機の画面
の正面図、第３図は本発明の装置に使用されるラムの実
施例のブロック図である。 １……インターフェース ２……アンテナ回転信号読込回路 ３……タイミング発生回路 ４……アドレス発生回路、５……割込回路 ６……アクセス・アービタ ７……デュアル・ポート・ダイナミック・ランダム・ア
クセス・メモリ ８……並直列変換回路、９……スームジング回路 10……ディジタル／アナログ変換回路 11……ディジタル計算機 12……レーダ及び目標諸元入力装置 14……CRT画面
Claims (2)
- 【請求項１】複数の表示領域に分割されたレーダ指示機
に擬似目標を表示するためのビデオ信号を発生させる装
置であって、擬似目標の距離データ、方位データ及びビ
デオデータを算出するディジタル計算機と、その距離デ
ータおよび方位データによりアドレス信号を発生するア
ドレス発生回路と、そのアドレス信号で指定されたアド
レスに前記ビデオデータを記憶する前記複数の表示領域
と同数のデュアル・ポート・ダイナミック・ランダム・
アクセス・メモリと、トリガ信号から該デュアル・ポー
ト・ダイナミック・ランダム・アクセス・メモリの動作
タイミング信号を発生させるためのタイミング発生回路
と、該デュアル・ポート・ダイナミック・ランダム・ア
クセス・メモリの動作順位を決めるアクセス・アービタ
回路とを有し、トリガ信号及びレーダアンテナ回転信号
によりアドレス信号を発生させ、そのアドレス信号で指
定されたアドレスによって該デュアル・ポート・ダイナ
ミック・ランダム・アクセス・メモリからビデオデータ
を読み出しビデオ信号を発生させることを特徴とするレ
ーダ用擬似目標信号発生装置。 - 【請求項２】前記デュアル・ポート・ダイナミック・ラ
ンダム・アクセス・メモリがレーダ指示機の表示範囲36
0度を８分割した45度範囲の分割画面に相当するメモリ
２組で構成されていることを特徴とするレーダ用擬似目
標信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234447A JP2920839B2 (ja) | 1990-09-06 | 1990-09-06 | レーダ用擬似目標信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234447A JP2920839B2 (ja) | 1990-09-06 | 1990-09-06 | レーダ用擬似目標信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115180A JPH04115180A (ja) | 1992-04-16 |
| JP2920839B2 true JP2920839B2 (ja) | 1999-07-19 |
Family
ID=16971149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2234447A Expired - Lifetime JP2920839B2 (ja) | 1990-09-06 | 1990-09-06 | レーダ用擬似目標信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920839B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101825699B (zh) * | 2010-03-15 | 2013-04-10 | 中国电子科技集团公司第十研究所 | 高精度模拟动态目标信号的方法 |
| JP5730649B2 (ja) | 2011-04-13 | 2015-06-10 | 株式会社日立製作所 | 羽根車及びそれを有するターボ機械 |
-
1990
- 1990-09-06 JP JP2234447A patent/JP2920839B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04115180A (ja) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828382A (en) | Apparatus for dynamic XY tiled texture caching | |
| US6919895B1 (en) | Texture caching arrangement for a computer graphics accelerator | |
| EP0613098B1 (en) | Image processing apparatus and method of controlling the same | |
| JPS60239796A (ja) | デイスプレイメモリ中のデータを変更する回路と方法 | |
| SE8602595D0 (sv) | Snabb z-buffert med dynamiskt direktminne | |
| JP5411478B2 (ja) | レーダ装置 | |
| CN111510657B (zh) | 基于fpga的多路雷达和光电视频综合显示方法及系统 | |
| WO1981003234A1 (en) | Apparatus for the display and storage of television picture information by using a memory accessible from a computer | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| US4236221A (en) | Scan converter | |
| JP2920839B2 (ja) | レーダ用擬似目標信号発生装置 | |
| US6141020A (en) | Opposing directional fill calculators in a graphics processor | |
| KR980010878A (ko) | 화상 생성 장치 및 그 방법 | |
| US6031550A (en) | Pixel data X striping in a graphics processor | |
| US5414429A (en) | Device for converting output data of a radar for the display thereof on a television screen | |
| JPH075870A (ja) | 表示制御システム | |
| JP4723744B2 (ja) | レーダ装置および類似装置 | |
| KR0163385B1 (ko) | 균일사다리방식을 이용한 초음파진단장치의 디지탈스캔컨버터 | |
| Zhang et al. | A real-time image stitching method based on memory space conversion | |
| JP2507101B2 (ja) | 映像信号処理装置 | |
| JP2828908B2 (ja) | レーダ装置 | |
| JPH0335186A (ja) | レーダ装置 | |
| JPH05164839A (ja) | レーダ装置 | |
| JPH051427B2 (ja) | ||
| JPH0954152A (ja) | 電子海図の重畳表示可能なレーダ装置 |