JP2920246B2 - 結合モード論理回路用電圧調整器 - Google Patents
結合モード論理回路用電圧調整器Info
- Publication number
- JP2920246B2 JP2920246B2 JP7332554A JP33255495A JP2920246B2 JP 2920246 B2 JP2920246 B2 JP 2920246B2 JP 7332554 A JP7332554 A JP 7332554A JP 33255495 A JP33255495 A JP 33255495A JP 2920246 B2 JP2920246 B2 JP 2920246B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current source
- source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、結合モード論理
（ＣＭＬ）回路の電流源を制御するための基準電圧源に
関する。より詳細には、低電圧の、３ボルト電源電圧に
おいて動作する電圧調整器の製造に関する。
（ＣＭＬ）回路の電流源を制御するための基準電圧源に
関する。より詳細には、低電圧の、３ボルト電源電圧に
おいて動作する電圧調整器の製造に関する。
【０００２】
【従来の技術】結合モード論理回路には、主な２つの型
がある。バイポーラ・トランジスタから作成されるエミ
ッタ結合論理（ＥＣＬ）回路およびＭＯＳトランジスタ
から作成されるソース結合論理（ＳＣＬ）回路である。
がある。バイポーラ・トランジスタから作成されるエミ
ッタ結合論理（ＥＣＬ）回路およびＭＯＳトランジスタ
から作成されるソース結合論理（ＳＣＬ）回路である。
【０００３】いかなる論理回路においても、エネルギー
消費を最小にするためにできるだけ低い電源電圧を提供
することが望ましい。しかし、電源電圧の最小値は、論
理ゲートの一定の入力または出力レベルの差を維持する
ために、電源電圧Ｖｃｃまたは動作温度の変動にもかか
わらず論理回路の電流源に一定の基準電圧を供給するた
めに使用される回路による制限を受けている。ＥＣＬ回
路においてはこの差は、論理ゲートの２つの相補出力間
の電圧差ΔＶとして表すことができる。ＳＣＬ回路にお
いては、この差は、論理ゲートの２つの相補入力間の電
圧差ΔＶとして表すことができる。
消費を最小にするためにできるだけ低い電源電圧を提供
することが望ましい。しかし、電源電圧の最小値は、論
理ゲートの一定の入力または出力レベルの差を維持する
ために、電源電圧Ｖｃｃまたは動作温度の変動にもかか
わらず論理回路の電流源に一定の基準電圧を供給するた
めに使用される回路による制限を受けている。ＥＣＬ回
路においてはこの差は、論理ゲートの２つの相補出力間
の電圧差ΔＶとして表すことができる。ＳＣＬ回路にお
いては、この差は、論理ゲートの２つの相補入力間の電
圧差ΔＶとして表すことができる。
【０００４】ＥＣＬまたはＳＣＬいずれかの回路内の、
論理ゲートの２つのレベルの差ΔＶは、たとえば０．４
ボルトである。
論理ゲートの２つのレベルの差ΔＶは、たとえば０．４
ボルトである。
【０００５】論理回路のバイポーラまたはＭＯＳ技術の
選択は、主として回路の用途に依存している。たとえ
ば、回路が高い切換え速度を必要としている場合は、論
理ゲートは一般にＥＣＬ技術にしたがって作成される。
選択は、主として回路の用途に依存している。たとえ
ば、回路が高い切換え速度を必要としている場合は、論
理ゲートは一般にＥＣＬ技術にしたがって作成される。
【０００６】同一のチップ上でバイポーラおよびＣＭＯ
Ｓ両方の技術を使用するＢＩＣＭＯＳ回路においては、
２つの型の論理回路を実装することができる。この場
合、電流源を制御する電圧調整器がそれぞれ、ＥＣＬ回
路についてはバイポーラ・トランジスタにより、ＳＣＬ
回路についてはＭＯＳトランジスタによって作成され
る。さらに、バイポーラ・トランジスタを使用する従来
の調整器は、電源電圧を約３ボルトに減少させることは
できない。
Ｓ両方の技術を使用するＢＩＣＭＯＳ回路においては、
２つの型の論理回路を実装することができる。この場
合、電流源を制御する電圧調整器がそれぞれ、ＥＣＬ回
路についてはバイポーラ・トランジスタにより、ＳＣＬ
回路についてはＭＯＳトランジスタによって作成され
る。さらに、バイポーラ・トランジスタを使用する従来
の調整器は、電源電圧を約３ボルトに減少させることは
できない。
【０００７】
【発明が解決しようとする課題】本発明の目的は、約３
ボルトの低電源電圧を使用しながら、ＥＣＬまたはＳＣ
Ｌ回路の電流源用に設計することができるＢＩＣＭＯＳ
電圧調整器を提供することである。
ボルトの低電源電圧を使用しながら、ＥＣＬまたはＳＣ
Ｌ回路の電流源用に設計することができるＢＩＣＭＯＳ
電圧調整器を提供することである。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明の実施例において、少なくとも１つの結合モ
ード論理ゲートの少なくとも１つの電流源を制御する電
圧調整器が提供される。電圧調整器は、アースと第１の
抵抗の間に接続されたバイポーラ型の第１の電流源を含
んでいる。第１の抵抗は電源電圧にも接続されている。
第１の電流源は、ＭＯＳ型の第２の電流源によってもた
らされた電流が給送する第２の抵抗の両端の電圧により
制御される。第２の電流源の電流値が、第２の電流源に
ミラー接続された第３の電流源上の電流を複製すること
によって調整器の出力端子の電圧を決定する。
に、本発明の実施例において、少なくとも１つの結合モ
ード論理ゲートの少なくとも１つの電流源を制御する電
圧調整器が提供される。電圧調整器は、アースと第１の
抵抗の間に接続されたバイポーラ型の第１の電流源を含
んでいる。第１の抵抗は電源電圧にも接続されている。
第１の電流源は、ＭＯＳ型の第２の電流源によってもた
らされた電流が給送する第２の抵抗の両端の電圧により
制御される。第２の電流源の電流値が、第２の電流源に
ミラー接続された第３の電流源上の電流を複製すること
によって調整器の出力端子の電圧を決定する。
【０００９】本発明の他の実施例によれば、第２の電流
源は、電流源が電源電圧に接続され、ゲートがドレイン
と第３の電流源を構成するＰチャネルＭＯＳトランジス
タのゲートに接続されたＰチャネルＭＯＳトランジスタ
を含んでいる。第３の電流源のＭＯＳトランジスタのド
レインは、調整器の出力端子を構成している。
源は、電流源が電源電圧に接続され、ゲートがドレイン
と第３の電流源を構成するＰチャネルＭＯＳトランジス
タのゲートに接続されたＰチャネルＭＯＳトランジスタ
を含んでいる。第３の電流源のＭＯＳトランジスタのド
レインは、調整器の出力端子を構成している。
【００１０】本発明の他の実施例によれば、調整器は、
第１の電流源の電圧を第２の抵抗に送る反対極性の第２
の電圧源に、直列に接続されたバイポーラ型の第１の電
圧源を含んでいる。
第１の電流源の電圧を第２の抵抗に送る反対極性の第２
の電圧源に、直列に接続されたバイポーラ型の第１の電
圧源を含んでいる。
【００１１】本発明の他の実施例によれば、調整器はさ
らに、使用しない時にエネルギーの消費を防ぐためのス
イッチを含んでいる。
らに、使用しない時にエネルギーの消費を防ぐためのス
イッチを含んでいる。
【００１２】本発明の他の実施例によれば、第１の電流
源は、第１および第２のミラー接続されたＮＰＮバイポ
ーラ・トランジスタを含んでいる。第１のトランジスタ
のエミッタは、直列に接続された２つの抵抗を経てアー
スに接続されており、第２のトランジスタのエミッタ
は、２つの抵抗間の接続部に接続されている。第１およ
び第２のＮＰＮトランジスタのベースは、電流源の制御
端子を構成し、第２のＮＰＮトランジスタのコレクタは
第１の電圧源に接続された出力端子を構成している。
源は、第１および第２のミラー接続されたＮＰＮバイポ
ーラ・トランジスタを含んでいる。第１のトランジスタ
のエミッタは、直列に接続された２つの抵抗を経てアー
スに接続されており、第２のトランジスタのエミッタ
は、２つの抵抗間の接続部に接続されている。第１およ
び第２のＮＰＮトランジスタのベースは、電流源の制御
端子を構成し、第２のＮＰＮトランジスタのコレクタは
第１の電圧源に接続された出力端子を構成している。
【００１３】本発明の他の実施例によれば、第１の電圧
源は、アースに接続されたコレクタを有するＰＮＰバイ
ポーラ・トランジスタと、第１の電流源の第２のＮＰＮ
トランジスタに接続されたベースと、第２の電圧源のＮ
チャネルＭＯＳトランジスタのゲートに接続されたエミ
ッタから構成されている。第２の電圧源のＭＯＳトラン
ジスタのソースは、アースに接続され、ドレインは第２
の電流源のＭＯＳトランジスタのドレインに接続されて
いる。
源は、アースに接続されたコレクタを有するＰＮＰバイ
ポーラ・トランジスタと、第１の電流源の第２のＮＰＮ
トランジスタに接続されたベースと、第２の電圧源のＮ
チャネルＭＯＳトランジスタのゲートに接続されたエミ
ッタから構成されている。第２の電圧源のＭＯＳトラン
ジスタのソースは、アースに接続され、ドレインは第２
の電流源のＭＯＳトランジスタのドレインに接続されて
いる。
【００１４】本発明の他の実施例により、第１の抵抗
は、第１のスイッチを通じて電源電圧に接続されたソー
ス、開始装置に接続されたゲートおよびドレインを有す
る、第１、第２、および第３のＰチャネルＭＯＳトラン
ジスタを含む。第１および第２のＰチャネルＭＯＳトラ
ンジスタのドレインはそれぞれ、第１の電流源の第１お
よび第２のＮＰＮトランジスタのコレクタに接続されて
いる。第３の電流源のドレインは、第１の電圧源を構成
するトランジスタのエミッタに接続されている。
は、第１のスイッチを通じて電源電圧に接続されたソー
ス、開始装置に接続されたゲートおよびドレインを有す
る、第１、第２、および第３のＰチャネルＭＯＳトラン
ジスタを含む。第１および第２のＰチャネルＭＯＳトラ
ンジスタのドレインはそれぞれ、第１の電流源の第１お
よび第２のＮＰＮトランジスタのコレクタに接続されて
いる。第３の電流源のドレインは、第１の電圧源を構成
するトランジスタのエミッタに接続されている。
【００１５】本発明の他の実施例によれば、前の実施例
の電圧調整器は、ゲートとドレインが相互接続され電圧
調整器の出力端子に接続されたＮチャネルＭＯＳトラン
ジスタを含む論理ゲートの電流源と組み合わされてい
る。ＮチャネルＭＯＳトランジスタのソースは、アース
に接続されている。
の電圧調整器は、ゲートとドレインが相互接続され電圧
調整器の出力端子に接続されたＮチャネルＭＯＳトラン
ジスタを含む論理ゲートの電流源と組み合わされてい
る。ＮチャネルＭＯＳトランジスタのソースは、アース
に接続されている。
【００１６】本発明の他の実施例によれば、電圧調整器
は、電圧調整器の出力端子とアースの間に接続された電
圧／電流変換器を含んでいる。変換器は、抵抗を経てア
ースに接続されたエミッタと、電圧調整器の出力端子に
接続されたコレクタを有するＮＰＮバイポーラ・トラン
ジスタを含んでいる。電圧調整器は、抵抗を経てアース
に接続されたエミッタを有するＮＰＮバイポーラ・トラ
ンジスタを含む論理ゲートの電流源と組み合わされてい
る。電流源のＮＰＮバイポーラ・トランジスタは、電流
／電圧変換器のＮＰＮバイポーラ・トランジスタにミラ
ー接続されている。
は、電圧調整器の出力端子とアースの間に接続された電
圧／電流変換器を含んでいる。変換器は、抵抗を経てア
ースに接続されたエミッタと、電圧調整器の出力端子に
接続されたコレクタを有するＮＰＮバイポーラ・トラン
ジスタを含んでいる。電圧調整器は、抵抗を経てアース
に接続されたエミッタを有するＮＰＮバイポーラ・トラ
ンジスタを含む論理ゲートの電流源と組み合わされてい
る。電流源のＮＰＮバイポーラ・トランジスタは、電流
／電圧変換器のＮＰＮバイポーラ・トランジスタにミラ
ー接続されている。
【００１７】本発明のさらに他の実施例によれば、電圧
調整器はさらに、電圧調整器に接続された論理ゲートの
電流源のベース電流を補償するＮＰＮバイポーラ補償ト
ランジスタを含んでいる。補償トランジスタのベース
は、調整器の出力端子に接続されている。補償トランジ
スタは、電源電圧に接続されたコレクタおよび電流／電
圧変換器のトランジスタのベースに接続されたエミッタ
を有する。
調整器はさらに、電圧調整器に接続された論理ゲートの
電流源のベース電流を補償するＮＰＮバイポーラ補償ト
ランジスタを含んでいる。補償トランジスタのベース
は、調整器の出力端子に接続されている。補償トランジ
スタは、電源電圧に接続されたコレクタおよび電流／電
圧変換器のトランジスタのベースに接続されたエミッタ
を有する。
【００１８】本発明の上記およびその他の目的、特徴、
態様および利点は、添付の図を参照して以下の詳細な説
明から明らかとなろう。
態様および利点は、添付の図を参照して以下の詳細な説
明から明らかとなろう。
【００１９】
【発明の実施の形態】図１に表わされるように、本発明
の一実施例による電圧調整器は、アースと回路のノード
Ｃ間に配置された抵抗Ｒ２１の両端の電圧によって制御
される第１の電流源１１を含んでいる。バイポーラ技術
により作成された電流源１１は、アースと抵抗Ｒ２２を
介して電源電圧に接続されている第１の電圧源１２との
間に配置されている。抵抗Ｒ２２および電圧源１２の間
の接続点は、第２の電圧源１３を経てノードＣに接続さ
れている。ノードＣは、ＭＯＳ技術により作成された第
２の電流源１４を経て電源電圧Ｖｃｃに接続されてい
る。ＭＯＳ技術により作成された第３の電流源１５は、
第２の電流源１４にミラー結合され、調整器の出力端子
Ｓに接続されている。端子Ｓの出力電圧Ｖｃｓは、抵抗
２１の値によって、また電流源１４によって供給され電
流源１５上にミラーされた電流Ｉの値によって固定され
る。
の一実施例による電圧調整器は、アースと回路のノード
Ｃ間に配置された抵抗Ｒ２１の両端の電圧によって制御
される第１の電流源１１を含んでいる。バイポーラ技術
により作成された電流源１１は、アースと抵抗Ｒ２２を
介して電源電圧に接続されている第１の電圧源１２との
間に配置されている。抵抗Ｒ２２および電圧源１２の間
の接続点は、第２の電圧源１３を経てノードＣに接続さ
れている。ノードＣは、ＭＯＳ技術により作成された第
２の電流源１４を経て電源電圧Ｖｃｃに接続されてい
る。ＭＯＳ技術により作成された第３の電流源１５は、
第２の電流源１４にミラー結合され、調整器の出力端子
Ｓに接続されている。端子Ｓの出力電圧Ｖｃｓは、抵抗
２１の値によって、また電流源１４によって供給され電
流源１５上にミラーされた電流Ｉの値によって固定され
る。
【００２０】出力端子Ｓの電圧は、電流Ｉと抵抗Ｒ２１
の積に対応するノードＣの電圧に等しい。ノードＣの電
圧は、電流源１１によって温度調節されている。さら
に、ノードＣの電圧は、電流源１１によってアースを基
準に決まるので、電源電圧Ｖｃｃから独立している。
の積に対応するノードＣの電圧に等しい。ノードＣの電
圧は、電流源１１によって温度調節されている。さら
に、ノードＣの電圧は、電流源１１によってアースを基
準に決まるので、電源電圧Ｖｃｃから独立している。
【００２１】電圧源１２は、ノードＣ上のソース１１の
両端の電圧を複製する電圧フォロワを構成する電圧源１
３によって引きおこされた電圧降下を補償する。
両端の電圧を複製する電圧フォロワを構成する電圧源１
３によって引きおこされた電圧降下を補償する。
【００２２】温度変化が抵抗Ｒ２１の値に変動をもたら
す。この変動は、電流源１１を介してノードＣにおける
電圧変動によって補償される。したがって、負荷Ｑの端
子に供給される出力端子Ｓの電圧Ｖｃｓは、温度および
電源電圧Ｖｃｃから独立している。
す。この変動は、電流源１１を介してノードＣにおける
電圧変動によって補償される。したがって、負荷Ｑの端
子に供給される出力端子Ｓの電圧Ｖｃｓは、温度および
電源電圧Ｖｃｃから独立している。
【００２３】本発明による調整器の最小電源電圧は、以
下の各実施例で述べられるように、低くすることができ
る。
下の各実施例で述べられるように、低くすることができ
る。
【００２４】従来技術に比べ優れた本発明の利点は、こ
のような調整器をバイポーラ型またはＭＯＳ型いずれの
電流源を制御するために使用することができることであ
る。
のような調整器をバイポーラ型またはＭＯＳ型いずれの
電流源を制御するために使用することができることであ
る。
【００２５】ＭＯＳ技術が論理回路の電流源に使用され
る場合、図１に表されたような負荷Ｑは、こうした電流
源によって直接構成される。図２は、この適用例を示し
ている。
る場合、図１に表されたような負荷Ｑは、こうした電流
源によって直接構成される。図２は、この適用例を示し
ている。
【００２６】バイポーラ技術を論理回路の電流源に使用
する場合、本発明はＭＯＳ技術による電流源１５からの
電流制御を可能にするように装置出力を適応させる。図
３は、この適用例を示すものである。
する場合、本発明はＭＯＳ技術による電流源１５からの
電流制御を可能にするように装置出力を適応させる。図
３は、この適用例を示すものである。
【００２７】図２は、ＭＯＳトランジスタで作成された
論理回路の電流源を制御するための、図１に示された調
整器の回路図である。
論理回路の電流源を制御するための、図１に示された調
整器の回路図である。
【００２８】電流源１１は、既定の面積比を有し、相互
接続され抵抗Ｒ２１の第１端子に接続されたベースを有
する２つのＮＰＮバイポーラ・トランジスタＴ１１とＴ
１２により構成されている。抵抗Ｒ２１の他の端子は、
アースに接続されている。トランジスタＴ１１のエミッ
タは、直列に接続された２つの抵抗Ｒ２３とＲ２４を経
てアースに接続されている。抵抗Ｒ２３とＲ２４の接続
点は、トランジスタＴ１２のエミッタに接続されてい
る。トランジスタＴ１１とＴ１２のコレクタはそれぞ
れ、２つのＰチャネルＭＯＳトランジスタＭＰ１１とＭ
Ｐ１２のドレインに接続されている。トランジスタＭＰ
１１とＭＰ１２のゲートは共に、トランジスタＭＰ１１
のドレインに接続されている。トランジスタＭＰ１１と
ＭＰ１２のソースは共に、機能が以下に記述される第１
のスイッチ１６を経て、電源電圧Ｖｃｃに接続されてい
る。
接続され抵抗Ｒ２１の第１端子に接続されたベースを有
する２つのＮＰＮバイポーラ・トランジスタＴ１１とＴ
１２により構成されている。抵抗Ｒ２１の他の端子は、
アースに接続されている。トランジスタＴ１１のエミッ
タは、直列に接続された２つの抵抗Ｒ２３とＲ２４を経
てアースに接続されている。抵抗Ｒ２３とＲ２４の接続
点は、トランジスタＴ１２のエミッタに接続されてい
る。トランジスタＴ１１とＴ１２のコレクタはそれぞ
れ、２つのＰチャネルＭＯＳトランジスタＭＰ１１とＭ
Ｐ１２のドレインに接続されている。トランジスタＭＰ
１１とＭＰ１２のゲートは共に、トランジスタＭＰ１１
のドレインに接続されている。トランジスタＭＰ１１と
ＭＰ１２のソースは共に、機能が以下に記述される第１
のスイッチ１６を経て、電源電圧Ｖｃｃに接続されてい
る。
【００２９】電流源１１の出力を構成するトランジスタ
Ｔ１２のコレクタは、電圧源１２を形成するＰＮＰバイ
ポーラ・トランジスタＴ１３のベースに接続されてい
る。トランジスタＴ１３のコレクタは、アースに接続さ
れ、そのエミッタは、ＰチャネルＭＯＳトランジスタＭ
Ｐ１３のドレインおよびＮチャネルＭＯＳトランジスタ
ＭＮ１３のゲートに接続されている。トランジスタＭＰ
１１、ＭＰ１２、およびＭＰ１３は、図１に示された抵
抗Ｒ２２に対応している。トランジスタＭＰ１３のゲー
トは、トランジスタＭＰ１１のドレインに接続され、調
整器の開始補助装置に接続するためのＳＴＡＲＴで示さ
れる入力端子を構成する。回路の電源投入時に、開始補
助装置が使用され、トランジスタＭＰ１１、ＭＰ１２お
よびＭＰ１３のゲートの電圧を、オンにされた時スイッ
チ１６の内部抵抗によって起こされる電圧降下分、電源
電圧Ｖｃｃを下回るように減少させる。開始補助装置
は、従来の装置である（図示せず）。入力端子ＳＴＡＲ
Ｔは、トランジスタＴ１１のエミッタに対応する。
Ｔ１２のコレクタは、電圧源１２を形成するＰＮＰバイ
ポーラ・トランジスタＴ１３のベースに接続されてい
る。トランジスタＴ１３のコレクタは、アースに接続さ
れ、そのエミッタは、ＰチャネルＭＯＳトランジスタＭ
Ｐ１３のドレインおよびＮチャネルＭＯＳトランジスタ
ＭＮ１３のゲートに接続されている。トランジスタＭＰ
１１、ＭＰ１２、およびＭＰ１３は、図１に示された抵
抗Ｒ２２に対応している。トランジスタＭＰ１３のゲー
トは、トランジスタＭＰ１１のドレインに接続され、調
整器の開始補助装置に接続するためのＳＴＡＲＴで示さ
れる入力端子を構成する。回路の電源投入時に、開始補
助装置が使用され、トランジスタＭＰ１１、ＭＰ１２お
よびＭＰ１３のゲートの電圧を、オンにされた時スイッ
チ１６の内部抵抗によって起こされる電圧降下分、電源
電圧Ｖｃｃを下回るように減少させる。開始補助装置
は、従来の装置である（図示せず）。入力端子ＳＴＡＲ
Ｔは、トランジスタＴ１１のエミッタに対応する。
【００３０】トランジスタＭＮ１３は、図１に示された
回路の電圧源１３を構成する。トランジスタＭＮ１３の
ソースは、抵抗Ｒ２１を経てアースに接続され、そのド
レインは、ＰチャネルＭＯＳトランジスタＭＰ１４のド
レインに接続されている。トランジスタＭＰ１４は、図
１の電流源１４を構成する。トランジスタＭＰ１４のソ
ースは電源電圧Ｖｃｃに接続され、そのゲートは、自身
のドレインおよびＰチャネルＭＯＳトランジスタＭＰ１
５のゲートに接続されている。トランジスタＭＰ１５
は、電流源１５を構成している。トランジスタＭＰ１５
は、電源電圧Ｖｃｃに接続されたソース、および調整器
の出力端子Ｓを構成するドレインを有している。
回路の電圧源１３を構成する。トランジスタＭＮ１３の
ソースは、抵抗Ｒ２１を経てアースに接続され、そのド
レインは、ＰチャネルＭＯＳトランジスタＭＰ１４のド
レインに接続されている。トランジスタＭＰ１４は、図
１の電流源１４を構成する。トランジスタＭＰ１４のソ
ースは電源電圧Ｖｃｃに接続され、そのゲートは、自身
のドレインおよびＰチャネルＭＯＳトランジスタＭＰ１
５のゲートに接続されている。トランジスタＭＰ１５
は、電流源１５を構成している。トランジスタＭＰ１５
は、電源電圧Ｖｃｃに接続されたソース、および調整器
の出力端子Ｓを構成するドレインを有している。
【００３１】調整器はさらに、２つの追加スイッチ１７
および１８を含んでいる。スイッチ１７は、ソースがア
ースに接続され、ドレインがトランジスタＭＮ１３のゲ
ートに接続されたＮチャネルＭＯＳトランジスタＭＮ１
４によって構成されている。トランジスタＭＮ１４のゲ
ートは、制御端子ＰＷＤに接続されている。スイッチ１
８は、ソースがアースに接続され、ドレインが調整器の
出力端子Ｓに接続されたＮチャネルＭＯＳトランジスタ
ＭＮ１５によって構成されている。トランジスタＭＮ１
５のゲートは、制御端子ＰＷＤに接続されている。スイ
ッチ１６は、ソースが電源電圧に接続され、ドレインが
トランジスタＭＰ１１、ＭＰ１２およびＭＰ１３のソー
スに接続されたＰチャネルＭＯＳトランジスタＭＰ１６
によって構成されている。トランジスタＭＰ１６のゲー
トは、制御端子ＮＰＷＤに接続されている。スイッチ１
６、１７、および１８は、制御信号ＰＷＤおよびその反
転信号ＮＰＷＤの動作によって、使用中でない時の、調
整器の電流消費を防いでいる。調整器の動作中は、スイ
ッチ１６がオンにされ（トランジスタＭＰ１６が導電性
となり）、スイッチ１７と１８がオフにされる（トラン
ジスタＭＰ１４とＭＰ１５はブロックされる）。
および１８を含んでいる。スイッチ１７は、ソースがア
ースに接続され、ドレインがトランジスタＭＮ１３のゲ
ートに接続されたＮチャネルＭＯＳトランジスタＭＮ１
４によって構成されている。トランジスタＭＮ１４のゲ
ートは、制御端子ＰＷＤに接続されている。スイッチ１
８は、ソースがアースに接続され、ドレインが調整器の
出力端子Ｓに接続されたＮチャネルＭＯＳトランジスタ
ＭＮ１５によって構成されている。トランジスタＭＮ１
５のゲートは、制御端子ＰＷＤに接続されている。スイ
ッチ１６は、ソースが電源電圧に接続され、ドレインが
トランジスタＭＰ１１、ＭＰ１２およびＭＰ１３のソー
スに接続されたＰチャネルＭＯＳトランジスタＭＰ１６
によって構成されている。トランジスタＭＰ１６のゲー
トは、制御端子ＮＰＷＤに接続されている。スイッチ１
６、１７、および１８は、制御信号ＰＷＤおよびその反
転信号ＮＰＷＤの動作によって、使用中でない時の、調
整器の電流消費を防いでいる。調整器の動作中は、スイ
ッチ１６がオンにされ（トランジスタＭＰ１６が導電性
となり）、スイッチ１７と１８がオフにされる（トラン
ジスタＭＰ１４とＭＰ１５はブロックされる）。
【００３２】コンデンサＣは、トランジスタＴ１３のベ
ースとアースの間に配置され、トランジスタＴ１３のベ
ースに交流アースをもたらしている。
ースとアースの間に配置され、トランジスタＴ１３のベ
ースに交流アースをもたらしている。
【００３３】この例において、負荷Ｑは、ＳＣＬ回路の
１つまたは複数の電流源２から構成されている。電流源
は、ソースがアースに接続され、ドレインが自身のゲー
トおよびＳＣＬ回路のＭＯＳトランジスタ（図示せず）
のソースに接続されたＮチャネルＭＯＳトランジスタＭ
Ｎ１３を含んでいる。トランジスタＭＮ３のゲートは、
電流源２の制御入力を構成している。
１つまたは複数の電流源２から構成されている。電流源
は、ソースがアースに接続され、ドレインが自身のゲー
トおよびＳＣＬ回路のＭＯＳトランジスタ（図示せず）
のソースに接続されたＮチャネルＭＯＳトランジスタＭ
Ｎ１３を含んでいる。トランジスタＭＮ３のゲートは、
電流源２の制御入力を構成している。
【００３４】負荷Ｑの電圧Ｖｃｓは、Ｒ２１＊Ｉに等し
く、ここでＩは電流源１４の電流である。
く、ここでＩは電流源１４の電流である。
【００３５】このような調整器の最低作動電源電圧は、
ほぼ２．２ボルトであり、これはＭＯＳトランジスタ
（トランジスタＭＰ１４とＭＮ１３）の２つの閾電圧、
および（トランジスタＴ１２の）ベース・エミッタ電圧
に対応している。
ほぼ２．２ボルトであり、これはＭＯＳトランジスタ
（トランジスタＭＰ１４とＭＮ１３）の２つの閾電圧、
および（トランジスタＴ１２の）ベース・エミッタ電圧
に対応している。
【００３６】たとえば、図２に示される、ＭＯＳトラン
ジスタの以下のような抵抗値およびゲート幅／長（Ｗ／
Ｌ）比で制作された調整器は、２．２ボルトから７ボル
トの電源電圧および０．４ボルトのＶｃｓ電圧の動作範
囲をもたらす。 Ｒ２１＝３０ｋΩ； Ｒ２３＝１０．８ｋΩ； Ｒ２４＝７４．１ｋΩ； Ｗ／Ｌ（ＭＰ１１，ＭＰ１２）＝４０：５； Ｗ／Ｌ（ＭＰ１３）＝１０：２； Ｗ／Ｌ（ＭＰ１４）＝１００：３； Ｗ／Ｌ（ＭＰ１５）＝６００：３； Ｗ／Ｌ（ＭＰ１６，ＭＮ１３）＝１００ ：０．７； Ｗ／Ｌ（ＭＮ１４，ＭＮ１５）＝３：１．
ジスタの以下のような抵抗値およびゲート幅／長（Ｗ／
Ｌ）比で制作された調整器は、２．２ボルトから７ボル
トの電源電圧および０．４ボルトのＶｃｓ電圧の動作範
囲をもたらす。 Ｒ２１＝３０ｋΩ； Ｒ２３＝１０．８ｋΩ； Ｒ２４＝７４．１ｋΩ； Ｗ／Ｌ（ＭＰ１１，ＭＰ１２）＝４０：５； Ｗ／Ｌ（ＭＰ１３）＝１０：２； Ｗ／Ｌ（ＭＰ１４）＝１００：３； Ｗ／Ｌ（ＭＰ１５）＝６００：３； Ｗ／Ｌ（ＭＰ１６，ＭＮ１３）＝１００ ：０．７； Ｗ／Ｌ（ＭＮ１４，ＭＮ１５）＝３：１．
【００３７】図３は、図１に示されるバイポーラ・トラ
ンジスタにより作成された論理回路の電流源を制御する
調整器の概略図である。
ンジスタにより作成された論理回路の電流源を制御する
調整器の概略図である。
【００３８】図３の調整器は、図２の調整器と同様であ
る。同等の構成要素は同等の参照番号で示されている。
る。同等の構成要素は同等の参照番号で示されている。
【００３９】図３において、負荷Ｑは、ＥＣＬ論理ゲー
トの１つまたは複数の電流源１によって構成されてい
る。電流源は、エミッタが抵抗Ｒ３を経てアースに接続
され、コレクタがＥＣＬ回路のバイポーラ・トランジス
タ（図示せず）のエミッタに接続されたＮＰＮバイポー
ラ・トランジスタＴ３を含んでいる。トランジスタＴ３
のベースは、電流源１の制御入力を構成している。
トの１つまたは複数の電流源１によって構成されてい
る。電流源は、エミッタが抵抗Ｒ３を経てアースに接続
され、コレクタがＥＣＬ回路のバイポーラ・トランジス
タ（図示せず）のエミッタに接続されたＮＰＮバイポー
ラ・トランジスタＴ３を含んでいる。トランジスタＴ３
のベースは、電流源１の制御入力を構成している。
【００４０】トランジスタＭＰ１５のドレインは、調整
器の出力端子Ｓを直接には形成しないが、エミッタが抵
抗Ｒ２５を経てアースに接続されているＮＰＮバイポー
ラ・トランジスタＴ１４のコレクタに接続されている。
トランジスタＴ１４は、負荷Ｑのバイポーラ・トランジ
スタＴ３の電流を制御する電圧／電流変換器として動作
する。負荷ＱのトランジスタＴ３は、トランジスタＴ１
４にミラー接続されている。
器の出力端子Ｓを直接には形成しないが、エミッタが抵
抗Ｒ２５を経てアースに接続されているＮＰＮバイポー
ラ・トランジスタＴ１４のコレクタに接続されている。
トランジスタＴ１４は、負荷Ｑのバイポーラ・トランジ
スタＴ３の電流を制御する電圧／電流変換器として動作
する。負荷ＱのトランジスタＴ３は、トランジスタＴ１
４にミラー接続されている。
【００４１】バイポーラ技術により作成された電流源が
電流制御であるため、トランジスタＴ１４が追加されて
いるが、ＭＯＳ技術による場合は、電流源は電圧制御で
ある。
電流制御であるため、トランジスタＴ１４が追加されて
いるが、ＭＯＳ技術による場合は、電流源は電圧制御で
ある。
【００４２】トランジスタＴ１４および１つまたは複数
のトランジスタＴ３のベース電流を補償するために、Ｎ
ＰＮバイポーラ・トランジスタＴ１５はベースを経てト
ランジスタＭＰ１５のドレインに接続され、そのコレク
タは電源電圧Ｖｃｃに接続され、そのエミッタはトラン
ジスタＴ１４のベースに接続されている。トランジスタ
Ｔ１５は、１つの調整器だけを備える多くの電流源１を
制御するために十分な電流をもたらす。
のトランジスタＴ３のベース電流を補償するために、Ｎ
ＰＮバイポーラ・トランジスタＴ１５はベースを経てト
ランジスタＭＰ１５のドレインに接続され、そのコレク
タは電源電圧Ｖｃｃに接続され、そのエミッタはトラン
ジスタＴ１４のベースに接続されている。トランジスタ
Ｔ１５は、１つの調整器だけを備える多くの電流源１を
制御するために十分な電流をもたらす。
【００４３】図３の調整器におけるスイッチ１８は、抵
抗Ｒ２１と並行に接続されている。スイッチ１８は、ト
ランジスタＴ１１およびＴ１２のベースとして動作す
る。
抗Ｒ２１と並行に接続されている。スイッチ１８は、ト
ランジスタＴ１１およびＴ１２のベースとして動作す
る。
【００４４】図３の調整器において、調整器の電圧Ｖｃ
ｓは、Ｒ２５＊Ｉ＋Ｖｂｅ１４に等しく、ここでＶｂｅ
１４はトランジスタＴ１４のベース・エミッタ電圧であ
り、Ｉは電流源１４上でミラーされた電流である。
ｓは、Ｒ２５＊Ｉ＋Ｖｂｅ１４に等しく、ここでＶｂｅ
１４はトランジスタＴ１４のベース・エミッタ電圧であ
り、Ｉは電流源１４上でミラーされた電流である。
【００４５】図３に示された他のすべての構成要素は、
図２の対応する構成要素と同一である。
図２の対応する構成要素と同一である。
【００４６】図３に示された調整器の最低作動電源電圧
は、約２．５ボルトであり、これはトランジスタＭＰ１
５の閾電圧値および２つのベース・エミッタ電圧（トラ
ンジスタＴ１４とＴ１５の電圧）に対応している。電流
源１のトランジスタＴ３を制御するために供給すること
のできる電流の最大値は約１ｍＡであり、これは約４０
０の電流源１の制御に相応する。
は、約２．５ボルトであり、これはトランジスタＭＰ１
５の閾電圧値および２つのベース・エミッタ電圧（トラ
ンジスタＴ１４とＴ１５の電圧）に対応している。電流
源１のトランジスタＴ３を制御するために供給すること
のできる電流の最大値は約１ｍＡであり、これは約４０
０の電流源１の制御に相応する。
【００４７】例示により、図３に示される、ＭＯＳトラ
ンジスタの以下のような抵抗値およびゲート幅／長（Ｗ
／Ｌ）比で制作された調整器は、２．５ボルトから７ボ
ルトの電源電圧および０．４ボルトのＶｃｓ電圧の動作
範囲を提供する。 Ｒ２１＝３０ｋΩ； Ｒ２３＝１０．８ｋΩ； Ｒ２４＝７４．１ｋΩ； Ｒ２５＝１ｋΩ； Ｗ／Ｌ（ＭＰ１１，ＭＰ１２）＝４０：１０； Ｗ／Ｌ（ＭＰ１３）＝１０： ５； Ｗ／Ｌ（ＭＰ１４）＝２００：６； Ｗ／Ｌ（ＭＰ１５）＝２０５０：１０； Ｗ／Ｌ（ＭＰ１６，ＭＮ１３）＝１００：０．７； Ｗ／Ｌ（ＭＮ１４，ＭＮ １５）＝３：１．
ンジスタの以下のような抵抗値およびゲート幅／長（Ｗ
／Ｌ）比で制作された調整器は、２．５ボルトから７ボ
ルトの電源電圧および０．４ボルトのＶｃｓ電圧の動作
範囲を提供する。 Ｒ２１＝３０ｋΩ； Ｒ２３＝１０．８ｋΩ； Ｒ２４＝７４．１ｋΩ； Ｒ２５＝１ｋΩ； Ｗ／Ｌ（ＭＰ１１，ＭＰ１２）＝４０：１０； Ｗ／Ｌ（ＭＰ１３）＝１０： ５； Ｗ／Ｌ（ＭＰ１４）＝２００：６； Ｗ／Ｌ（ＭＰ１５）＝２０５０：１０； Ｗ／Ｌ（ＭＰ１６，ＭＮ１３）＝１００：０．７； Ｗ／Ｌ（ＭＮ１４，ＭＮ １５）＝３：１．
【００４８】したがって、本発明により、バイポーラま
たはＭＯＳ型電流源の約３ボルトの低電源電圧の使用が
可能になる。さらに、調整器によってもたらされた電圧
Ｖｃｓは、温度ないし電源電圧に変動があっても、安定
している。
たはＭＯＳ型電流源の約３ボルトの低電源電圧の使用が
可能になる。さらに、調整器によってもたらされた電圧
Ｖｃｓは、温度ないし電源電圧に変動があっても、安定
している。
【００４９】当業者には、明らかなように、上記に開示
された好ましい実施例に様々な変更を加えることが可能
である。特に、それぞれ記述の構成要素は、同等の機能
を備える１つまたは複数の構成要素に置き換えることが
できる。さらに、様々な構成要素（抵抗、ＭＯＳトラン
ジスタの幅／長比、バイポーラ・トランジスタの表面比
など）の大きさは、上記の動作指度の関数として、当業
者によって算出することができる。
された好ましい実施例に様々な変更を加えることが可能
である。特に、それぞれ記述の構成要素は、同等の機能
を備える１つまたは複数の構成要素に置き換えることが
できる。さらに、様々な構成要素（抵抗、ＭＯＳトラン
ジスタの幅／長比、バイポーラ・トランジスタの表面比
など）の大きさは、上記の動作指度の関数として、当業
者によって算出することができる。
【００５０】以上、本発明の少なくとも１つの例示的実
施例を記述してきたが、当業者には、様々な変更、修正
および改良が可能であろう。このような変更、修正およ
び改良は、本発明の精神および範囲内において意図され
るものとする。したがって、上記は例示のためであり、
限定を意図したものではない。本発明は、冒頭の請求項
およびそれと同等の事項において規定されたようにのみ
限定されるものとする。
施例を記述してきたが、当業者には、様々な変更、修正
および改良が可能であろう。このような変更、修正およ
び改良は、本発明の精神および範囲内において意図され
るものとする。したがって、上記は例示のためであり、
限定を意図したものではない。本発明は、冒頭の請求項
およびそれと同等の事項において規定されたようにのみ
限定されるものとする。
【図１】本発明の一態様による電圧調整器の実施例を示
す概略図である。
す概略図である。
【図２】ＭＯＳ技術により作成された電流源における本
発明による調整器の実施例を示す詳細図である。
発明による調整器の実施例を示す詳細図である。
【図３】バイポーラ技術により作成された電流源におけ
る本発明による調整器の実施例を示す詳細図である。
る本発明による調整器の実施例を示す詳細図である。
１１ 第１の電流源 １２ 第１の電圧源 １３ 第２の電圧源 １４ 第２の電流源 １５ 第３の電流源 Ｒ２１ 抵抗 Ｒ２２ 抵抗 Ｃ ノード Ｖｃｃ 電源電圧 Ｖｃｓ 出力電圧 Ｑ 負荷 Ｓ 端子
Claims (10)
- 【請求項１】 電源電圧（Ｖｃｃ）に接続された第１の
抵抗（Ｒ２２）とアースの間に接続されるバイポーラ型
の第１の電流源（１１）をふくみ、少なくともひとつの
結合モード論理ゲート（ＣＭＬ）の少なくともひとつの
電流源（１、２）を制御する電圧調整器において、 前記第１の電流源（１１）は、ＭＯＳ型の第２の電流源
（１４）からの電流（Ｉ）を供給される第２の抵抗（Ｒ
２１）の両端の電圧により制御され、 前記第２の電流源（１４）の電流値（Ｉ）は、該第２の
電流源とミラー接続された第３の電流源（１５）に前記
電流値を複製することによって、電圧調整器の出力端子
（Ｓ）の電圧を決定することを特徴とする、電圧調整
器。 - 【請求項２】 前記第２の電流源（１４）が、ソースが
電源電圧（Ｖｃｃ）に接続され、ゲートが自身のドレイ
ンおよび第３の電流源（１５）を構成するＰチャネルＭ
ＯＳトランジスタ（ＭＰ１５）のゲートに接続されたＰ
チャネルＭＯＳトランジスタ（ＭＰ１４）によって構成
され、第３の電流源の前記ＭＯＳトランジスタ（ＭＰ１
５）のドレインが、調整器の出力端子（Ｓ）を構成する
ことを特徴とする、請求項１に記載の電圧調整器。 - 【請求項３】 バイポーラ型の第１の電圧源（１２）と
これと直列接続の第２の電圧源（１３）が第１１の電流
源（１１）と第２の抵抗（Ｒ２１）の間に接続されて、
第１の電流源の両端の電圧を第２の抵抗（Ｒ２１）に転
送し、第２の抵抗の両端の電圧を調整する請求項２に記
載の電圧調整器。 - 【請求項４】 調整器が使用中でない時にエネルギー消
費を防ぐスイッチ（１６、１７、１８）をさらに含む、
請求項２または３に記載の電圧調整器。 - 【請求項５】 前記第１の電流源（１１）が２つのミラ
ー接続されたＮＰＮバイポーラ・トランジスタによって
構成され、第１のトランジスタ（Ｔ１１）のエミッタが
直列に接続された２つの抵抗（Ｒ２３、Ｒ２４）を経て
アースに接続され、第２のトランジスタ（Ｔ１２）のエ
ミッタが前記２つの抵抗（Ｒ２３、Ｒ２４）間の接続点
に接続され、２つのトランジスタ（Ｔ１１、Ｔ１２）の
ベースが電流源（１１）の制御端子を構成するが、第２
のトランジスタ（Ｔ１２）のコレクタが第１の電圧源
（１２）に接続された電流源出力端子を構成することを
特徴とする、請求項３または４に記載の電圧調整器。 - 【請求項６】 前記第１の電圧源（１２）が、コレクタ
がアースに接続され、ベースが第１の電流源（１１）の
第２のトランジスタ（Ｔ１２）に接続され、エミッタが
第２の電圧源（１３）を構成するＮチャネルＭＯＳトラ
ンジスタ（ＭＮ１３）のゲートに接続されたＰＮＰバイ
ポーラ・トランジスタ（Ｔ１３）によって構成され、第
２の電圧源（１３）の前記ＭＯＳトランジスタ（ＭＮ１
３）のソースがアースに接続され、そのドレインが第２
の電流源（１４）のＭＯＳトランジスタ（ＭＰ１４）の
ドレインに接続されることを特徴とする、請求項５に記
載の電圧調整器。 - 【請求項７】 ソースが第１のスイッチ（１６）を経て
電源電圧（Ｖｃｃ）に接続され、ゲートが開始補助装置
に接続され、ドレインがそれぞれ第１の電流ソース（１
１）のトランジスタ（Ｔ１１、Ｔ１２）のコレクタおよ
び第１の電圧源（１２）を構成するトランジスタ（Ｔ１
３）のエミッタに接続された３つのＰチャネルＭＯＳト
ランジスタ（ＭＰ１１、ＭＰ１２、ＭＰ１３）をさらに
含む、請求項６に記載の電圧調整器。 - 【請求項８】 論理ゲートの電流源（２）が、ゲートお
よびドレインが相互接続され、前記トランジスタ（ＭＮ
３）のドレインが調整器の出力端子（Ｓ）に接続され、
ソースがアースに接続されたＮチャネルＭＯＳトランジ
スタ（ＭＮ３）によって構成されることを特徴とする、
請求項１ないし７のいずれか一項に記載の電圧調整器。 - 【請求項９】 調整器出力端子（Ｓ）およびアースの間
に接続された電圧／電流変換器を含み、前記変換器が、
エミッタを抵抗（Ｒ２５）を経てアースに接続され、コ
レクタを前記出力端子（Ｓ）に接続されたＮＰＮバイポ
ーラ・トランジスタ（Ｔ１４）によって構成され、論理
ゲートの電流源（１）が、エミッタを抵抗（Ｒ３）を経
てアースに接続されたＮＰＮバイポーラ・トランジスタ
（Ｔ３）によって構成され、バイポーラ・トランジスタ
が、前記電流／電圧変換器のトランジスタ（Ｔ１４）に
ミラー接続されることを特徴とする、請求項１ないし７
のいずれか一項に記載の電圧調整器。 - 【請求項１０】 論理ゲートの電流源（Ｉ）のベース電
流を補償するＮＰＮバイポーラ・トランジスタ（Ｔ１
５）をさらに含み、前記補償トランジスタ（Ｔ１５）の
ベースが、調整器の出力端子（Ｓ）に接続され、そのコ
レクタが、供給電圧（Ｖｃｃ）に接続され、そのエミッ
タが、前記電流／電圧変換器のトランジスタ（Ｔ１４）
のベースに接続されている、請求項９に記載の電圧調整
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9414604 | 1994-11-30 | ||
| FR9414604A FR2727534A1 (fr) | 1994-11-30 | 1994-11-30 | Regulateur de tension pour circuit logique en mode couple |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237098A JPH08237098A (ja) | 1996-09-13 |
| JP2920246B2 true JP2920246B2 (ja) | 1999-07-19 |
Family
ID=9469484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7332554A Expired - Fee Related JP2920246B2 (ja) | 1994-11-30 | 1995-11-29 | 結合モード論理回路用電圧調整器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5646517A (ja) |
| EP (1) | EP0715240B1 (ja) |
| JP (1) | JP2920246B2 (ja) |
| DE (1) | DE69517395T2 (ja) |
| FR (1) | FR2727534A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4208770B2 (ja) * | 2004-06-10 | 2009-01-14 | キヤノン株式会社 | 記録ヘッド及び該記録ヘッドが用いられる記録装置 |
| JP6836917B2 (ja) * | 2017-01-24 | 2021-03-03 | シナプティクス・ジャパン合同会社 | 電圧生成回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234841A (en) * | 1979-02-05 | 1980-11-18 | Rca Corporation | Self-balancing bridge network |
| US4857823A (en) * | 1988-09-22 | 1989-08-15 | Ncr Corporation | Bandgap voltage reference including a process and temperature insensitive start-up circuit and power-down capability |
| EP0422798A2 (en) * | 1989-10-13 | 1991-04-17 | Advanced Micro Devices, Inc. | Bipolar/CMOS regulator circuits |
| US5084665A (en) * | 1990-06-04 | 1992-01-28 | Motorola, Inc. | Voltage reference circuit with power supply compensation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US458088A (en) * | 1891-08-18 | Corn-harvester | ||
| JPS5931404A (ja) * | 1982-08-16 | 1984-02-20 | Hitachi Ltd | 圧力センサ回路 |
| DE3341344C2 (de) * | 1983-11-15 | 1986-10-09 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Längsspannungsregler |
| US4751404A (en) * | 1986-10-31 | 1988-06-14 | Applied Micro Circuits Corporation | Multi-level ECL series gating with temperature-stabilized source current |
| US5121049A (en) * | 1990-03-30 | 1992-06-09 | Texas Instruments Incorporated | Voltage reference having steep temperature coefficient and method of operation |
| IT1244341B (it) * | 1990-12-21 | 1994-07-08 | Sgs Thomson Microelectronics | Generatore di tensione di riferimento con deriva termica programmabile |
-
1994
- 1994-11-30 FR FR9414604A patent/FR2727534A1/fr active Granted
-
1995
- 1995-11-22 US US08/561,520 patent/US5646517A/en not_active Expired - Lifetime
- 1995-11-27 DE DE69517395T patent/DE69517395T2/de not_active Expired - Fee Related
- 1995-11-27 EP EP95410136A patent/EP0715240B1/fr not_active Expired - Lifetime
- 1995-11-29 JP JP7332554A patent/JP2920246B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234841A (en) * | 1979-02-05 | 1980-11-18 | Rca Corporation | Self-balancing bridge network |
| US4857823A (en) * | 1988-09-22 | 1989-08-15 | Ncr Corporation | Bandgap voltage reference including a process and temperature insensitive start-up circuit and power-down capability |
| EP0422798A2 (en) * | 1989-10-13 | 1991-04-17 | Advanced Micro Devices, Inc. | Bipolar/CMOS regulator circuits |
| US5084665A (en) * | 1990-06-04 | 1992-01-28 | Motorola, Inc. | Voltage reference circuit with power supply compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237098A (ja) | 1996-09-13 |
| FR2727534A1 (fr) | 1996-05-31 |
| DE69517395T2 (de) | 2001-01-18 |
| DE69517395D1 (de) | 2000-07-13 |
| US5646517A (en) | 1997-07-08 |
| EP0715240A1 (fr) | 1996-06-05 |
| EP0715240B1 (fr) | 2000-06-07 |
| FR2727534B1 (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998902B2 (en) | Bandgap reference voltage circuit | |
| US6329871B2 (en) | Reference voltage generation circuit using source followers | |
| US7259543B2 (en) | Sub-1V bandgap reference circuit | |
| US5059890A (en) | Constant current source circuit | |
| JP3079515B2 (ja) | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 | |
| US4751404A (en) | Multi-level ECL series gating with temperature-stabilized source current | |
| US4902915A (en) | BICMOS TTL input buffer | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| US5594382A (en) | Constant voltage circuit | |
| US5049806A (en) | Band-gap type voltage generating circuit for an ECL circuit | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| JP2749681B2 (ja) | 周囲温度と供給電圧の変動を受けない基準電圧を発生する電圧発生器 | |
| KR100192628B1 (ko) | 온도 보상 회로 | |
| JP2643688B2 (ja) | 波形整形回路 | |
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US5619160A (en) | Control circuit for setting a bias source at partial stand-by | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| US4644249A (en) | Compensated bias generator voltage source for ECL circuits | |
| JP2920246B2 (ja) | 結合モード論理回路用電圧調整器 | |
| US5747890A (en) | Power supply switch reference circuitry | |
| EP0266112B1 (en) | Cml bias generator | |
| US5532617A (en) | CMOS input with temperature and VCC compensated threshold | |
| US5306964A (en) | Reference generator circuit for BiCMOS ECL gate employing PMOS load devices | |
| US5047670A (en) | BiCMOS TTL input buffer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |