JP2918835B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2918835B2
JP2918835B2 JP8026598A JP2659896A JP2918835B2 JP 2918835 B2 JP2918835 B2 JP 2918835B2 JP 8026598 A JP8026598 A JP 8026598A JP 2659896 A JP2659896 A JP 2659896A JP 2918835 B2 JP2918835 B2 JP 2918835B2
Authority
JP
Japan
Prior art keywords
film
tantalum oxide
capacitor
oxide film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8026598A
Other languages
Japanese (ja)
Other versions
JPH08279601A (en
Inventor
博 神力
泰城 西岡
憲之 佐久間
喜一郎 向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8026598A priority Critical patent/JP2918835B2/en
Publication of JPH08279601A publication Critical patent/JPH08279601A/en
Application granted granted Critical
Publication of JP2918835B2 publication Critical patent/JP2918835B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に高容量、高信頼性のキャパシタを有する半
導体装置の製造方法に関する。 【0002】 【従来の技術】周知のように、各種半導体メモリのキャ
パシタは、二酸化シリコン膜を絶縁膜とするキャパシタ
が広く用いられている。 【0003】しかし、半導体集積回路の集積密度が増大
するにともない、キャパシタの面積も著るしく小さくな
った。キャパシタの面積が小さくなると、容量が減少し
て、半導体メモリの信頼性が低下してしまう。そのた
め、キャパシタの誘電体膜として、たとえばTa25
ど、誘電率の大きい遷移金属酸化物を用いて容量の低下
を防止することが提案されている。 【0004】たとえば、特開昭59−4152号には、
シリコン基板上に酸化タンタル膜を形成した後、湿性酸
素雰囲気にて、熱処理して、酸化タンタル膜とシリコン
基板の界面に二酸化シリコン膜を成長させた後、高融点
金属、或いは高融点金属のシリサイドからなる上部電極
を、上記酸化タンタル膜上に形成してキャパシタを形成
していた。 【0005】さらに、キャパシタ形成技術として以下の
公知の技術がある。特開昭60−58653号公報に
は、シリコン半導体基板に直接Ta膜を形成し、そのT
a膜を酸化することでTa25膜とし、そしてシリコン
半導体基板とTa25膜との界面にSiO2膜(具体的
には80Å)形成する記載がある。このSiO2膜は
キャパシタの特性に依存してくる。 【0006】特開昭60−50950号公報には、Si
基板にHfN−Si34混合物を乾燥酸素中で酸化する
記載がある。 【0007】特開昭57−167669号公報には、多
結晶シリコン膜上にTa膜を形成し、このTa膜を乾燥
酸素中で無定形酸化タンタル層とし、さらにこの無定形
酸化タンタル層を結晶化するとともに、結晶化に伴って
生ずる結晶粒界にシリコンを拡散させ、これを酸化する
ことで結晶粒界を二酸化シリコンで充填させる。 【0008】特開昭58−154258号公報には、多
結晶シリコン膜上にTa膜を形成し、このTa膜を酸化
タンタル層とし、その酸化タンタル層に塩素を導入す
る。 【0009】 【発明が解決しようとする課題】しかし、本願発明者の
検討によれば、このような方法によって形成されたキャ
パシタは、長期信頼性が低く、しかも、酸化タンタル膜
とシリコン基板の間に形成される二酸化シリコン膜の膜
厚が大きくなってしまって容量が低下し、酸化タンタル
を誘電体膜として用いた効果が、著るしく低くなってし
まうことが見出された。 【0010】すなわち、上記従来技術はシリコン基板と
酸化タンタル膜の間に二酸化シリコン膜を形成すること
により、酸化タンタル膜の欠陥密度が減少し、耐圧が向
上するという効果は有しているが単位面積当りの容量は
著しく減少する。また、二酸化シリコン膜厚が40Å以
上となると、一定電圧を印加した場合の経時的絶縁破壊
寿命は界面の二酸化シリコン膜が破壊される寿命に依存
しており、二酸化シリコン膜をうわまわる長期信頼度を
得ることはできなかった。 【0011】本発明の目的は、上記従来の問題を解決
し、欠陥密度が少なくて耐圧が十分大きく、長期信頼性
が高く、容量の大きなキャパシタを有する半導体装置の
製造方法を提供することである。 【0012】 【課題を解決するための手段】上記目的を達成するた
め、本発明は、キャパシタ下部電極上に遷移金属の酸化
物膜を形成した後、酸化性雰囲気中において熱処理を行
なって、その遷移金属酸化膜中の欠陥部分に酸化物を補
うことで耐圧低下を防止するようにしたものである。 【0013】 【作用】下部電極上に遷移金属の酸化物膜を形成した
後、酸化性雰囲気中で熱処理を行なうと、上記遷移金属
酸化物膜の欠陥部分の下には厚く、他の部分の下には薄
く、下地材料の酸化物膜が形成される。これによって、
上記遷移金属酸化物膜の欠陥部分における絶縁膜の合計
の膜厚は補償され、実質的なキャパシタの特性はその遷
移金属酸化物により決められるとともに、耐圧の低下は
効果的に防止される。 【0014】 【実施例】本発明者等によって考え出された例として、
下部電極および遷移金属の酸化物として、シリコン基板
および酸化タンタル(Ta25)をそれぞれ用いた場合
について説明する。 【0015】シリコン基板と酸化タンタル膜の間の界面
の耐圧劣化が生ずる原因となる領域では、他の領域より
も酸化タンタル膜厚が薄い。本発明によれば、選択的に
この欠陥領域に二酸化シリコンが成長し、合計の膜厚が
厚くなるので、耐圧が向上し、キャパシタの耐圧劣化を
防止できる。一方、本発明者の検討によれば二酸化シリ
コン膜厚が40Å以上となると長期信頼度は40Å以下
の場合より低下する。そこで、上記欠陥領域以外の領域
では、シリコンと酸化タンタル膜の界面の二酸化シリコ
ン膜厚は40Å以下として、長期信頼度の低下を防止す
る。 【0016】一方、欠陥領域の下に形成される二酸化シ
リコン膜は、膜厚が40Å以上となる部分もあるが、こ
の場合は後で説明するように、欠陥部分以外の領域の耐
圧よりも十分大きい耐圧となる様に二酸化シリコン膜が
成長するので、長期信頼度も他の領域より劣らない。更
に、欠陥領域は二酸化シリコンの膜厚が大きいため、容
量は小さくなるが、欠陥部分の面積はキャパシタ全体の
面積と比較して極めて小さいので、キャパシタの全容量
に与える影響はほとんどなく、全体の容量は、欠陥部分
以外の領域の容量とほぼ等しい。欠陥領域以外の領域で
は界面に形成された二酸化シリコン膜の膜厚は40Å以
下なので、極めて大きい容量の実現することができる。 【0017】酸化タンタル膜の下に他の部分よりも厚い
SiO2膜を形成するには、酸化タンタル膜を形成した
後、乾燥した酸化性雰囲気中で熱処理する必要がある。
もし湿った酸化雰囲気中で熱処理を行なうと、上記欠陥
領域の下部のみでなく、酸化タンタル膜とシリコン基板
の全界面に厚いSiO2膜が形成され、大きな容量を得
るのが不可能になってしまう。 【0018】上記下部電極としては、シリコン基板のみ
でなく、多結晶シリコン膜や、たとえばチタンシリサイ
ドなどシリサイド膜を使用できることはいうまでもな
い。また、窒化チタン、もしくはアルミニウム(アルミ
ニウム合金でも同じ)を用いても、上記シリコンを用い
たときと同様に乾燥した酸化性雰囲気中において熱処理
することによって、酸化タンタル膜の欠陥領域の下に、
酸化チタン膜もしくは酸化アルミニウム膜を、他の部分
よりも厚く形成し、上記本発明の目的を達成できる。 【0019】〈実施例1〉図1は、シリコン基板1上
に、酸化タンタル膜3を形成した後、800℃〜100
0℃の乾燥酸化雰囲気において熱処理して、酸化タンタ
ル膜3とシリコン基板1の界面に二酸化シリコン膜2を
形成し、更に上記酸化タンタル膜3上に上部電極として
タングステン膜4を被着して形成されたキャパシタの断
面図である。 【0020】ここで、シリコン基板1と酸化タンタル膜
3の界面に形成される二酸化シリコン膜2の膜厚は酸化
タンタル膜3の膜厚と上記酸化性雰囲気での熱処理の温
度に依存している。この関係を図3を用いて以下説明す
る。図3では、横軸はシリコン基板1上に形成された酸
化タンタル膜3の膜厚を示している。縦軸は熱処理によ
り酸化タンタル膜3とシリコン基板1の界面に形成され
た二酸化シリコン膜2の膜厚を示している。熱処理温度
として800℃とした場合、酸化タンタル膜3の膜厚が
10nm以上であると、殆んど二酸化シリコンは界面に
成長しないが、酸化タンタル膜3の膜厚が10nmより
も薄くなるにつれて、二酸化シリコン膜2はより厚く成
長することがわかった。同様に熱処理温度を1,000
℃とした場合は、膜厚が約10nm以上の酸化タンタル
膜の下に形成されるSiO2膜の膜厚は約2nm以下に
過ぎないが、酸化タンタル膜の膜厚が10nmより薄く
なると、そ下に形成されるSiO2膜の膜厚は急激に
大きくなる。 【0021】従って、シリコン基板や下部電極の上に酸
化タンタル膜を形成した後、乾燥した酸化性雰囲気中で
熱処理を行なえば、図1に示したように、酸化タンタル
膜3の欠陥領域(膜厚の薄い部分)の下は膜厚が厚く、
正常な領域(膜厚が厚い部分)の下は膜厚が薄いSiO
2膜2が形成される。その結果、酸化タンタル膜3の膜
厚が局所的に薄くなることによって生ずる耐圧低下は効
果的に防止され、極めて信頼性の高いキャパシタが形成
される。 【0022】酸化タンタル膜を形成した後、上記熱処理
を行なわず、上部電極4を形成して形成されたキャパシ
タの断面構造を図2に示す。 【0023】図2から明らかなように、上記熱処理を行
なわないと、膜厚が全面にわたって等しい、薄いSiO
2膜2′が形成される。このSiO2膜2′はシリコンの
自然酸化膜であり、酸化タンタル膜を酸化性雰囲気中に
おけるスパッタリングによって形成した場合は、その際
にも若干酸化される。 【0024】このSiO2膜2′は膜厚が約15nmに
すぎないため欠陥領域(酸化タンタル膜の膜厚の薄い部
分)においては誘電体膜の合計の膜厚(酸化タンタル膜
3とSiO2膜2′の膜厚の和)が不十分で耐圧不良の
原因となる。 【0025】また、酸化タンタル膜を形成した後の熱処
理を湿った酸化性雰囲気中において行なうと、非常に厚
いSiO2膜が、欠陥領域の下のみではなく酸化タンタ
ル膜と下部電極の界面の全面に形成されてしまい、高い
容量を得るのは不可能になる。 【0026】従って、酸化タンタル膜を形成した後に
は、乾燥した雰囲気中での熱処理を行なって、図1に示
したように、膜厚が部分的に異なるSiO2膜2を酸化
タンタル膜3と下部電極1の間に形成する必要がある。 【0027】このように、酸化タンタル膜3には、膜厚
が局所的に薄い部分(欠陥領域)が存在し、しかも、界
面に形成されるSiO2膜の膜厚が薄く均一であると、
酸化タンタル膜の膜厚が薄い部分において耐圧が低下
し、信頼性が低下する。 【0028】本発明は、酸化タンタル膜と下部電極の間
の界面に、膜厚が部分的に異なるSiO2膜を、乾燥雰
囲気中における熱処理によって形成する点に特徴があ
り、酸化タンタル膜とSiO2膜の膜厚は、本発明にと
って重要なので以下に説明する。図1において、下部電
極上に形成された酸化タンタル膜3の膜厚が75Åの場
合について説明する。熱処理条件としては800℃、3
0分の条件を選んだ。上記のように、下部電極であるシ
リコン基板表面上に形成される酸化タンタル膜の膜厚は
均一にならず、75Åより薄い部分も存在する。この場
合、図3に示されているように、上記熱処理によって、
膜厚75Åの酸化タンタル膜の下には、厚さ約0.5n
mのSiO2膜が成長するので、上記熱処理前に形成さ
れていたSiO2膜と合わせて、合計約20nm膜厚を
有するSiO2膜が形成される。 【0029】本発明は、酸化タンタル膜を形成した後に
熱処理を行なうか、図4に示す様に、縦軸に実効電界強
度をとり、横軸に酸化タンタル膜厚をとって、酸化性雰
囲気での熱処理効果を説明する。ここで、実効電界強度
は、酸化タンタルと二酸化シリコンの二層膜の単位面積
当りの容量に等しい二酸化シリコン膜の膜厚でキャパシ
タに印加される電圧で割った値であり、二酸化シリコン
膜厚換算の電界強度である。図2において酸化タンタル
膜3の膜厚が75Åである領域で実効電界強度13MV
/cmを印加すると、熱処理を行なわない場合には、酸
化タンタル膜厚が75Åよりも薄い領域では、13MV
/cmより大きい高電界が印加される。例えば、酸化タ
ンタル膜3の膜厚が20Åである領域には、約19MV
/cmの実効電界強度が印加されてしまう、一方、80
0℃、30分の酸化性雰囲気での熱処理を行うと、実効
電界強度は酸化タンタルが75Åよりも薄く形成されて
いる領域では、酸化タンタルが75Å形成されている領
域に13MV/cmの実効電界強度が印加されるのに対
し、それよりも低い実効電界強度が印加される。図3に
示したように、酸化タンタル膜の膜厚が20Åである領
域では上記熱処理によって約40Åの厚さSiO2膜が
長するので印加される実効電界強度は約8MV/cm
に過ぎない。従って、酸化タンタル膜が局所的に薄く形
成されている部分では実効的に耐圧が向上する。 【0030】一方、誘電体膜が酸化タンタル膜と二酸化
シリコン膜の2層膜からなるキャパシタの長期信頼度に
ついては、図5に示す結果が得られた。この結果は、キ
ャパシタに一定の電界を印加して、キャパシタが破壊に
至る平均寿命を測定して得られたものである。図5から
明らかなように、酸化タンタル膜とシリコン基板の界面
に形成された二酸化シリコン膜の膜厚が50Å以上とな
ると、キャパシタは破壊されやすくなるが、膜厚が40
Å以下の場合は、平均寿命ははるかに長くなる。従っ
て、酸化タンタル膜と二酸化シリコン膜の2層膜を誘電
体膜として用いたキャパシタにおいては、二酸化シリコ
ン膜の膜厚を40Å以下にすれば極めてよい結果が得ら
れる。 【0031】図6は、膜厚75Åの酸化タンタル膜およ
びシリコン基板と酸化タンタル界面に形成された二酸化
シリコン膜からなる二層膜を誘電体とするキャパシタ
に、実効電界強度13MV/cmを印加した場合の絶縁
被壊に至る寿命を上記二酸化シリコン膜の膜厚を20Å
〜60Åの範囲で変えて測定した結果を示している。図
6から明らかなように、二酸化シリコン膜厚が40Å以
下となると急激に寿命が長くなることがわかる。この原
因は、二酸化シリコン膜厚が薄くなると、電子の伝導機
構がより多く直接トンネル成分を含む様になり二酸化シ
リコンがダメージを受けにくくなり壊しなくなるため
である。酸化タンタル膜の膜厚が75Å以外の場合でも
同様の結果が得られた。 【0032】従って、酸化タンタル膜の欠陥領域以外の
部分の下に形成される二酸化シリコン膜の膜厚は40Å
以下にすることが好ましい。 【0033】図4で示した様に、酸化タンタル膜3の膜
厚が40Åより薄い領域では、酸化タンタル膜3とシリ
コン基板1の界面に形成される二酸化シリコン膜2の膜
厚は40Å以上となる。しかし、図4に示す様にこの領
域に印加される実効電界強度は9.5MV/cmより小
さくなる。この場合、図5に示す様に105秒以上の寿
命を示し、酸化タンタルが75Åの厚さに形成されてい
る領域の寿命と比較しても劣らないことがわかる。従っ
て、酸化タンタル膜の欠陥領域の下に膜厚が40Å以上
の二酸化シリコン膜が形成されても、耐圧や平均寿命が
低下する恐れはない。酸化タンタルのみではなく、T
i,Hf,NbもしくはZrの酸化物についても同様な
効果が認められた。 【0034】〈実施例2〉本実施例は、キャパシタの下
部電極を多結晶シリコン膜厚として、分離絶縁膜や素子
領域上に形成することのできる信頼度の優れたキャパシ
タを有する半導体デバイスの例である。 【0035】図7は、蓄積キャパシタと転送トランジス
タを有するメモリセルの断面図を示している。図7にお
いて記号5はP型シリコン基板、6はゲート絶縁膜、7
はフィールド絶縁膜、8,9はソース、ドレインとなる
+領域、10はキャパシタの第1の電極(下部電極)
である多結晶シリコン膜、4はタングステン電極、12
は層間絶縁膜、11はアルミニウム配線である。13お
よび14は、それぞれ多結晶シリコンからなる第1のワ
ード線および第2のワード線である。ここでアルミニウ
ム配線11はビット線となっている。以上の様なメモリ
セルで、蓄積キャパシタの第1の電極は多結晶シリコン
膜10であり、この多結晶シリコン膜10上に、酸化タ
ンタル膜3と二酸化シリコン膜2の二層膜からなる誘電
体膜が形成されている。 【0036】図7に示されているように、酸化タンタル
膜3の局所的に薄くなっている領域の下の二酸化シリコ
ン膜2は、他の部分よりも厚く形成されている。酸化タ
ンタルが局所的に薄くなっている領域以外の領域では、
酸化タンタル膜3の下の二酸化シリコン膜2の膜厚は4
0Å以下である。上部電極としてタングステン膜4を形
成して形成されたキャパシタの性能は、実施例1に示し
たシリコン基板上に形成したキャパシタと等しい特性を
示した。図7に示したように、本実施例によるキャパシ
タは、素子領域(転送トランジスタ)や、素子分離絶縁
膜領域(厚いSiO2膜7)上にキャパシタを形成する
ことができるので、高集積メモリの製造において極めて
有効である。 【0037】酸化タンタルのみではなく、Ti,Hf,
NbもしくはZrの酸化物を用いても同様な効果が認め
られた。 【0038】〈実施例3〉図8に示すように、表面に急
峻な段差を有するシリコン基板5上に、周知のスパッタ
リング法によって酸化タンタル膜3およびタングステン
膜からなる上部電極4を形成して、キャパシタを形成す
る。このようにすると、酸化タンタル膜3のうち、段差
の側面上に形成された酸化部分の膜厚は、水平部上に形
成された部分の膜厚より薄くなり、耐圧不良が生じやす
い。 【0039】しかし、Ta25膜を段差部上に形成した
後、900℃の乾燥酸化雰囲気でのアニールを行なう
と、図9に示したように、Ta25膜3の膜厚が薄い側
面部では、Ta25膜3とシリコン基板5の界面に平面
部より厚くSiO2膜が形成されるので、側面部の耐圧
は劣化しないため、図8に示すキャパシタの耐圧よりも
大きい耐圧が得られる。一方、平面部に形成されたTa
25膜3とSi基板5の界面に形成されるSiO2膜は
極めて薄いので、平面部の容量は図8に示すキャパシタ
と殆んど変わらない。従って、本発明によれば、シリコ
ン基板の段差がある領でも、高容量、高信頼で、かつ
十分な耐圧のあるキャパシタを形成することが可能であ
る。 【0040】〈実施例4〉 上記実施例では、キャパシタの下部電極として、シリコ
ン基板もしくは多結晶シリコン膜を用いたが、本実施例
では、下部電極として、窒化チタン(TiN)膜を用い
た。 【0041】図10において、記号1はシリコン基板で
あり、15はキャパシタの第1の電極であるTiN膜で
あり、16は酸化チタン膜であり、3は酸化タンタル膜
であり、4はキャパシタの第2の電極であるタングステ
ン膜をそれぞれ示している。本実施例では、まず、Ti
N膜15をシリコン膜1上にTiをターゲットとして用
い、N2−Ar混合ガスによる周知の反応性スパッタリ
ング法により500Åの膜厚で形成する。このTiN膜
15上にタンタルをターゲットとしてAr−O2混合ガ
ス中での反応性スパッタリング法により厚さ100Åの
酸化タンタル膜3を形成した後、600℃の高温乾燥酸
化性雰囲気で熱処理を行った。この熱処理によって酸化
タンタル膜3と第1の電極であるTiN膜15との界面
に酸化チタン膜16が成長する。酸化タンタル膜3上に
タングステン膜からなる第2の(上部)電極4を形成し
てキャパシタとした。図10に示したように、酸化タン
タル膜3の膜厚が薄くなっている領域では、この領域の
下の酸化チタン膜16の膜厚は他の部分よりも厚い。従
って、この部分は耐圧劣化の原因とならない。もし、酸
化を行なわないとすると、この部分には厚い酸化チタン
膜が形成されないので、耐圧劣化の原因となる。酸化タ
ンタル膜を形成した後に酸化処理を行った場合と、しな
い場合での耐圧を比較したヒストグラフを図11に示
す。上記酸化処理をすることにより、著しく耐圧が向上
していることがわかる。また、酸化チタンの誘電率は、
SiO2よりも大きいので、キャパシタの誘電体膜の一
部として、酸化チタン膜を用いても、容量の低下は無視
することができ、この点も極めて有利である。なお、T
iNを用いた場合、好ましい熱処理温度の範囲は500
〜800℃である。 【0042】TiNのみではなく、NbNもしくはTa
Nを下部電極として用い、酸化タンタル膜を形成した
後、乾燥した酸化性雰囲気中で500〜800℃の熱処
理を行なうことにより、キャパシタの耐圧と長期安定性
を著るしく向上できた。AlやAl合金(Al−Si合
金など)を下部電極として用い、上記熱処理を300〜
500℃で行なっても、良好な結果を得ることができ
た。また、たとえば、タンタルシリサイド、タングステ
ンシリサイド、モリブデンシリサイドもしくはチタンシ
リサイドなど、各種シリサイドをキャパシタの下部電極
として用いることができる。この場合の熱処理温度の範
囲は、単結晶シリコン基板や多結晶シリコン膜を用いた
ときほぼ同じであり、600〜1,000℃の範囲で
熱処理を行なえば良好な結果が得られる。上記上部電極
(第2の電極)としては、Al、Al−SiなどのAl
合金、多結晶シリコン、W,Mo,W−シリサイド、T
a−シリサイド、Mo−シリサイド、Ti−シリサイド
など、電極や配線として用いられる多くの材料を用い得
ることはいうまでもない。 【0043】上記熱処理が行なわれる雰囲気は、水蒸気
含有量が約1,000ppm以下であることが好まし
い。雰囲気中の水蒸気含有量が多いと、上記のように、
欠陥部以外の部分の下にも、厚い酸化膜が形成されてし
まうが、水蒸気含有量を1,000ppm以下にすれ
ば、好ましい結果を得ることができる。 【0044】 【発明の効果】上記説明から明らかなように、本発明に
よれば、耐圧や長期寿命を低下させることなしに、キャ
パシタの容量を著るしく大きくすることができるので、
半導体集積回路の集積密度の向上に極めて有用である。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a high-capacity, high-reliability capacitor. 2. Description of the Related Art As is well known, capacitors having a silicon dioxide film as an insulating film are widely used as capacitors of various semiconductor memories. However, as the integration density of semiconductor integrated circuits has increased, the area of capacitors has also become significantly smaller. When the area of the capacitor is reduced, the capacity is reduced, and the reliability of the semiconductor memory is reduced. Therefore, it has been proposed to use a transition metal oxide having a large dielectric constant, such as Ta 2 O 5, as a dielectric film of a capacitor to prevent a decrease in capacitance. For example, Japanese Patent Application Laid-Open No. Sho 59-4152 discloses that
After forming a tantalum oxide film on a silicon substrate, heat-treating in a humid oxygen atmosphere to grow a silicon dioxide film at the interface between the tantalum oxide film and the silicon substrate, and then forming a high melting point metal or a high melting point metal silicide. Was formed on the tantalum oxide film to form a capacitor. Further, there is the following known technique as a capacitor forming technique. JP-A-60-58653 discloses that a Ta film is formed directly on a silicon semiconductor substrate, and the T
and the Ta 2 O 5 film by oxidizing a film, and (specifically 80 Å) SiO 2 film at the interface between the silicon semiconductor substrate and the Ta 2 O 5 film is described to be formed. This SiO 2 film depends on the characteristics of the capacitor. JP-A-60-50950 discloses that Si
Substrate is described to oxidize HfN-Si 3 N 4 mixture in dry oxygen. Japanese Patent Application Laid-Open No. 57-167669 discloses that a Ta film is formed on a polycrystalline silicon film, the Ta film is made into an amorphous tantalum oxide layer in dry oxygen, and this amorphous tantalum oxide layer is made to crystallize. At the same time, silicon is diffused into crystal grain boundaries generated by crystallization, and the silicon is diffused to fill the crystal grain boundaries with silicon dioxide. In Japanese Patent Application Laid-Open No. 58-154258, a Ta film is formed on a polycrystalline silicon film, this Ta film is used as a tantalum oxide layer, and chlorine is introduced into the tantalum oxide layer. However, according to the study of the present inventor, the capacitor formed by such a method has low long-term reliability, and furthermore, a capacitor between the tantalum oxide film and the silicon substrate. It has been found that the thickness of the silicon dioxide film formed on the substrate becomes large, the capacity is reduced, and the effect of using tantalum oxide as the dielectric film is significantly reduced. That is, the above-described prior art has the effect of reducing the defect density of the tantalum oxide film and improving the breakdown voltage by forming the silicon dioxide film between the silicon substrate and the tantalum oxide film, but has the effect of increasing the unit. The capacity per area is significantly reduced. When the silicon dioxide film thickness is 40 ° or more, the time-dependent dielectric breakdown life when a constant voltage is applied depends on the lifetime in which the silicon dioxide film at the interface is destroyed. Could not get. An object of the present invention is to solve the above-mentioned conventional problems and to provide a method of manufacturing a semiconductor device having a capacitor with a low defect density, a sufficiently high withstand voltage, high long-term reliability, and a large capacitance. . In order to achieve the above object, the present invention provides a method of forming a transition metal oxide film on a capacitor lower electrode and then performing a heat treatment in an oxidizing atmosphere. By supplementing the oxide to the defective portion in the transition metal oxide film, a decrease in breakdown voltage is prevented. When a heat treatment is performed in an oxidizing atmosphere after a transition metal oxide film is formed on the lower electrode, the transition metal oxide film is thicker under the defect portion and the other portions are thinner. Underneath, a thin, underlying oxide film is formed. by this,
The total thickness of the insulating film in the defect portion of the transition metal oxide film is compensated, and the substantial characteristics of the capacitor are determined by the transition metal oxide, and a decrease in breakdown voltage is effectively prevented. Examples As examples conceived by the present inventors,
The case where a silicon substrate and tantalum oxide (Ta 2 O 5 ) are used as the lower electrode and the oxide of the transition metal will be described. The thickness of the tantalum oxide film is smaller in the region where the breakdown voltage of the interface between the silicon substrate and the tantalum oxide film is caused than in other regions. According to the present invention, silicon dioxide is selectively grown in the defect region and the total film thickness is increased, so that the withstand voltage is improved, and deterioration of the withstand voltage of the capacitor can be prevented. On the other hand, according to the study by the present inventor, the long-term reliability is lower when the silicon dioxide film thickness is 40 ° or more than when it is 40 ° or less. Therefore, in a region other than the defect region, the silicon dioxide film thickness at the interface between the silicon and the tantalum oxide film is set to 40 ° or less to prevent a decrease in long-term reliability. On the other hand, the silicon dioxide film formed below the defective region has a portion with a thickness of 40 ° or more, but in this case, as will be described later, the breakdown voltage of the region other than the defective portion is more than the withstand voltage. Since the silicon dioxide film grows to have a large breakdown voltage, the long-term reliability is not inferior to other regions. Further, the capacity of the defect region is small because the thickness of silicon dioxide is large, but the area of the defect portion is extremely small as compared with the area of the entire capacitor. The capacity is substantially equal to the capacity of the area other than the defective portion. In a region other than the defect region, the thickness of the silicon dioxide film formed at the interface is 40 ° or less, so that an extremely large capacity can be realized. In order to form a SiO 2 film thicker than other portions under the tantalum oxide film, it is necessary to form a tantalum oxide film and then perform a heat treatment in a dry oxidizing atmosphere.
If heat treatment is performed in a humid oxidizing atmosphere, a thick SiO 2 film is formed not only in the lower portion of the defect region but also at the entire interface between the tantalum oxide film and the silicon substrate, and it becomes impossible to obtain a large capacity. I will. It goes without saying that not only a silicon substrate but also a polycrystalline silicon film or a silicide film such as titanium silicide can be used as the lower electrode. Further, even when using titanium nitride or aluminum (the same applies to aluminum alloy), heat treatment is performed in a dry oxidizing atmosphere in the same manner as when silicon is used, so that a tantalum oxide film has a defect region below the defect region.
The object of the present invention can be achieved by forming a titanium oxide film or an aluminum oxide film thicker than other portions. Example 1 FIG. 1 shows that after forming a tantalum oxide film 3 on a silicon substrate 1,
A heat treatment is performed in a dry oxidizing atmosphere at 0 ° C. to form a silicon dioxide film 2 at the interface between the tantalum oxide film 3 and the silicon substrate 1, and a tungsten film 4 is formed on the tantalum oxide film 3 as an upper electrode. FIG. 4 is a cross-sectional view of the capacitor. The thickness of the silicon dioxide film 2 formed at the interface between the silicon substrate 1 and the tantalum oxide film 3 depends on the thickness of the tantalum oxide film 3 and the temperature of the heat treatment in the oxidizing atmosphere. . This relationship will be described below with reference to FIG. In FIG. 3, the horizontal axis represents the thickness of the tantalum oxide film 3 formed on the silicon substrate 1. The vertical axis indicates the thickness of the silicon dioxide film 2 formed at the interface between the tantalum oxide film 3 and the silicon substrate 1 by the heat treatment. When the heat treatment temperature is 800 ° C., when the thickness of the tantalum oxide film 3 is 10 nm or more, almost no silicon dioxide grows on the interface, but as the thickness of the tantalum oxide film 3 becomes thinner than 10 nm, It was found that the silicon dioxide film 2 grew thicker. Similarly, heat treatment temperature is 1,000
When the temperature is set to ° C., the thickness of the SiO 2 film formed under the tantalum oxide film having a thickness of about 10 nm or more is only about 2 nm or less. The thickness of the SiO 2 film formed underneath rapidly increases. Therefore, if a heat treatment is performed in a dry oxidizing atmosphere after a tantalum oxide film is formed on a silicon substrate or a lower electrode, as shown in FIG. The lower part is thicker,
Under normal regions (thick portions), thin SiO 2
Two films 2 are formed. As a result, a reduction in breakdown voltage caused by the local decrease in the thickness of the tantalum oxide film 3 is effectively prevented, and a highly reliable capacitor is formed. FIG. 2 shows a cross-sectional structure of a capacitor formed by forming the upper electrode 4 without performing the above heat treatment after forming the tantalum oxide film. As is apparent from FIG. 2, if the heat treatment is not performed, a thin SiO 2 film having the same film thickness over the entire surface is obtained.
Two films 2 'are formed. This SiO 2 film 2 ′ is a natural oxide film of silicon, and when a tantalum oxide film is formed by sputtering in an oxidizing atmosphere, it is also slightly oxidized. Since the thickness of the SiO 2 film 2 ′ is only about 15 nm, the total thickness of the dielectric film (the tantalum oxide film 3 and the SiO 2 film) The sum of the film thicknesses of the film 2 ') is insufficient, which causes a breakdown voltage failure. When the heat treatment after the formation of the tantalum oxide film is performed in a humid oxidizing atmosphere, a very thick SiO 2 film is formed not only below the defect region but also at the entire interface between the tantalum oxide film and the lower electrode. And it becomes impossible to obtain a high capacity. Therefore, after the formation of the tantalum oxide film, a heat treatment is performed in a dry atmosphere to convert the SiO 2 film 2 having a partially different thickness to the tantalum oxide film 3 as shown in FIG. It must be formed between the lower electrodes 1. As described above, if the tantalum oxide film 3 has a locally thin portion (defect region) and the SiO 2 film formed at the interface is thin and uniform,
The withstand voltage is reduced in a portion where the thickness of the tantalum oxide film is small, and the reliability is reduced. The present invention is characterized in that an SiO 2 film having a partially different thickness is formed at the interface between the tantalum oxide film and the lower electrode by a heat treatment in a dry atmosphere. The thickness of the two films is important for the present invention and will be described below. In FIG. 1, the case where the thickness of the tantalum oxide film 3 formed on the lower electrode is 75 ° will be described. Heat treatment conditions are 800 ° C, 3
The 0 minute condition was chosen. As described above, the thickness of the tantalum oxide film formed on the surface of the silicon substrate, which is the lower electrode, is not uniform, and there is a portion thinner than 75 °. In this case, as shown in FIG.
Under the tantalum oxide film having a thickness of 75 °, a thickness of about 0.5 n
Since the m 2 SiO 2 film grows, an SiO 2 film having a total thickness of about 20 nm is formed together with the SiO 2 film formed before the heat treatment. According to the present invention, the heat treatment is performed after forming the tantalum oxide film, or as shown in FIG. 4, the effective electric field strength is plotted on the vertical axis and the tantalum oxide film thickness is plotted on the horizontal axis. The effect of the heat treatment will be described. Here, the effective electric field strength is a value obtained by dividing the thickness of the silicon dioxide film equal to the capacitance per unit area of the tantalum oxide / silicon dioxide double-layer film by the voltage applied to the capacitor, and calculated as the silicon dioxide film thickness. Field strength. In FIG. 2, the effective electric field strength is 13 MV in a region where the thickness of the tantalum oxide film 3 is 75 °.
/ Cm, 13 MV in the region where the thickness of the tantalum oxide is less than 75 ° when the heat treatment is not performed.
/ Cm is applied. For example, a region where the thickness of the tantalum oxide film 3 is 20 ° is approximately 19 MV.
/ Cm of effective electric field strength is applied.
When heat treatment is performed in an oxidizing atmosphere at 0 ° C. for 30 minutes, the effective electric field strength is 13 MV / cm in the region where tantalum oxide is formed at 75 ° in a region where tantalum oxide is formed thinner than 75 °. While an intensity is applied, a lower effective electric field intensity is applied. As shown in FIG. 3, in the region where the thickness of the tantalum oxide film is 20 °, a SiO 2 film having a thickness of about 40 ° is formed by the heat treatment.
Effective electric field intensity applied since growth is about 8 MV / cm
It's just Therefore, the withstand voltage is effectively improved in a portion where the tantalum oxide film is locally formed to be thin. On the other hand, the results shown in FIG. 5 were obtained for the long-term reliability of a capacitor in which the dielectric film was a two-layer film of a tantalum oxide film and a silicon dioxide film. This result was obtained by applying a constant electric field to the capacitor and measuring the average life until the capacitor was destroyed. As is clear from FIG. 5, when the thickness of the silicon dioxide film formed at the interface between the tantalum oxide film and the silicon substrate is 50 ° or more, the capacitor is easily broken, but the thickness is 40%.
平均 The life expectancy will be much longer if: Therefore, in a capacitor using a two-layer film of a tantalum oxide film and a silicon dioxide film as a dielectric film, very good results can be obtained if the thickness of the silicon dioxide film is set to 40 ° or less. FIG. 6 shows that an effective electric field strength of 13 MV / cm was applied to a capacitor having a dielectric of a 75 ° -thick tantalum oxide film and a two-layer film of a silicon dioxide film formed at the interface between the silicon substrate and the tantalum oxide. In this case, the life until the insulation is damaged is increased by setting the thickness of the silicon dioxide film to 20 °.
The results obtained by changing the measurement in the range of Å60 ° are shown. As is clear from FIG. 6, it is understood that when the silicon dioxide film thickness is 40 ° or less, the life is sharply increased. The reason is because the silicon dioxide film thickness is thin, the electron conduction mechanism is eliminated becomes broken break less susceptible to silicon dioxide damage becomes as including more direct tunneling component. Similar results were obtained when the thickness of the tantalum oxide film was other than 75 °. Therefore, the thickness of the silicon dioxide film formed under the portion other than the defect region of the tantalum oxide film is 40 °.
It is preferable to set the following. As shown in FIG. 4, in a region where the thickness of the tantalum oxide film 3 is less than 40 °, the thickness of the silicon dioxide film 2 formed at the interface between the tantalum oxide film 3 and the silicon substrate 1 is 40 ° or more. Become. However, as shown in FIG. 4, the effective electric field intensity applied to this region becomes smaller than 9.5 MV / cm. In this case, as shown in FIG. 5, the lifetime is 10 5 seconds or more, which is not inferior to the lifetime of the region where the tantalum oxide is formed to a thickness of 75 °. Therefore, even if a silicon dioxide film having a thickness of 40 ° or more is formed under the defect region of the tantalum oxide film, there is no possibility that the withstand voltage and the average life will be reduced. Not only tantalum oxide, but T
Similar effects were observed for oxides of i, Hf, Nb or Zr. <Embodiment 2> This embodiment is an example of a semiconductor device having a highly reliable capacitor which can be formed on an isolation insulating film or an element region by using the lower electrode of the capacitor as a polycrystalline silicon film. It is. FIG. 7 is a sectional view of a memory cell having a storage capacitor and a transfer transistor. In FIG. 7, symbol 5 is a P-type silicon substrate, 6 is a gate insulating film, 7
Is a field insulating film, 8 and 9 are n + regions serving as a source and a drain, and 10 is a first electrode (lower electrode) of a capacitor.
Polycrystalline silicon film, 4 is a tungsten electrode, 12
Is an interlayer insulating film, and 11 is an aluminum wiring. 13 and 14 are a first word line and a second word line, respectively, made of polycrystalline silicon. Here, the aluminum wiring 11 is a bit line. In the memory cell as described above, the first electrode of the storage capacitor is a polycrystalline silicon film 10, and a dielectric made of a two-layer film of a tantalum oxide film 3 and a silicon dioxide film 2 is formed on the polycrystalline silicon film 10. A film is formed. As shown in FIG. 7, the silicon dioxide film 2 under the locally thinned region of the tantalum oxide film 3 is formed thicker than other portions. In regions other than the region where tantalum oxide is locally thin,
The thickness of the silicon dioxide film 2 under the tantalum oxide film 3 is 4
0 ° or less. The performance of the capacitor formed by forming the tungsten film 4 as the upper electrode showed the same characteristics as the capacitor formed on the silicon substrate shown in the first embodiment. As shown in FIG. 7, in the capacitor according to the present embodiment, the capacitor can be formed on the element region (transfer transistor) or the element isolation insulating film region (thick SiO 2 film 7). Extremely effective in manufacturing. In addition to tantalum oxide, Ti, Hf,
Similar effects were observed when using an oxide of Nb or Zr. <Embodiment 3> As shown in FIG. 8, an upper electrode 4 made of a tantalum oxide film 3 and a tungsten film is formed on a silicon substrate 5 having a steep step on the surface by a well-known sputtering method. Form a capacitor. By doing so, the thickness of the oxidized portion formed on the side surface of the step in the tantalum oxide film 3 is smaller than the film thickness of the portion formed on the horizontal portion, and a breakdown voltage failure is likely to occur. However, when the Ta 2 O 5 film is formed on the step, and then annealed in a dry oxidizing atmosphere at 900 ° C., the thickness of the Ta 2 O 5 film 3 is reduced as shown in FIG. In the thin side portion, since the SiO 2 film is formed thicker than the flat portion at the interface between the Ta 2 O 5 film 3 and the silicon substrate 5, the withstand voltage of the side portion does not deteriorate, and is larger than the withstand voltage of the capacitor shown in FIG. Withstand pressure is obtained. On the other hand, Ta formed on the flat part
Since the SiO 2 film formed at the interface between the 2 O 5 film 3 and the Si substrate 5 is extremely thin, the capacitance of the plane portion is almost the same as that of the capacitor shown in FIG. Therefore, according to the present invention, even realm where there is a step of the silicon substrate, a high-capacity, highly reliable, and it is possible to form a sufficient pressure of the capacitor. [0040] In <Example 4> above embodiment, as the lower electrode of the capacitor, but the silicon substrate is used or a polycrystalline silicon film, in this embodiment, as the lower electrode, with titanium emissions (TiN) film nitride . In FIG. 10, reference numeral 1 denotes a silicon substrate, 15 denotes a TiN film as a first electrode of a capacitor, 16 denotes a titanium oxide film, 3 denotes a tantalum oxide film, and 4 denotes a capacitor. A tungsten film as a second electrode is shown. In this embodiment, first, Ti
An N film 15 is formed on the silicon film 1 to a thickness of 500 ° by a well-known reactive sputtering method using an N 2 -Ar mixed gas using Ti as a target. After forming the tantalum oxide film 3 with a thickness of 100 ° on the TiN film 15 by reactive sputtering in an Ar—O 2 mixed gas using tantalum as a target, heat treatment was performed in a high-temperature dry oxidizing atmosphere at 600 ° C. . By this heat treatment, a titanium oxide film 16 grows at the interface between the tantalum oxide film 3 and the TiN film 15 as the first electrode. A second (upper) electrode 4 made of a tungsten film was formed on the tantalum oxide film 3 to form a capacitor. As shown in FIG. 10, in a region where the thickness of the tantalum oxide film 3 is small, the thickness of the titanium oxide film 16 below this region is larger than in other portions. Therefore, this portion does not cause deterioration of the breakdown voltage. If oxidation is not performed, a thick titanium oxide film is not formed in this portion, which causes deterioration in breakdown voltage. FIG. 11 shows a histogram comparing the breakdown voltage when the oxidation treatment is performed after forming the tantalum oxide film and when the oxidation treatment is not performed. It can be seen that the oxidation treatment significantly improved the breakdown voltage. The dielectric constant of titanium oxide is
Since it is larger than SiO 2 , even if a titanium oxide film is used as a part of the dielectric film of the capacitor, the decrease in capacitance can be ignored, which is also extremely advantageous. Note that T
When using iN, a preferable heat treatment temperature range is 500.
800800 ° C. Not only TiN but also NbN or Ta
After forming a tantalum oxide film using N as a lower electrode and then performing a heat treatment at 500 to 800 ° C. in a dry oxidizing atmosphere, the withstand voltage and long-term stability of the capacitor can be significantly improved. Using Al or an Al alloy (such as an Al-Si alloy) as a lower electrode,
Even at 500 ° C., good results could be obtained. In addition, for example, tantalum Cie Risaido, tungsten
Nshi Risaido, such as molybdenum silicide, titanium silicide, various silicides can be used as the lower electrode of the capacitor. The range of the heat treatment temperature in this case is almost the same as when a single crystal silicon substrate or a polycrystalline silicon film is used. Good results can be obtained by performing the heat treatment in the range of 600 to 1,000 ° C. As the upper electrode (second electrode), Al or Al-Si
Alloy, polycrystalline silicon, W, Mo, W-silicide, T
It goes without saying that many materials used for electrodes and wirings, such as a-silicide, Mo-silicide, and Ti-silicide, can be used. The atmosphere in which the heat treatment is performed preferably has a water vapor content of about 1,000 ppm or less. If the water vapor content in the atmosphere is large, as described above,
Although a thick oxide film is formed under the portion other than the defective portion, a preferable result can be obtained if the water vapor content is 1,000 ppm or less. As is apparent from the above description, according to the present invention, the capacity of the capacitor can be significantly increased without lowering the breakdown voltage or the long-term life.
It is extremely useful for improving the integration density of a semiconductor integrated circuit.

【図面の簡単な説明】 【図1】本発明の構成を説明するための断面図。 【図2】熱処理を行なわなかったときに生ずるSiO2
膜の構造を示す断面図。 【図3】本発明の効果を説明するための図。 【図4】本発明の効果を説明するための図。 【図5】本発明の効果を説明するための図。 【図6】本発明の効果を説明するための図。 【図7】本発明の一実施例を示す断面図。 【図8】本発明の他の実施例を説明するための図。 【図9】本発明の他の実施例を説明するための図。 【図10】本発明さらに他の実施例を説明するための断
面図およびヒストグラム。 【図11】本発明さらに他の実施例を説明するための断
面図およびヒストグラム。 【符号の説明】 1…シリコン基板 2…二酸化シリコン 3…酸化タンタル 4…タングステン 5…P型シリコン 6…ゲート絶縁膜 7…フィールド絶縁膜 8…ソース 9…ドレイン 10…多結晶シリコン 11…アルミニウム(ビット線) 12…層間絶縁膜 13…多結晶シリコン(ワード線) 14…多結晶シリコン(ワード線)
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view illustrating a configuration of the present invention. FIG. 2 SiO 2 generated when heat treatment is not performed
Sectional drawing which shows the structure of a film | membrane. FIG. 3 is a diagram for explaining an effect of the present invention. FIG. 4 is a diagram for explaining an effect of the present invention. FIG. 5 is a diagram for explaining the effect of the present invention. FIG. 6 is a diagram for explaining the effect of the present invention. FIG. 7 is a sectional view showing an embodiment of the present invention. FIG. 8 is a diagram for explaining another embodiment of the present invention. FIG. 9 is a diagram for explaining another embodiment of the present invention. FIG. 10 is a sectional view and a histogram for explaining still another embodiment of the present invention. FIG. 11 is a sectional view and a histogram for explaining still another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... silicon substrate 2 ... silicon dioxide 3 ... tantalum oxide 4 ... tungsten 5 ... p-type silicon 6 ... gate insulating film 7 ... field insulating film 8 ... source 9 ... drain 10 ... polycrystalline silicon 11 ... aluminum ( Bit line) 12 interlayer insulating film 13 polycrystalline silicon (word line) 14 polycrystalline silicon (word line)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐久間 憲之 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 向 喜一郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭60−37766(JP,A) 特開 昭60−58653(JP,A) 特開 昭57−167669(JP,A)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Noriyuki Sakuma               1-280 Higashi Koikebo, Kokubunji-shi, Tokyo                 Central Research Laboratory, Hitachi, Ltd. (72) Inventor Kiichiro Mukai               1-280 Higashi Koikebo, Kokubunji-shi, Tokyo                 Central Research Laboratory, Hitachi, Ltd.                (56) References JP-A-60-37766 (JP, A)                 JP-A-60-58653 (JP, A)                 JP-A-57-167669 (JP, A)

Claims (1)

(57)【特許請求の範囲】 1.キャパシタ下部電極上に遷移金属酸化物で誘電体膜
を構成するキャパシタ絶縁膜を形成する半導体装置の製
造方法であって、キャパシタ下部電極を、半導体基体の
所定表面領域上に形成する工程と、遷移金属酸化物を上
記キャパシタ下部電極の段差を含む所定表面に堆積して
キャパシタ絶縁膜を形成する工程と、上記キャパシタ下
部電極と上記堆積した遷移金属酸化物との間に上記段差
上方の角部周辺で薄く、下方の角部周辺で厚く上記キ
ャパシタ下部電極に含まれる物質の酸化物を形成するた
めに酸化雰囲気中の熱処理を行なう工程と、導電性膜か
らなるキャパシタ上部電極を上記キャパシタ絶縁膜上に
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 2.上記キャパシタ下部電極が、多結晶シリコンからな
ることを特徴とする請求項1に記載の半導体装置の製造
方法。 3.上記キャパシタ下部電極が、金属、金属窒化物又は
金属シリサイドからなることを特徴とする請求項1に記
載の半導体装置の製造方法。 4.上記キャパシタ下部電極が、金属シリサイドからな
ることを特徴とする請求項3に記載の半導体装置の製造
方法。 5.上記キャパシタ下部電極が、Al、Al合金、Ti
N、NbN、TaN、タンタルシリサイド、タングステ
ンシリサイド、モリブデンシリサイド又はチタンシリサ
イドのいずれかよりなることを特徴とする請求項3に記
載の半導体装置の製造方法。
(57) [Claims] What is claimed is: 1. A method for manufacturing a semiconductor device, comprising: forming a capacitor insulating film that forms a dielectric film from a transition metal oxide on a capacitor lower electrode, comprising: forming a capacitor lower electrode on a predetermined surface region of a semiconductor substrate; Depositing a metal oxide on a predetermined surface including a step of the capacitor lower electrode to form a capacitor insulating film; and forming a corner above the step between the capacitor lower electrode and the deposited transition metal oxide. Performing a heat treatment in an oxidizing atmosphere to form an oxide of a substance contained in the capacitor lower electrode, which is thinner in the periphery and thicker in the periphery of the lower corner ; A method of manufacturing a semiconductor device. 2. 2. The method according to claim 1, wherein the capacitor lower electrode is made of polycrystalline silicon. 3. 2. The method according to claim 1, wherein the capacitor lower electrode is made of a metal, a metal nitride, or a metal silicide. 4. 4. The method according to claim 3, wherein the capacitor lower electrode is made of metal silicide. 5. The capacitor lower electrode is made of Al, Al alloy, Ti
4. The method according to claim 3, wherein the semiconductor device is made of one of N, NbN, TaN, tantalum silicide, tungsten silicide, molybdenum silicide, and titanium silicide.
JP8026598A 1996-02-14 1996-02-14 Method for manufacturing semiconductor device Expired - Lifetime JP2918835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8026598A JP2918835B2 (en) 1996-02-14 1996-02-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8026598A JP2918835B2 (en) 1996-02-14 1996-02-14 Method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61269659A Division JP2617457B2 (en) 1985-11-29 1986-11-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08279601A JPH08279601A (en) 1996-10-22
JP2918835B2 true JP2918835B2 (en) 1999-07-12

Family

ID=12197972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8026598A Expired - Lifetime JP2918835B2 (en) 1996-02-14 1996-02-14 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2918835B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247723A (en) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd Manufacture of semiconductor device capacitor
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
CN103311433B (en) * 2012-03-07 2015-07-22 中国科学院微电子研究所 Manufacturing method of resistive random access memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57167669A (en) * 1981-03-27 1982-10-15 Fujitsu Ltd Capacitor and manufacture thereof
JPS5893265A (en) * 1981-11-30 1983-06-02 Toshiba Corp Manufacture of capacitor
JPS6058653A (en) * 1983-09-10 1985-04-04 Fujitsu Ltd Manufacture of semiconductor device
JPS6074556A (en) * 1983-09-30 1985-04-26 Fujitsu Ltd Capacitor
JPH067584B2 (en) * 1984-04-05 1994-01-26 日本電気株式会社 Semiconductor memory

Also Published As

Publication number Publication date
JPH08279601A (en) 1996-10-22

Similar Documents

Publication Publication Date Title
JP2617457B2 (en) Semiconductor device and manufacturing method thereof
US5882946A (en) High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof
US7446363B2 (en) Capacitor including a percentage of amorphous dielectric material and a percentage of crystalline dielectric material
US6326316B1 (en) Method of manufacturing semiconductor devices
JP3948629B2 (en) Semiconductor memory and manufacturing method thereof
US5079191A (en) Process for producing a semiconductor device
US6773981B1 (en) Methods of forming capacitors
JPH0231865B2 (en)
JPS6072261A (en) Semiconductor memory
JP2001024164A (en) Manufacture of semiconductor device
JP3404099B2 (en) Method for manufacturing capacitor
US6740901B2 (en) Production of semiconductor integrated circuit
JP2918835B2 (en) Method for manufacturing semiconductor device
JPH0794680A (en) Fabrication of semiconductor device
US6818500B2 (en) Method of making a memory cell capacitor with Ta2O5 dielectric
JP3340917B2 (en) Dielectric thin film element
KR980012492A (en) Capacitor having ferroelectric film and method of manufacturing the same
US20040092038A1 (en) Method for forming a capacitor having a high-dielectric-constant insulation film
JP2912776B2 (en) Semiconductor device and manufacturing method thereof
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
JPH06232344A (en) Capacitor of semiconductor device
JPH02151060A (en) Semiconductor device and manufacture thereof
JPH11214385A (en) Manufacture of semiconductor device
JP3588609B2 (en) Method for manufacturing semiconductor device
JP3106620B2 (en) Method of manufacturing dielectric thin film and method of manufacturing capacitive element

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term