JP2913672B2 - Insulating film formation method - Google Patents

Insulating film formation method

Info

Publication number
JP2913672B2
JP2913672B2 JP16796689A JP16796689A JP2913672B2 JP 2913672 B2 JP2913672 B2 JP 2913672B2 JP 16796689 A JP16796689 A JP 16796689A JP 16796689 A JP16796689 A JP 16796689A JP 2913672 B2 JP2913672 B2 JP 2913672B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
film
bias
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16796689A
Other languages
Japanese (ja)
Other versions
JPH0336270A (en
Inventor
雅和 室山
哲雄 牛膓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16796689A priority Critical patent/JP2913672B2/en
Publication of JPH0336270A publication Critical patent/JPH0336270A/en
Application granted granted Critical
Publication of JP2913672B2 publication Critical patent/JP2913672B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基体上に絶縁薄膜を形成する絶縁形成方法
に関する。本発明は例えば、半導体基板上に薄膜を形成
して、LSIその他の半導体装置を得る製造プロセスにお
いて用いることができる。
Description: TECHNICAL FIELD The present invention relates to an insulating forming method for forming an insulating thin film on a substrate. The present invention can be used, for example, in a manufacturing process of forming a thin film on a semiconductor substrate to obtain an LSI or other semiconductor device.

〔発明の概要〕 本発明は、基体上にプラズマCVD法により第1の薄膜
を形成し、該第1の薄膜上にECRプラズマCVD法により第
2の薄膜を連続的に形成することにより、基体上に第1
の薄膜を介在させることによって、基体と薄膜との密着
性を良好にし、かつ、第2の薄膜形成の際にも段差の肩
部の削れなどが生じないようにしたものである。
SUMMARY OF THE INVENTION The present invention provides a method for forming a first thin film on a substrate by a plasma CVD method and continuously forming a second thin film on the first film by an ECR plasma CVD method. First on
By interposing the thin film described above, the adhesion between the substrate and the thin film is improved, and the shoulder of the step is not scraped during the formation of the second thin film.

〔従来の技術〕[Conventional technology]

近年電子材料、特に半導体装置の分野では、装置の一
層の微細化・集積化が要請されている。
In recent years, in the field of electronic materials, particularly semiconductor devices, further miniaturization and integration of devices have been demanded.

例えば、LSIについて言えば、微細化によりパターン
サイズが更に縮小されている。かかる縮小に伴い、配線
幅は細く間隔は狭くなる。
For example, in the case of LSI, the pattern size is further reduced by miniaturization. With this reduction, the wiring width becomes narrow and the interval becomes narrow.

しかし配線の膜厚は、配線抵抗の増大を避けるために
薄くできない。その結果、微細配線、例えばサブミクロ
ン配線では、アスペクト比が1.0以上と高くなる。従っ
て、アスペクト比の高いサブミクロン配線間に良質の絶
縁膜を埋め込み、かつ絶縁膜表面を平坦化することが、
サブミクロン時代の薄膜形成技術の課題となる。
However, the thickness of the wiring cannot be reduced to avoid an increase in wiring resistance. As a result, in a fine wiring, for example, a submicron wiring, the aspect ratio becomes as high as 1.0 or more. Therefore, it is necessary to bury a high-quality insulating film between the submicron wires having a high aspect ratio and to planarize the insulating film surface.
This is an issue for thin film formation technology in the submicron age.

一方近年、新しい薄膜形成及び平坦化技術として、EC
RプラズマCVD法と基板でのスパッタリングを組み合わせ
たバイアスECRCVD法が開発され、各種の提案がなされて
いる。
Meanwhile, in recent years, as a new thin film formation and planarization technology, EC
A bias ECRCVD method combining R plasma CVD and sputtering on a substrate has been developed, and various proposals have been made.

ECRプラズマCVD法とは、マイクロ波による電子サイク
ロトロン共鳴(ECR)励起のプラズマを用いて、基体上
にCVDにより膜形成を行う技術である(ECRプラズマCVD
法については、例えば特開昭60−115235号公報の記載参
照)。
The ECR plasma CVD method is a technique for forming a film on a substrate by plasma using plasma excited by electron cyclotron resonance (ECR) by microwaves (ECR plasma CVD).
For the method, see, for example, the description of JP-A-60-115235).

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、ECRプラズマCVD法を用いた従来技術には、
これにより得られる薄膜と下地との密着性の点で問題が
ある。即ち、これにより形成された薄膜は、下地からの
はがれ等が生じやすい。特に堆積物とは性質が異なる下
地へ堆積する場合には、この問題が著しい。例えば、シ
リコン表面上にSiO2を膜形成し平坦化する場合などに、
大きな問題となる。かかるシリコン表面上へのSiO2の形
成は、実際、シャロートレンチと称される比較的浅い溝
をバイアスECRCVD法により埋め込むときに必要となり、
この場合に上記の問題が生じる。
However, the conventional technology using the ECR plasma CVD method includes:
There is a problem in the adhesiveness between the thin film thus obtained and the base. That is, the thin film thus formed is liable to peel off from the base. In particular, this problem is remarkable when the material is deposited on a base having a property different from that of the deposit. For example, when forming a SiO 2 film on the silicon surface and flattening it,
It is a big problem. The formation of SiO 2 on such a silicon surface is actually required when filling a relatively shallow trench called a shallow trench by bias ECRCVD.
In this case, the above problem occurs.

更に、上記シリコン上のシャロートレンチへのSiO2
埋め込みの場合、バイアスECRCVD法では、溝の肩部がエ
ッチングされてしまうという問題も生じる。
Furthermore, in the case of embedding SiO 2 in the shallow trench on silicon, there arises a problem that the shoulder of the groove is etched by the bias ECRCVD method.

即ち、バイアスECRプラズマCVD技術は、デポジション
とエッチングを同時進行的に行うことで平坦化膜を形成
するものであり、平坦な膜形成のためにはバイアス印加
(実際には一般にRFバイアスが用いられている)が不可
欠であるが、第5図に示すようなシリコン基板1aのSiト
レンチ1bにSiO2を堆積する場合、はじめからRFバイアス
を印加してSiO2を埋めようとすると、Siの肩部(第6図
に特にハッチングを付して符号2aで示す部分)がエッチ
ングされてしまい、第6図に符号Iで示したような形状
になる。第6図中、細点を付して符号2bで示すのは、堆
積したSiO2である。
In other words, the bias ECR plasma CVD technique forms a flattened film by simultaneously performing deposition and etching. To form a flat film, a bias is applied (actually, an RF bias is generally used. In the case of depositing SiO 2 in the Si trench 1b of the silicon substrate 1a as shown in FIG. 5, if an attempt is made to fill the SiO 2 by applying an RF bias from the beginning, The shoulders (parts indicated by reference numeral 2a with hatching in FIG. 6) are etched, resulting in the shape as indicated by reference numeral I in FIG. In FIG. 6, what is denoted by reference numeral 2b with fine dots is the deposited SiO 2 .

Siトレンチ1bの内壁に熱酸化膜を形成したとしても、
その膜厚はあまり厚く出来ないので、同じような問題が
おこる。
Even if a thermal oxide film is formed on the inner wall of the Si trench 1b,
A similar problem arises because the film thickness cannot be too large.

本発明は上記事情に鑑みてなされたもので、本発明の
目的は、上述した問題点を解決して、ECRプラズマCVD法
の利点を維持しつつ、しかも下地との密着性が良好では
がれなどが生じにくい薄膜を形成でき、かつ、トレンチ
等の段差の埋め込み用薄膜形成に利用する場合でも、段
差の肩部がエッチング除去されないようなECRプラズマC
VD法利用の絶縁膜形成方法を提供することである。
The present invention has been made in view of the above circumstances, and an object of the present invention is to solve the above-described problems, maintain the advantages of the ECR plasma CVD method, and achieve good adhesion with a base, and the like. ECR plasma C that can form a thin film that is unlikely to cause cracks and that does not remove the shoulder of the step even if it is used to form a thin film for filling steps such as trenches
An object of the present invention is to provide a method for forming an insulating film using a VD method.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明の絶縁膜形成方法は、 段差を有する基体上に絶縁膜を形成する絶縁膜形成方
法であって、 基体上にプラズマ処理室内でプラズマCVD法により第
1の絶縁膜(以下適宜第1の薄膜と称することもある)
を形成し、その後基体をECRプラズマ処理室に移動し
て、 該第1の絶縁膜上にECRプラズマCVD法により第2の絶
縁膜(以下適宜第2の薄膜と称することもある)を連続
的に形成する もので、これにより上記問題を解決するものである。
The insulating film forming method of the present invention is an insulating film forming method for forming an insulating film on a substrate having a step, wherein the first insulating film (hereinafter appropriately referred to as the first insulating film) is formed on the substrate by a plasma CVD method in a plasma processing chamber. (Sometimes called a thin film)
Is formed, and then the substrate is moved to an ECR plasma processing chamber, and a second insulating film (hereinafter sometimes referred to as a second thin film as appropriate) is continuously formed on the first insulating film by an ECR plasma CVD method. This solves the above problem.

本発明において、第1の薄膜を形成するプラズマCVD
法としては、通常のプラズマCVD法を用いてもよく、あ
るいはバイアスを印加することなくECRプラズマCVD法を
用いるようにするのでもよい。
In the present invention, plasma CVD for forming a first thin film
As a method, a normal plasma CVD method may be used, or an ECR plasma CVD method may be used without applying a bias.

前者の場合、基体例えば半導体基板をプラズマ発生室
に保持してここで第1の薄膜を形成し、次いて、基体を
プラズマ発生室からバイアスECRCVD処理室に移動して、
ここで第2の薄膜を形成するように実施できる。これは
同一のECR装置内で行うことができる。また前者の場
合、第1の薄膜は高エネルギプラズマで形成するように
できる。
In the former case, a substrate, for example, a semiconductor substrate is held in a plasma generation chamber and a first thin film is formed here, and then the substrate is moved from the plasma generation chamber to a bias ECRCVD processing chamber.
Here, it can be implemented to form a second thin film. This can be done in the same ECR device. In the former case, the first thin film can be formed by high-energy plasma.

後者の場合、バイアスECRCVD装置により、RFバイアス
印加電力をゼロにすることで第1の薄膜を形成し、次い
でRFバイアス印加電力をかけて第2の薄膜を形成するよ
うに実施できる。
In the latter case, the bias ECRCVD apparatus can be used to form the first thin film by reducing the RF bias applied power to zero, and then apply the RF bias applied power to form the second thin film.

いずれの場合も、トレンチを埋め込む平坦化膜の形成
法として利用でき、このときは、第1の薄膜によりトレ
ンチ内壁に膜形成を行い、第2の薄膜によりトレンチ埋
め込みを行うようにすることができる。
In either case, the method can be used as a method for forming a flattening film for filling the trench. In this case, the film can be formed on the inner wall of the trench with the first thin film, and the trench can be filled with the second thin film. .

〔作 用〕(Operation)

本発明によれば、基体上にプラズマCVD法による第1
の薄膜が形成されるので、基体と該第1の薄膜とは密着
性が良く、膜はがれなどは生じない。
According to the present invention, the first substrate is formed on the substrate by the plasma CVD method.
Is formed, the adhesion between the substrate and the first thin film is good, and the film does not peel off.

また、第1の薄膜の形成後、第2の薄膜を形成するの
で、第2の薄膜形成においてバイアス印加されても、第
1の薄膜がバッファ層としての作用を示し、トレンチ上
への膜形成の場合でもトレンチ肩部が削られることが防
止できる。
In addition, since the second thin film is formed after the formation of the first thin film, even if a bias is applied in the formation of the second thin film, the first thin film functions as a buffer layer, and the film is formed on the trench. In this case, the shoulder of the trench can be prevented from being cut.

〔実施例〕〔Example〕

以下本発明の実施例について、図面を参照して説明す
る。但し当然のことではあるが、本発明は以下の実施例
により限定されるものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, needless to say, the present invention is not limited by the following examples.

実施例−1 この実施例は、本発明を、高集積化したSRAMの製造プ
ロセスにおける薄膜形成に具体化したものである。
Embodiment 1 In this embodiment, the present invention is embodied in forming a thin film in a manufacturing process of a highly integrated SRAM.

本実施例においては、同一のバイアス印加可能ECRプ
ラズマCVD装置内で、まず第1図に示すように基体1を
配置してプラズマCVD法により第1の薄膜を形成し、次
いで、第2図に示すように基体1の位置をかえてバイア
スECRCVD法により第2の薄膜を連続的に形成した。
In this embodiment, in the same bias-applicable ECR plasma CVD apparatus, first, a substrate 1 is arranged as shown in FIG. 1 to form a first thin film by a plasma CVD method. As shown in the figure, a second thin film was continuously formed by changing the position of the substrate 1 by the bias ECRCVD method.

即ち、本実施例においては、第1図に示すプラズマEC
RCVD装置10のプラズマ発生室11に被処理基体1(本例で
はシリコンウエハ)を保持し、ここでプラズマCVD法に
より基体1上に第1の薄膜を形成する。本例において、
第1の薄膜は、基体との接着性を良好にするための接着
層としての働きをするものである。よって、高エネルギ
のプラズマによりCVDを行って、接着性を高めるように
することが好ましい。ここのプラズマCVDは、バイアス
を印加しても、印加しなくてもよく、また磁場を付して
いても、いなくてもよい。
That is, in this embodiment, the plasma EC shown in FIG.
A substrate 1 to be processed (a silicon wafer in this example) is held in a plasma generation chamber 11 of an RCVD apparatus 10, and a first thin film is formed on the substrate 1 by a plasma CVD method. In this example,
The first thin film functions as an adhesive layer for improving the adhesion to the substrate. Therefore, it is preferable to increase the adhesiveness by performing CVD using high-energy plasma. In the plasma CVD, a bias may or may not be applied, and a magnetic field may or may not be applied.

第1の薄膜としては、具体的には、反応ガス系として
シランを用い、基体1であるシリコンウエハのシリコン
表面上にSiO2薄膜を形成した。ここで、シリコン表面に
対し、密着性の良いSiO2薄膜が得られた。
Specifically, as the first thin film, silane was used as a reactive gas system, and an SiO 2 thin film was formed on the silicon surface of a silicon wafer as the substrate 1. Here, a SiO 2 thin film having good adhesion to the silicon surface was obtained.

その後、基体1であるウエハを、プラズマ室11からEC
R処理室12に移し、これを通常のバイアスECRCVD法の位
置に置いて、ここでバイアスECRCVD法により堆積を行
い、第2の薄膜を形成する。これにより平坦化を行う。
本例においては、基体1を支持するステージ2をプラズ
マECR装置10内で第1図の位置から第2図の位置に移動
することで、基体1の配置位置を変え、各位置で第1,第
2の薄膜を形成したので、連続的な膜形成が容易に行え
た。
Thereafter, the wafer as the base 1 is removed from the plasma chamber 11 by EC.
The substrate is transferred to the R processing chamber 12, and is placed at the position of a normal bias ECRCVD method, where deposition is performed by the bias ECRCVD method to form a second thin film. Thereby, flattening is performed.
In this example, the position of the substrate 1 is changed by moving the stage 2 supporting the substrate 1 from the position shown in FIG. 1 to the position shown in FIG. Since the second thin film was formed, continuous film formation was easily performed.

なお、基体1の上記移動は、ECR装置10のプラズマ引
き出し窓13を通して行ったが、市販されているECR装置
はプラズマ引き出し窓13が10cm前後であるため、基体1
であるウエハの径よりも小さいことがあるが、この場合
は、基体1の移動を可能とすべく、該プラズマ引出し窓
13を拡大するか、または除去するシステムを付加してお
けばよい。これにより、市販の装置を使って、本実施例
を用いることができる。
The above movement of the substrate 1 was performed through the plasma extraction window 13 of the ECR device 10. However, the commercially available ECR device has a plasma extraction window 13 of about 10 cm.
May be smaller than the diameter of the wafer, but in this case, the plasma extraction window is required to allow the base 1 to move.
You can add a system to enlarge or remove 13. Thus, the present embodiment can be used using a commercially available device.

第2の薄膜の形成に際しては、マグネットコイル14に
よる磁場の付与、及び矢印15で略示するマイクロ波をか
けてECRプラズマCVDを行うが、これにより、ダメージの
ない薄膜が得られる。プラズマ発生室11でのみ薄膜の成
長を続けると、ダメージが生ずるおそれがあるが、この
第2の薄膜の形成工程では、その問題はない。また、EC
RプラズマCVD法に特有の、デポジションとエッチングと
が同時に行われることにより、平坦度にすぐれた膜が得
られる。但し、この第2の薄膜の形成のとき、必ずしも
バイアス印加(図中の16で示すRF電源により印加可能)
する必要はない。なお符号17で、第2の薄膜の成形の際
のプラズマ流を略示する。
In forming the second thin film, a magnetic field is applied by the magnet coil 14 and ECR plasma CVD is performed by applying a microwave schematically indicated by an arrow 15, whereby a thin film without damage is obtained. If the growth of the thin film is continued only in the plasma generation chamber 11, damage may occur. However, there is no problem in the step of forming the second thin film. Also, EC
By performing deposition and etching simultaneously, which are peculiar to the R plasma CVD method, a film having excellent flatness can be obtained. However, when forming the second thin film, a bias is always applied (can be applied by an RF power supply indicated by 16 in the figure)
do not have to. Reference numeral 17 schematically indicates a plasma flow at the time of forming the second thin film.

上記により、接着性の良い、かつカヴァレッジの良い
膜が形成される。
As described above, a film having good adhesion and good coverage is formed.

第2の薄膜は、SiO2でもよく、あるいは反応ガスを適
宜に選択して、SiN(シリコンナイトライド)や、アル
ミニウムの酸化物ないしは窒化物で形成することもでき
る(これら材料は第1の薄膜形成に用いることもでき
る)。
The second thin film may be SiO 2 , or may be formed of SiN (silicon nitride) or aluminum oxide or nitride by appropriately selecting a reaction gas (these materials are the first thin film). It can also be used for formation).

トレンチの埋め込みの場合、本実施例により良好な穴
埋めが達成できるが、図示例の場合、方向性(堆積物が
穴埋めの方向に成長する方向性)があるので、埋め込み
効率が特に良好である。
In the case of filling the trench, the present embodiment can achieve good filling of the hole, but in the case of the illustrated example, the filling efficiency is particularly good because of the directionality (the direction in which the deposit grows in the filling direction).

上記例では、同一のECRプラズマCVD装置内で、第1,第
2の薄膜を形成したが、各々別装置で行ってもよいこと
は勿論である。
In the above example, the first and second thin films are formed in the same ECR plasma CVD apparatus. However, it is a matter of course that the first and second thin films may be formed in different apparatuses.

実施例−2 本実施例は、SRAMの製造プロセスに本発明を用い、Si
基板上に、まずバイアスを印加しない条件(ノンバイア
ス)でECRプラズマCVD装置により薄く第1の薄膜形成を
行った後、バイアス印加条件で第2の薄膜形成を行うも
のである。
Example 2 This example uses the present invention in an SRAM manufacturing process,
First, a thin first film is formed on a substrate by using an ECR plasma CVD apparatus under a condition in which no bias is applied (non-bias), and then a second thin film is formed under a bias application condition.

本実施例においては、第1の薄膜形成は、次の条件で
行った。
In this example, the first thin film was formed under the following conditions.

使用ガス及び流量:SiH4=24SCCM,O2=40SCCM マイクロ波 :800W 印加バイアス :0W 圧力 :〜5×10-4Torr 上記条件で、Si基板上に50〜500ÅのSiO2膜を形成す
る。得られた構造を、第3図に略示する。図中、1aは基
体であるSi基板、1bはトレンチ、1cは第1の薄膜である
ノンバイアスSiO2膜である。
Working gas and flow rate: SiH 4 = 24 SCCM, O 2 = 40 SCCM Microwave: 800 W Applied bias: 0 W Pressure: up to 5 × 10 −4 Torr Under the above conditions, a 50-500 Å SiO 2 film is formed on a Si substrate. The resulting structure is shown schematically in FIG. In the figure, 1a is a Si substrate as a base, 1b is a trench, and 1c is a non-biased SiO 2 film as a first thin film.

次に、第2の薄膜形成を次の条件で行った。 Next, a second thin film was formed under the following conditions.

使用ガス及び流量:SiH4=24SCCM,O2=40SCCM マイクロ波 :800W 印加バイアス :300W 圧力 :〜5×10-4Torr 上記のようなバイアス印加条件でSiO2膜の形成を行
う。このとき、Ar等の希ガスを添加し平坦化効率を向上
させる条件を用いてもかまわない。これにより第4図に
模式的に略示する如く、滑らかで平坦な第2の薄膜1dが
得られた。実際、平坦度は良好なものであった。
Working gas and flow rate: SiH 4 = 24 SCCM, O 2 = 40 SCCM Microwave: 800 W Applied bias: 300 W Pressure: up to 5 × 10 −4 Torr The SiO 2 film is formed under the above-described bias application conditions. At this time, a condition for adding a rare gas such as Ar to improve the planarization efficiency may be used. As a result, as shown schematically in FIG. 4, a smooth and flat second thin film 1d was obtained. In fact, the flatness was good.

本実施例において、第1の薄膜1cが、第2の薄膜1dの
形成時にバッファ層として緩衝作用を呈するので、第2
の薄膜1dの形成の平坦化工程では、基体1であるシリコ
ン基板のトレンチ1bの肩はエッチングされない。更に、
基体1のシリコン表面と第1の薄膜1cであるノンバイア
ス−SiO2膜との密着性は良好であり、また、該ノンバイ
アス−SiO2膜と第2の薄膜1dであるバイアス印加−SiO2
膜の密着性も良好であるため、本実施例ではシリコン基
板上に密着性良くバイアス印加SiO2膜を形成できる。
In the present embodiment, the first thin film 1c exhibits a buffer action as a buffer layer when the second thin film 1d is formed.
In the flattening step of forming the thin film 1d, the shoulder of the trench 1b of the silicon substrate as the base 1 is not etched. Furthermore,
Adhesion between the non-bias -SiO 2 film is a silicon surface and a first thin film 1c of the substrate 1 is good, also, bias application -SiO 2 is the non-bias -SiO 2 film and the second thin film 1d
Since the adhesion of the film is also good, in this embodiment, a bias-applied SiO 2 film can be formed on the silicon substrate with good adhesion.

〔発明の効果〕〔The invention's effect〕

上述の如く本発明によれば、ECRプラズマCVD法の利点
を維持しつつ、しかも下地との密着性が良好ではがれな
どが生じにくい膜形成を行うことができ、かつ、トレン
チ等の段差の埋め込み用薄膜形成に利用する場合でも段
差の肩部がエッチング除去されない薄膜形成を行うこと
ができるという効果を有する。
As described above, according to the present invention, while maintaining the advantages of the ECR plasma CVD method, it is possible to form a film in which the adhesion to the base is good and the peeling-off is unlikely to occur, and the step such as a trench is buried. This has the effect that a thin film in which the shoulder of the step is not removed by etching can be formed even when it is used for forming a thin film for use.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は実施例−1における第1,第2の薄膜
形成を示す図である。第3図及び第4図は実施例−2に
おける第1,第2の薄膜の形成を示す図である。第5図及
び第6図は従来技術の問題点を解決するための図であ
る。 1,1a……基体、1c……第1の薄膜、1d……第2の薄膜、
10……ECRプラズマCVD装置。
1 and 2 are diagrams showing the formation of the first and second thin films in Example-1. 3 and 4 are diagrams showing the formation of the first and second thin films in Example-2. 5 and 6 are diagrams for solving the problems of the prior art. 1, 1a: base, 1c: first thin film, 1d: second thin film,
10 ... ECR plasma CVD equipment.

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) C23C 16/00 - 16/56 H01L 21/205,21/31 Continuation of the front page (58) Field surveyed (Int. Cl. 6 , DB name) C23C 16/00-16/56 H01L 21/205, 21/31

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】段差を有する基体上に絶縁膜を形成する絶
縁膜形成方法であって、 基体上にプラズマ処理室内でプラズマCVD法により第1
の絶縁膜を形成し、その後基体をECRプラズマ処理室に
移動して、 該第1の絶縁膜上にECRプラズマCVD法により第2の絶縁
膜を連続的に形成する絶縁膜形成方法。
1. An insulating film forming method for forming an insulating film on a substrate having a step, comprising: forming a first insulating film on a substrate by a plasma CVD method in a plasma processing chamber;
Forming an insulating film, and then moving the substrate to an ECR plasma processing chamber, and continuously forming a second insulating film on the first insulating film by an ECR plasma CVD method.
JP16796689A 1989-06-29 1989-06-29 Insulating film formation method Expired - Fee Related JP2913672B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16796689A JP2913672B2 (en) 1989-06-29 1989-06-29 Insulating film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16796689A JP2913672B2 (en) 1989-06-29 1989-06-29 Insulating film formation method

Publications (2)

Publication Number Publication Date
JPH0336270A JPH0336270A (en) 1991-02-15
JP2913672B2 true JP2913672B2 (en) 1999-06-28

Family

ID=15859340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16796689A Expired - Fee Related JP2913672B2 (en) 1989-06-29 1989-06-29 Insulating film formation method

Country Status (1)

Country Link
JP (1) JP2913672B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183109B2 (en) 2006-01-26 2012-05-22 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634536B2 (en) * 1992-06-11 1997-07-30 栄電子工業株式会社 Dry process coating processing method and processing apparatus
KR100694982B1 (en) * 2004-07-22 2007-03-14 에스티마이크로일렉트로닉스 엔.브이. method of forming passivation layer in semiconductor device
JP4924035B2 (en) * 2004-07-27 2012-04-25 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183109B2 (en) 2006-01-26 2012-05-22 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0336270A (en) 1991-02-15

Similar Documents

Publication Publication Date Title
JP3123061B2 (en) Buried flattening method by bias ECR-CVD method
JP4361625B2 (en) Semiconductor device and manufacturing method thereof
JP3216104B2 (en) Metal plug forming method and wiring forming method
JPH11251271A (en) Silicon carbide for stopper layer in chemical-mechanical polishing for planarizing insulating dielectric
JP2913672B2 (en) Insulating film formation method
JP2000332106A (en) Semiconductor device for its manufacture
JPS6390838A (en) Manufacture of electrical mutual connection
JPH0645281A (en) Formation of interconnection, and semiconductor device, and sputtering method and device usable for them
JPS61289635A (en) Surface flatterning
US6806165B1 (en) Isolation trench fill process
JP3036499B2 (en) Method for forming aluminum film for wiring and semiconductor device having aluminum wiring
JPH1140669A (en) Multilayered wiring structure and its manufacture
JP2976442B2 (en) Method of forming insulating film
JP2716156B2 (en) Method for manufacturing semiconductor device
JP2819774B2 (en) Method of forming insulating film
KR100529388B1 (en) Method of forming intermediate insulating layer for semiconductor device
JP2715492B2 (en) Trench embedding method
JP3039006B2 (en) Method for manufacturing semiconductor device
JPH11220024A (en) Method and device for manufacturing semiconductor integrated circuit
KR19990055156A (en) Method of forming device isolation film in semiconductor device
JPH04106923A (en) Filling method by bias ecr-cvd method
KR100315453B1 (en) Method for forming metal line dielectric layer of semiconductor devices
JPH0533138A (en) Production of oxide film
JP3252014B2 (en) Manufacturing method of semiconductor integrated circuit
JPS63156340A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees