JP2908800B2 - セラミック基板のヴィア導体検査方法 - Google Patents
セラミック基板のヴィア導体検査方法Info
- Publication number
- JP2908800B2 JP2908800B2 JP63276493A JP27649388A JP2908800B2 JP 2908800 B2 JP2908800 B2 JP 2908800B2 JP 63276493 A JP63276493 A JP 63276493A JP 27649388 A JP27649388 A JP 27649388A JP 2908800 B2 JP2908800 B2 JP 2908800B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- conductor
- via conductor
- plating
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、セラミック基板に形成した、該基板を貫通
する複数の小径のヴィア（via）導体の導通状態の良否
を判別するセラミック基板のヴィア導体検査方法（以
下、単に検査方法という。）に関する。
する複数の小径のヴィア（via）導体の導通状態の良否
を判別するセラミック基板のヴィア導体検査方法（以
下、単に検査方法という。）に関する。
［従来の技術］ 近時、半導体装置等に用いるセラミック基板の製造工
程で、第１図に示したような、例えば外形寸法が100mm
×100mm前後で厚さが1mm前後の薄板状のセラミック基板
１に該基板を貫通する直径0.1mm前後のごく小径のヴィ
ア導体２を小ブロックごとに分けて合計10,000個前後形
成したセラミック基板１を製造する必要が生じている。
程で、第１図に示したような、例えば外形寸法が100mm
×100mm前後で厚さが1mm前後の薄板状のセラミック基板
１に該基板を貫通する直径0.1mm前後のごく小径のヴィ
ア導体２を小ブロックごとに分けて合計10,000個前後形
成したセラミック基板１を製造する必要が生じている。
ここで、ヴィア導体２とは、セラミック基板１形成用
のセラミックグリーンシートに貫通して形成したヴィア
ホールに金ペースト、タングステンメタライズペースト
等の導体ペーストを充填して上記セラミックグリーンシ
ートと同時に焼成して形成した導体をいう。
のセラミックグリーンシートに貫通して形成したヴィア
ホールに金ペースト、タングステンメタライズペースト
等の導体ペーストを充填して上記セラミックグリーンシ
ートと同時に焼成して形成した導体をいう。
このセラミック基板１は、次のようにして形成してい
る。即ち、同じ大きさの0.2〜0.3mm前後の厚さの極めて
薄い複数枚の各セラミックグリーンシートの同じ位置に
小ブロックごとに分けて該各シートを貫通する多数のヴ
ィアホールを形成する。そして、上記複数枚の各セラミ
ックグリーンシートの多数のヴィアホールに、スクリー
ン印刷等により、金ペースト等の導体ペーストを充填す
る。その後、上記複数枚のセラミックグリーンシート
を、その上下の各セラミックグリーンシートの導体ペー
ストを充填した多数のヴィアホールの位置が一致するよ
うに、積層して、この積層した複数枚のセラミックグリ
ーンシートを一体に焼成している。
る。即ち、同じ大きさの0.2〜0.3mm前後の厚さの極めて
薄い複数枚の各セラミックグリーンシートの同じ位置に
小ブロックごとに分けて該各シートを貫通する多数のヴ
ィアホールを形成する。そして、上記複数枚の各セラミ
ックグリーンシートの多数のヴィアホールに、スクリー
ン印刷等により、金ペースト等の導体ペーストを充填す
る。その後、上記複数枚のセラミックグリーンシート
を、その上下の各セラミックグリーンシートの導体ペー
ストを充填した多数のヴィアホールの位置が一致するよ
うに、積層して、この積層した複数枚のセラミックグリ
ーンシートを一体に焼成している。
ここで、厚さが1mm前後の薄板状の前記セラミック基
板１を形成するのに、わざわざごく薄い複数枚のセラミ
ックグリーンシートを積層して一体に焼成している理由
は、セラミック基板１に形成するヴィア導体２の直径が
0.1mm前後と極めて小さくて、セラミック基板形成用の1
mm前後の厚い一層のセラミックグリーンシートにそのま
ま直径0.1mm前後の極めて小さいヴィアホールを貫通し
て形成することは困難であり、またセラミックグリーン
シートの厚さが厚くなるほど導体ペーストをスクリーン
印刷等によりヴィアホール内空間の全長に亙って充填す
ることが困難となるからである。
板１を形成するのに、わざわざごく薄い複数枚のセラミ
ックグリーンシートを積層して一体に焼成している理由
は、セラミック基板１に形成するヴィア導体２の直径が
0.1mm前後と極めて小さくて、セラミック基板形成用の1
mm前後の厚い一層のセラミックグリーンシートにそのま
ま直径0.1mm前後の極めて小さいヴィアホールを貫通し
て形成することは困難であり、またセラミックグリーン
シートの厚さが厚くなるほど導体ペーストをスクリーン
印刷等によりヴィアホール内空間の全長に亙って充填す
ることが困難となるからである。
ところで、前記のようにしてセラミック基板１を製造
した場合には、複数枚のセラミックグリーンシートを積
層した際に、複数枚のセラミックグリーンシートの導体
ペーストを充填した各ヴィアホールの一部が、その上下
の他のセラミックグリーンシトの各ヴィアホールに充填
した導体ペーストに一連に連続した状態にならないこと
がある。そして、上記積層した複数枚のセラミックグリ
ーンシートを一体に焼成して形成したヴィア導体２の一
部が、第２図に示したように、途中が途切れた状態とな
って導通不良となることがある。
した場合には、複数枚のセラミックグリーンシートを積
層した際に、複数枚のセラミックグリーンシートの導体
ペーストを充填した各ヴィアホールの一部が、その上下
の他のセラミックグリーンシトの各ヴィアホールに充填
した導体ペーストに一連に連続した状態にならないこと
がある。そして、上記積層した複数枚のセラミックグリ
ーンシートを一体に焼成して形成したヴィア導体２の一
部が、第２図に示したように、途中が途切れた状態とな
って導通不良となることがある。
従って、前記のようにして製造したセラミック基板１
は、その製造後に、多数の各ヴィア導体２を一個ずつそ
の導通状態の良否を検査する必要がある。
は、その製造後に、多数の各ヴィア導体２を一個ずつそ
の導通状態の良否を検査する必要がある。
そのため、従来は、前記のようにして製造したセラミ
ック基板１に形成した各ヴィア導体２の導通状態の良否
を、導通検査測定具の一対の極細のプローブ（探針）を
セラミック基板１の表裏面に露出する多数の各ヴィア導
体２の端部にそれぞれ宛てがって、上記測定具により判
別していた。またその際には、上記各ヴィア導体２が、
その直径が極めて小さく、かつ、小ピッチで多数並んで
いるため、該各ヴィア導体２の端部を一個ずつ顕微鏡等
でいちいち拡大して、プローブを各ヴィア導体２の端部
に確実に宛てがうようにしていた。
ック基板１に形成した各ヴィア導体２の導通状態の良否
を、導通検査測定具の一対の極細のプローブ（探針）を
セラミック基板１の表裏面に露出する多数の各ヴィア導
体２の端部にそれぞれ宛てがって、上記測定具により判
別していた。またその際には、上記各ヴィア導体２が、
その直径が極めて小さく、かつ、小ピッチで多数並んで
いるため、該各ヴィア導体２の端部を一個ずつ顕微鏡等
でいちいち拡大して、プローブを各ヴィア導体２の端部
に確実に宛てがうようにしていた。
［発明が解決しようとする課題］ しかしながら、前記セラミック基板１に形成した多数
の各ヴィア導体２の導通状態の良否を、該各ヴィア導体
２の端部を一個ずつ顕微鏡等でいちいち拡大して、該各
ヴィア導体２の端部に前記測定具のプローブをそれぞれ
宛てがって検査することは、多大な手数と時間とを要
し、前記セラミック基板１の製品検査の迅速化と省力化
とを大幅に阻んでいた。
の各ヴィア導体２の導通状態の良否を、該各ヴィア導体
２の端部を一個ずつ顕微鏡等でいちいち拡大して、該各
ヴィア導体２の端部に前記測定具のプローブをそれぞれ
宛てがって検査することは、多大な手数と時間とを要
し、前記セラミック基板１の製品検査の迅速化と省力化
とを大幅に阻んでいた。
本発明は、かかる課題に鑑みなされたもので、その目
的は、セラミック基板１の多数の各ヴィア導体２の導通
導体の良否を容易かつ迅速に検査できる検査方法を提供
することにある。
的は、セラミック基板１の多数の各ヴィア導体２の導通
導体の良否を容易かつ迅速に検査できる検査方法を提供
することにある。
［課題を解決するための手段］ 上記目的を達成するために、本発明の検査方法は、セ
ラミック基板に設けた該基板を上下に貫通する複数のヴ
ィア導体の一端が露出した前記セラミック基板の一方の
表面に、溶剤に溶解させて剥離除去可能な導体層を樹脂
導電性ペーストを用いて形成して、該導体層により複数
の前記ヴィア導体の一端を一連に電気的に接続した後、
前記導体層にめっき用の負電圧を印加して、前記セラミ
ック基板の他方の表面に露出した複数の前記ヴィア導体
の他端に電解めっきを施し、該ヴィア導体の他端にめっ
き被膜が形成されたか否かを観察して、前記ヴィア導体
の導通状態の良否を判別し、その後、前記導体層を溶剤
に溶解させて前記セラミック基板の一方の表面から剥離
除去することを特徴としている。
ラミック基板に設けた該基板を上下に貫通する複数のヴ
ィア導体の一端が露出した前記セラミック基板の一方の
表面に、溶剤に溶解させて剥離除去可能な導体層を樹脂
導電性ペーストを用いて形成して、該導体層により複数
の前記ヴィア導体の一端を一連に電気的に接続した後、
前記導体層にめっき用の負電圧を印加して、前記セラミ
ック基板の他方の表面に露出した複数の前記ヴィア導体
の他端に電解めっきを施し、該ヴィア導体の他端にめっ
き被膜が形成されたか否かを観察して、前記ヴィア導体
の導通状態の良否を判別し、その後、前記導体層を溶剤
に溶解させて前記セラミック基板の一方の表面から剥離
除去することを特徴としている。
［作用］ 上記の検査方法によれば、セラミック基板の他方の表
面に露出した複数のヴィア導体の他端にめっき被膜が形
成されたか否かを、該ヴィア導体の他端を顕微鏡を用い
て拡大する等して容易かつ的確に観察できる。そして、
セラミック基板に設けられた複数のヴィア導体の導通状
態の良否を、容易かつ迅速に誤りなく確実に判別でき
る。
面に露出した複数のヴィア導体の他端にめっき被膜が形
成されたか否かを、該ヴィア導体の他端を顕微鏡を用い
て拡大する等して容易かつ的確に観察できる。そして、
セラミック基板に設けられた複数のヴィア導体の導通状
態の良否を、容易かつ迅速に誤りなく確実に判別でき
る。
また、複数のヴィア導体の導通状態の良否の検査を終
えた後には、セラミック基板の一方の表面に形成したヴ
ィア導体検査用の導体層を、溶剤に溶解させて、セラミ
ック基板の一方の表面から手数を掛けずに容易かつ迅速
に剥離除去できる。そして、そのセラミック基板を、半
導体装置等に用いるセラミック基板に手数を掛けずに容
易に形成し直すことができる。
えた後には、セラミック基板の一方の表面に形成したヴ
ィア導体検査用の導体層を、溶剤に溶解させて、セラミ
ック基板の一方の表面から手数を掛けずに容易かつ迅速
に剥離除去できる。そして、そのセラミック基板を、半
導体装置等に用いるセラミック基板に手数を掛けずに容
易に形成し直すことができる。
［実施例］ 次に、本発明の実施例を図面に従い説明する。第２図
ないし第５図は本発明の検査方法の好適な実施例を示
し、第２図は該検査方法に用いるセラミック基板の拡大
断面図、第３図と第５図はそれぞれ該検査方法における
セラミック基板の状態説明図、第４図は該検査方法にお
ける電解めっきを施す際の状態説明図である。以下、上
記図中の実施例を説明する。
ないし第５図は本発明の検査方法の好適な実施例を示
し、第２図は該検査方法に用いるセラミック基板の拡大
断面図、第３図と第５図はそれぞれ該検査方法における
セラミック基板の状態説明図、第４図は該検査方法にお
ける電解めっきを施す際の状態説明図である。以下、上
記図中の実施例を説明する。
第２図等の図において、１は、４〜５枚の極薄のセラ
ミックグリーンシートを積層して一体に焼成した、外形
寸法が100mm×100mmで厚さが1.5mmの多層構造のセラミ
ック基板である。
ミックグリーンシートを積層して一体に焼成した、外形
寸法が100mm×100mmで厚さが1.5mmの多層構造のセラミ
ック基板である。
このセラミック基板１には、該基板を貫通する直径0.
1mmのヴィア導体２を小ブロックごとに分けてほぼ0.45m
mの小ピッチで合計10,000個前後形成している。
1mmのヴィア導体２を小ブロックごとに分けてほぼ0.45m
mの小ピッチで合計10,000個前後形成している。
また、上記ヴィア導体２は、セラミック基板１を貫通
するヴィアホールに金ペースト等の導体ペーストをスク
リーン印刷等により充填して焼成して形成していて、金
色等をしている。
するヴィアホールに金ペースト等の導体ペーストをスク
リーン印刷等により充填して焼成して形成していて、金
色等をしている。
以下、第２図に示したような、前記セラミック基板１
の各ヴィア導体２の導通状態の良否を、本発明の検査方
法を用いて検査する場合について述べる。
の各ヴィア導体２の導通状態の良否を、本発明の検査方
法を用いて検査する場合について述べる。
第３図に示したように、セラミック基板の一方の表面
1aに溶剤に溶解させて剥離除去可能な導体層３を樹脂導
電性ペーストを用いて広く形成して、該導体層３にセラ
ミック基板の多数の各ヴィア導体２の一端を連続させて
接続する。
1aに溶剤に溶解させて剥離除去可能な導体層３を樹脂導
電性ペーストを用いて広く形成して、該導体層３にセラ
ミック基板の多数の各ヴィア導体２の一端を連続させて
接続する。
ここで、上記導体層３は例えば次のようにして形成す
る。即ち、導体である金属粉を混入させた熱硬化性の樹
脂導電性ペーストの、例えば150℃前後に加熱すると硬
化する銀粉混入タイプのエポキシ樹脂導電性ペースト
を、セラミック基板の一方の表面1aに広く前記各ヴィア
導体２の一端に連続させた状態に塗布する。そして、上
記導電性ペーストを塗布したセラミック基板１を150℃
前後に加熱して、セラミック基板の表面1aの導電性ペー
ストを硬化させる。そして、セラミック基板の表面1a
に、アセトン等の溶剤に溶解させて剥離除去可能な導体
層３を、樹脂導電性ペーストを用いて形成する。
る。即ち、導体である金属粉を混入させた熱硬化性の樹
脂導電性ペーストの、例えば150℃前後に加熱すると硬
化する銀粉混入タイプのエポキシ樹脂導電性ペースト
を、セラミック基板の一方の表面1aに広く前記各ヴィア
導体２の一端に連続させた状態に塗布する。そして、上
記導電性ペーストを塗布したセラミック基板１を150℃
前後に加熱して、セラミック基板の表面1aの導電性ペー
ストを硬化させる。そして、セラミック基板の表面1a
に、アセトン等の溶剤に溶解させて剥離除去可能な導体
層３を、樹脂導電性ペーストを用いて形成する。
次に、第４図に示したように、上記導体層３を形成し
たセラミック基板１を銅めっき浴等のめっき浴４に浸漬
して、セラミック基板の一方の表面1aに形成した導体層
３にめっき用の負電圧を印加する。そして、セラミック
基板の他方の表面1bに露出する多数の各ヴィア導体２の
端部に、電解めっきによる銅めっき等のめっき被膜５を
形成する。
たセラミック基板１を銅めっき浴等のめっき浴４に浸漬
して、セラミック基板の一方の表面1aに形成した導体層
３にめっき用の負電圧を印加する。そして、セラミック
基板の他方の表面1bに露出する多数の各ヴィア導体２の
端部に、電解めっきによる銅めっき等のめっき被膜５を
形成する。
なおここで、上記めっき浴４には、該めっき浴４にセ
ラミック基板１を浸漬して各ヴィア導体２の端部に電解
めっきを施した際に、各ヴィア導体２の端部にその素地
の色と明確に異なる色を呈するめっき被膜５が形成され
るめっき浴を選択することが望ましい。なぜならば、そ
の後に、後述のようにして、各ヴィア導体２の端部に、
めっき被膜５が形成されているか、あるいはめっき被膜
５が形成されずにその素地が露出しているかを観察する
場合に誤りなく容易に判別できるからである。
ラミック基板１を浸漬して各ヴィア導体２の端部に電解
めっきを施した際に、各ヴィア導体２の端部にその素地
の色と明確に異なる色を呈するめっき被膜５が形成され
るめっき浴を選択することが望ましい。なぜならば、そ
の後に、後述のようにして、各ヴィア導体２の端部に、
めっき被膜５が形成されているか、あるいはめっき被膜
５が形成されずにその素地が露出しているかを観察する
場合に誤りなく容易に判別できるからである。
また、めっき浴４は、セラミック基板の表面1bに露出
する各ヴィア導体２の端部に、めっき浴４中の金属が置
換析出して、無電解めっきが施されないめっき浴である
ことが必要である。これは、ヴィア導体２の端部に、ヴ
ィア導体２の導通状態が良好であるために電解めっきに
よるめっき被膜５が形成されたのか、ヴィア導体２の導
通状態が不良にも拘わらず、めっき浴４中の金属が置換
析出して、上記めっき被膜５と外観上変わりのない、無
電解めっきによるめっき被膜が形成されたのか判別でき
ないからである。
する各ヴィア導体２の端部に、めっき浴４中の金属が置
換析出して、無電解めっきが施されないめっき浴である
ことが必要である。これは、ヴィア導体２の端部に、ヴ
ィア導体２の導通状態が良好であるために電解めっきに
よるめっき被膜５が形成されたのか、ヴィア導体２の導
通状態が不良にも拘わらず、めっき浴４中の金属が置換
析出して、上記めっき被膜５と外観上変わりのない、無
電解めっきによるめっき被膜が形成されたのか判別でき
ないからである。
その後、上記めっき浴４中からセラミック基板１を取
り出して、第５図に示したように、セラミック基板の表
面1bに露出する各ヴィア導体２の端部に、赤銅色をした
銅めっき等のめっき被膜５が形成されたか否かを、顕微
鏡で拡大する等して、誤りなく観察する。
り出して、第５図に示したように、セラミック基板の表
面1bに露出する各ヴィア導体２の端部に、赤銅色をした
銅めっき等のめっき被膜５が形成されたか否かを、顕微
鏡で拡大する等して、誤りなく観察する。
そして、上記多数の各ヴィア導体２のうち、その端部
に赤銅色をした銅めっき等のめっき被膜５が形成された
ものは、該端部に連続するセラミック基板のヴィア導体
２の導通状態が良好であり、ヴィア導体２の端部に金色
等をした素地が露出していてめっき被膜５が形成されて
いないものは、該端部に連続するセラミック基板のヴィ
ア導体２の導通状態が不良であるとの判別をする。
に赤銅色をした銅めっき等のめっき被膜５が形成された
ものは、該端部に連続するセラミック基板のヴィア導体
２の導通状態が良好であり、ヴィア導体２の端部に金色
等をした素地が露出していてめっき被膜５が形成されて
いないものは、該端部に連続するセラミック基板のヴィ
ア導体２の導通状態が不良であるとの判別をする。
すると、前記セラミック基板１の多数の各ヴィア導体
２の導通状態の良否を迅速かつ容易にしかも誤りなく的
確に判別できる。
２の導通状態の良否を迅速かつ容易にしかも誤りなく的
確に判別できる。
これは、前記のようにしてセラミック基板の表面1bに
露出した多数の各ヴィア導体２の端部に電解めっきを施
した場合に、上記多数の各ヴィア導体２のうち、その導
通状態が良好なもののみに、即ち負電圧を印加したセラ
ミック基板の反対側の表面1aの導体層３に導通する各ヴ
ィア導体２の端部のみに、赤銅色をした銅めっき等のめ
っき被膜５が形成され、途中が途切れる等して導通不良
の状態にあるヴィア導体２には、その端部にめっき被膜
５が形成されずに、その端部が素地のままの状態にある
からである。
露出した多数の各ヴィア導体２の端部に電解めっきを施
した場合に、上記多数の各ヴィア導体２のうち、その導
通状態が良好なもののみに、即ち負電圧を印加したセラ
ミック基板の反対側の表面1aの導体層３に導通する各ヴ
ィア導体２の端部のみに、赤銅色をした銅めっき等のめ
っき被膜５が形成され、途中が途切れる等して導通不良
の状態にあるヴィア導体２には、その端部にめっき被膜
５が形成されずに、その端部が素地のままの状態にある
からである。
なおここで、上記各ヴィア導体２の導通状態の良否の
判別は、画像認識装置によって、各ヴィア導体２の端部
にめっき被膜５が形成されているか否かを検出すること
により、自動的に行っても良い。
判別は、画像認識装置によって、各ヴィア導体２の端部
にめっき被膜５が形成されているか否かを検出すること
により、自動的に行っても良い。
セラミック基板１の多数の各ヴィア導体２の導通状態
の良否の検査を終えた後は、第６図に示したように、セ
ラミック基板１の一方の表面1aに形成した導体層３を該
表面1aから除去するとともに、その他方の表面1bに露出
する多数の各ヴィア導体２の端部に形成しためっき被膜
５を該端部から除去する。
の良否の検査を終えた後は、第６図に示したように、セ
ラミック基板１の一方の表面1aに形成した導体層３を該
表面1aから除去するとともに、その他方の表面1bに露出
する多数の各ヴィア導体２の端部に形成しためっき被膜
５を該端部から除去する。
その場合には、金属粉を混入させた樹脂導電性ペース
トを加熱して硬化させて形成した導体層３を、アセトン
等の溶剤に溶解させる。そして、その導体層３を、セラ
ミック基板の表面1aから剥離除去する。また、ヴィア導
体２の端部に形成しためっき被膜５は、剥離液により溶
解させて、ヴィア導体２の端部から除去する。そして、
ヴィア導体２の導通状態の検査を終えたセラミック基板
１を、半導体装置等を用いるセラミック基板に形成し直
す。
トを加熱して硬化させて形成した導体層３を、アセトン
等の溶剤に溶解させる。そして、その導体層３を、セラ
ミック基板の表面1aから剥離除去する。また、ヴィア導
体２の端部に形成しためっき被膜５は、剥離液により溶
解させて、ヴィア導体２の端部から除去する。そして、
ヴィア導体２の導通状態の検査を終えたセラミック基板
１を、半導体装置等を用いるセラミック基板に形成し直
す。
また、上記のようにして導体層３やめっき被膜５を除
去した後は、セラミック基板１を複数の小ブロックに切
断分割して、総てのヴィア導体２の導通状態が良好であ
った小ブロックをセラミック基板として用いれば良い。
去した後は、セラミック基板１を複数の小ブロックに切
断分割して、総てのヴィア導体２の導通状態が良好であ
った小ブロックをセラミック基板として用いれば良い。
さらに、本発明の検査方法は、上述実施例のような多
数のヴィア導体２を小ブロックごとに分けて形成したセ
ラミック基板１のみでなく、小径のヴィア導体を単に散
点状等に形成したセラミック基板や、一枚のセラミック
グリーンシートを焼成した一層構造のセラミック基板に
形成したヴィア導体の導通状態の良否を検査する場合に
も利用でき、そうすれば、その検査の迅速化、容易化が
図れる。
数のヴィア導体２を小ブロックごとに分けて形成したセ
ラミック基板１のみでなく、小径のヴィア導体を単に散
点状等に形成したセラミック基板や、一枚のセラミック
グリーンシートを焼成した一層構造のセラミック基板に
形成したヴィア導体の導通状態の良否を検査する場合に
も利用でき、そうすれば、その検査の迅速化、容易化が
図れる。
［発明の効果］ 以上説明したように、本発明の検査方法によれば、複
数のヴィア導体を有するセラミック基板の各ヴィア導体
の導通状態の良否を容易かつ迅速にしかも誤りなく的確
に判別できる。
数のヴィア導体を有するセラミック基板の各ヴィア導体
の導通状態の良否を容易かつ迅速にしかも誤りなく的確
に判別できる。
そして、上記各ヴィア導体の検査の迅速化と省力化と
が図れる。
が図れる。
第１図は本発明の検査方法を用いて検査するセラミック
基板の斜視図、第２図は第１図のセラミック基板の拡大
断面図、第３図と第５図はそれぞれ本発明の検査方法に
おけるセラミック基板の状態説明図、第４図は本発明の
検査方法における電解めっきの状態説明図、第６図は本
発明の検査方法により検査を終えた後のセラミック基板
の拡大断面図である。 １……セラミック基板、２……ヴィア導体、 ３……導体層、４……めっき浴、 ５……めっき被膜。
基板の斜視図、第２図は第１図のセラミック基板の拡大
断面図、第３図と第５図はそれぞれ本発明の検査方法に
おけるセラミック基板の状態説明図、第４図は本発明の
検査方法における電解めっきの状態説明図、第６図は本
発明の検査方法により検査を終えた後のセラミック基板
の拡大断面図である。 １……セラミック基板、２……ヴィア導体、 ３……導体層、４……めっき浴、 ５……めっき被膜。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/02 G01N 21/88 H05K 3/00,3/42
Claims (1)
- 【請求項１】セラミック基板に設けた該基板を上下に貫
通する複数のヴィア導体の一端が露出した前記セラミッ
ク基板の一方の表面に、溶剤に溶解させて剥離除去可能
な導体層を樹脂導電性ペーストを用いて形成して、該導
体層により複数の前記ヴィア導体の一端を一連に電気的
に接続した後、前記導体層にめっき用の負電圧を印加し
て、前記セラミック基板の他方の表面に露出した複数の
前記ヴィア導体の他端に電解めっきを施し、該ヴィア導
体の他端にめっき被膜が形成されたか否かを観察して、
前記ヴィア導体の導通状態の良否を判別し、その後、前
記導体層を溶剤に溶解させて前記セラミック基板の一方
の表面から剥離除去することを特徴とするセラミック基
板のヴィア導体検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276493A JP2908800B2 (ja) | 1988-11-01 | 1988-11-01 | セラミック基板のヴィア導体検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276493A JP2908800B2 (ja) | 1988-11-01 | 1988-11-01 | セラミック基板のヴィア導体検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122282A JPH02122282A (ja) | 1990-05-09 |
| JP2908800B2 true JP2908800B2 (ja) | 1999-06-21 |
Family
ID=17570226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276493A Expired - Fee Related JP2908800B2 (ja) | 1988-11-01 | 1988-11-01 | セラミック基板のヴィア導体検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908800B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277662A (ja) * | 1988-09-13 | 1990-03-16 | Fujitsu Ltd | セラミック基板の検査方法 |
-
1988
- 1988-11-01 JP JP63276493A patent/JP2908800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02122282A (ja) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262579B1 (en) | Method and structure for detecting open vias in high density interconnect substrates | |
| US9170274B2 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
| TWI658754B (zh) | 電子零件檢查用之多層配線基板 | |
| EP0113395A2 (en) | Monitoring electroless plating | |
| JPH01286457A (ja) | ピン・グリッド・アレーのメッキ方法とその装置 | |
| US4064357A (en) | Interconnected printed circuits and method of connecting them | |
| US8143532B2 (en) | Barrier layer to prevent conductive anodic filaments | |
| JP2908800B2 (ja) | セラミック基板のヴィア導体検査方法 | |
| US8981237B2 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
| JP6442136B2 (ja) | 配線基板およびその製造方法 | |
| JP7192423B2 (ja) | めっき厚判定方法、並びに多層配線基板の製造方法 | |
| JP6301595B2 (ja) | 配線基板、多層配線基板の製造方法 | |
| JP2814722B2 (ja) | プリント配線基板 | |
| JPH01140695A (ja) | 電子回路部品の製造方法 | |
| JPS63274881A (ja) | プリント板スル−ホ−ル検査方法 | |
| JP2734184B2 (ja) | Ｔａｂ用テープキャリア | |
| JPH0296395A (ja) | 多層配線基板およびその断線検出方法 | |
| JP2024021002A (ja) | 集合体シート、および、集合体シートの製造方法 | |
| CN115682904A (zh) | 一种任意层间介质厚度的检测方法 | |
| JP3040038U (ja) | プリント配線板 | |
| JPH04225544A (ja) | 半導体素子のための検査用回路基板の使用方法 | |
| JPH0277662A (ja) | セラミック基板の検査方法 | |
| JPH10341079A (ja) | 多層配線板及びその検査方法 | |
| JPH06349976A (ja) | 高密度配線基板とその製造方法 | |
| JP2004053292A (ja) | インターポーザ基板の導通検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |