JP2906767B2 - 伝送路クロック抽出装置 - Google Patents
伝送路クロック抽出装置Info
- Publication number
- JP2906767B2 JP2906767B2 JP3243890A JP24389091A JP2906767B2 JP 2906767 B2 JP2906767 B2 JP 2906767B2 JP 3243890 A JP3243890 A JP 3243890A JP 24389091 A JP24389091 A JP 24389091A JP 2906767 B2 JP2906767 B2 JP 2906767B2
- Authority
- JP
- Japan
- Prior art keywords
- change point
- output
- circuit
- point detection
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は伝送路クロック抽出装置
に係り、特に受信データに基づいてクロックを抽出する
伝送路クロック抽出装置に関する。
に係り、特に受信データに基づいてクロックを抽出する
伝送路クロック抽出装置に関する。
【０００２】
【従来の技術】従来、この種の伝送路クロック抽出装置
には、インダクタンスやコンデンサ等を用いてアナログ
処理でクロックを抽出する装置と、本発明の装置と同様
に、伝送路クロックの整数倍の発振器を有し、信号の変
化点毎に発振器出力の分周回路の分周比を制御する装置
があった。
には、インダクタンスやコンデンサ等を用いてアナログ
処理でクロックを抽出する装置と、本発明の装置と同様
に、伝送路クロックの整数倍の発振器を有し、信号の変
化点毎に発振器出力の分周回路の分周比を制御する装置
があった。
【０００３】
【発明が解決しようとする課題】この従来のアナログ処
理の伝送路クロック抽出装置は、データに重畳された雑
音に対して安定した動作を行うという特徴を有するもの
の、受信したデータのマーク率が極端に悪くなる場合な
どにおいて、クロック抽出が困難であった。また、従来
の発振器を利用してクロック抽出を行う装置では、検出
したデータの変化点に保護がかけられていないため、受
信データに重畳された雑音により回路が誤動作するとい
う問題があった。
理の伝送路クロック抽出装置は、データに重畳された雑
音に対して安定した動作を行うという特徴を有するもの
の、受信したデータのマーク率が極端に悪くなる場合な
どにおいて、クロック抽出が困難であった。また、従来
の発振器を利用してクロック抽出を行う装置では、検出
したデータの変化点に保護がかけられていないため、受
信データに重畳された雑音により回路が誤動作するとい
う問題があった。
【０００４】本発明の目的は、発振器を利用してクロッ
ク抽出を行う装置において、受信データに重畳された雑
音により回路が誤動作しないようにする伝送路クロック
抽出装置を提供することにある。
ク抽出を行う装置において、受信データに重畳された雑
音により回路が誤動作しないようにする伝送路クロック
抽出装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の伝送路クロック抽出装置は、受信データの
立ち上がりを検出し変化点情報を出力する変化点検出回
路と、この変化点検出回路の出力である変化点情報によ
って与えられた変化点が正当なものであるかどうかの判
定を行い制御信号を出力する変化点検出保護回路と、こ
の変化点検出保護回路の出力である制御信号と変化点検
出回路の出力である変化点情報に基づいて次に現れる変
化点を予測し、その予測出力を変化点検出保護回路に出
力する変化点予測回路と、発振出力を出力する発振器
と、この発振器の出力を変化点保護回路の出力である制
御信号に基づいて伝送路抽出クロックに分周した出力を
変化点予測回路と外部装置に対して出力する分周回路と
を備えたものである。
に、本発明の伝送路クロック抽出装置は、受信データの
立ち上がりを検出し変化点情報を出力する変化点検出回
路と、この変化点検出回路の出力である変化点情報によ
って与えられた変化点が正当なものであるかどうかの判
定を行い制御信号を出力する変化点検出保護回路と、こ
の変化点検出保護回路の出力である制御信号と変化点検
出回路の出力である変化点情報に基づいて次に現れる変
化点を予測し、その予測出力を変化点検出保護回路に出
力する変化点予測回路と、発振出力を出力する発振器
と、この発振器の出力を変化点保護回路の出力である制
御信号に基づいて伝送路抽出クロックに分周した出力を
変化点予測回路と外部装置に対して出力する分周回路と
を備えたものである。
【０００６】
【実施例】次に、本発明の伝送路クロック抽出装置につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【０００７】図１は本発明の伝送路クロック抽出装置の
一実施例における構成を説明するブロック図である。図
１において、変化点検出回路２は受信データ１の立ち上
がりを検出し、変化点検出保護回路３および変化点予測
回路４に変化点情報５を出力する。変化点検出保護回路
３は、変化点予測回路４の予測出力６に基づいて、変化
点情報５で与えられた変化点が正当なものであるかどう
かの判定を行い、分周回路７および変化点予測回路４に
対し制御信号８を出力する。変化点予測回路４は、分周
回路７の分周出力９と、変化点情報５と、変化点検出保
護回路３の制御信号８により、次に現れる変化点を予測
し、予測出力６を変化点検出保護回路３に出力する。ま
た分周回路７は、発振器１０の出力信号を制御信号８を
もとに分周し、目的の周波数に分周した出力を変化点予
測回路４に出力すると共に、分周した伝送路抽出クロッ
ク１１を図示しない外部装置に出力する。
一実施例における構成を説明するブロック図である。図
１において、変化点検出回路２は受信データ１の立ち上
がりを検出し、変化点検出保護回路３および変化点予測
回路４に変化点情報５を出力する。変化点検出保護回路
３は、変化点予測回路４の予測出力６に基づいて、変化
点情報５で与えられた変化点が正当なものであるかどう
かの判定を行い、分周回路７および変化点予測回路４に
対し制御信号８を出力する。変化点予測回路４は、分周
回路７の分周出力９と、変化点情報５と、変化点検出保
護回路３の制御信号８により、次に現れる変化点を予測
し、予測出力６を変化点検出保護回路３に出力する。ま
た分周回路７は、発振器１０の出力信号を制御信号８を
もとに分周し、目的の周波数に分周した出力を変化点予
測回路４に出力すると共に、分周した伝送路抽出クロッ
ク１１を図示しない外部装置に出力する。
【０００８】次に、本発明の実施例の動作を図１に基づ
いて説明する。本実施例においては、先ず、変化点検出
回路２において受信データ１の立ち上がりを検出し、変
化点検出保護回路３および変化点予測回路４に変化点情
報５を出力する。変化点検出保護回路３は、変化点予測
回路４の予測出力６に基づいて、変化点情報５で与えら
れた変化点が正当なものであるかどうかの判定を行い、
分周回路７および変化点予測回路４に対し制御信号８を
出力する。また変化点予測回路４は、分周回路７の分周
出力９と、変化点情報５と、変化点検出保護回路３の制
御信号８により、次に現れる変化点を予測し、予測出力
６を変化点検出保護回路３に出力する。これにより、自
身のもつ発振器１０の分周比を受信データで制御する際
には、受信データの変化点に対して、変化点検出保護回
路３により保護をかけているので、受信データに重畳さ
れた雑音により回路が誤動作をしないようにすることが
できる。
いて説明する。本実施例においては、先ず、変化点検出
回路２において受信データ１の立ち上がりを検出し、変
化点検出保護回路３および変化点予測回路４に変化点情
報５を出力する。変化点検出保護回路３は、変化点予測
回路４の予測出力６に基づいて、変化点情報５で与えら
れた変化点が正当なものであるかどうかの判定を行い、
分周回路７および変化点予測回路４に対し制御信号８を
出力する。また変化点予測回路４は、分周回路７の分周
出力９と、変化点情報５と、変化点検出保護回路３の制
御信号８により、次に現れる変化点を予測し、予測出力
６を変化点検出保護回路３に出力する。これにより、自
身のもつ発振器１０の分周比を受信データで制御する際
には、受信データの変化点に対して、変化点検出保護回
路３により保護をかけているので、受信データに重畳さ
れた雑音により回路が誤動作をしないようにすることが
できる。
【０００９】
一方、分周回路７は、発振器１０の出力信
号を制御信号８に基づいて分周し、目的の周波数の分周
出力９を変化点予測回路４に出力すると共に、伝送路抽
出クロック１１を図示しない外部装置に出力する。その
ため、データの変化点が長時間現れない場合には、分周
回路７に入力する発振器１０の出力と変化点検出保護回
路３の出力である制御信号８に基づいて分周を行い、目
的の周波数の伝送路抽出クロック１１を外部装置に出力
すると共に、分周出力９を変化点予測回路４に入力する
ことができる。これにより、自身のもつ発振器の出力を
分周することにより、目的の周波数の伝送路抽出クロッ
クであるクロック信号を得ることができる。
号を制御信号８に基づいて分周し、目的の周波数の分周
出力９を変化点予測回路４に出力すると共に、伝送路抽
出クロック１１を図示しない外部装置に出力する。その
ため、データの変化点が長時間現れない場合には、分周
回路７に入力する発振器１０の出力と変化点検出保護回
路３の出力である制御信号８に基づいて分周を行い、目
的の周波数の伝送路抽出クロック１１を外部装置に出力
すると共に、分周出力９を変化点予測回路４に入力する
ことができる。これにより、自身のもつ発振器の出力を
分周することにより、目的の周波数の伝送路抽出クロッ
クであるクロック信号を得ることができる。
【００１０】
【発明の効果】以上説明したように、本発明は、自身の
もつ発振器の分周比を受信データで制御する際に、受信
データの変化点に対して、変化点検出保護回路により保
護をかけているので、受信データに重畳された雑音によ
り回路が誤動作しないようにすることができる。また、
データの変化点が長時間現れない場合には、自身のもつ
発振器の出力を分周することにより、クロックを得るこ
とができるという効果を有する。
もつ発振器の分周比を受信データで制御する際に、受信
データの変化点に対して、変化点検出保護回路により保
護をかけているので、受信データに重畳された雑音によ
り回路が誤動作しないようにすることができる。また、
データの変化点が長時間現れない場合には、自身のもつ
発振器の出力を分周することにより、クロックを得るこ
とができるという効果を有する。
【図１】本発明の伝送路クロック抽出装置の一実施例の
ブロック図である。
ブロック図である。
１ 受信データ ２ 変化点検出回路 ３ 変化点検出保護回路 ４ 変化点予測回路 ５ 変化点情報 ６ 予測出力 ７ 分周回路 ８ 制御信号 ９ 分周出力 １０ 発振器 １１ 伝送路抽出クロック
Claims (1)
- 【請求項１】受信データの立ち上がりを検出し変化点情
報を出力する変化点検出回路と、 この変化点検出回路の出力である変化点情報によって与
えられた変化点が正当なものであるかどうかの判定を行
い制御信号を出力する変化点検出保護回路と、 この変化点検出保護回路の出力である制御信号と前記変
化点検出回路の出力である前記変化点情報に基づいて 次
に現れる変化点を予測し、その予測出力を前記変化点検
出保護回路に出力する変化点予測回路と、発振出力を出力する発振器と、 この発振器の出力を前記変化点保護回路の出力である制
御信号に基づいて伝送路抽出クロックに分周した出力を
前記変化点予測回路と外部装置に対して出力する分周回
路と、 を備えた ことを特徴とする伝送路クロック抽出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243890A JP2906767B2 (ja) | 1991-09-25 | 1991-09-25 | 伝送路クロック抽出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243890A JP2906767B2 (ja) | 1991-09-25 | 1991-09-25 | 伝送路クロック抽出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583237A JPH0583237A (ja) | 1993-04-02 |
| JP2906767B2 true JP2906767B2 (ja) | 1999-06-21 |
Family
ID=17110518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243890A Expired - Lifetime JP2906767B2 (ja) | 1991-09-25 | 1991-09-25 | 伝送路クロック抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906767B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2735928B1 (fr) * | 1995-06-22 | 1997-07-18 | France Telecom | Codeur/decodeur manchester |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2191068A (en) * | 1986-05-28 | 1987-12-02 | Marconi Instruments Ltd | Electrical apparatus for extracting clock signals |
-
1991
- 1991-09-25 JP JP3243890A patent/JP2906767B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583237A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510333B1 (ko) | 펄스폭변조 제어 회로, 마이크로컴퓨터 및 전자기기 | |
| KR910003027B1 (ko) | 디지탈 위상동기 루우프 | |
| US4005479A (en) | Phase locked circuits | |
| JPH04313917A (ja) | ダブルｐｌｌ装置 | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| US20020140472A1 (en) | Semiconductor device | |
| US5272730A (en) | Digital phase-locked loop filter | |
| US5790200A (en) | Horizontal synchronization signal stabilization method and apparatus | |
| JP2906767B2 (ja) | 伝送路クロック抽出装置 | |
| CN101937655A (zh) | 分频器电路及其方法与应用其的栅极驱动器 | |
| US6396891B1 (en) | Frequency control apparatus and method, and storage medium storing a program for carrying out the method | |
| CN111913038B (zh) | 一种多路时钟信号频率检测装置和方法 | |
| US5500627A (en) | Precision duty cycle phase lock loop | |
| US20030067356A1 (en) | Recording clock generation circuit | |
| US6072336A (en) | Sampling circuit system | |
| KR100221885B1 (ko) | 클럭 추출 회로 | |
| KR910009071A (ko) | Aft 기능을 구비한 주파수 신세사이저형 텔레비젼 신호 수신 장치 및 그 제어 방법 | |
| JPH0379888B2 (ja) | ||
| JP3111397B2 (ja) | 多チャンネル信号発生器 | |
| JPH04271538A (ja) | クロック抽出回路 | |
| JPH0322773A (ja) | 位相同期型発振回路 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH08274633A (ja) | Ｐｌｌ回路 | |
| JPS6324665Y2 (ja) |