JP2904984B2 - Display device manufacturing method - Google Patents

Display device manufacturing method

Info

Publication number
JP2904984B2
JP2904984B2 JP502392A JP502392A JP2904984B2 JP 2904984 B2 JP2904984 B2 JP 2904984B2 JP 502392 A JP502392 A JP 502392A JP 502392 A JP502392 A JP 502392A JP 2904984 B2 JP2904984 B2 JP 2904984B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
thin film
film transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP502392A
Other languages
Japanese (ja)
Other versions
JPH05190853A (en
Inventor
徹 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP502392A priority Critical patent/JP2904984B2/en
Publication of JPH05190853A publication Critical patent/JPH05190853A/en
Application granted granted Critical
Publication of JP2904984B2 publication Critical patent/JP2904984B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T
FT)を有する表示部と表示部を駆動するためのドライ
バー回路を同一基板上に内蔵するドライバーモノリシッ
ク型表示装置の製造方法に関する。
The present invention relates to a thin film transistor (T
The present invention relates to a method for manufacturing a driver monolithic display device in which a display unit having FT) and a driver circuit for driving the display unit are incorporated on the same substrate.

【0002】[0002]

【従来の技術】従来より、表示装置にはドライバーモノ
リシック型のTFT基板が用いられている。ドライバー
モノリシック型TFT基板の一例を図6に示す。ドライ
バーモノリシック型TFT基板20上では、絵素電極2
1およびTFT22等を有する表示部23と、この表示
部23を駆動するための駆動用ドライバー回路24a、
24bとが形成されている。駆動用ドライバー回路24
a、24bは、表示部23を駆動するためのTFT(図
示せず)を有している。通常、駆動用ドライバー回路2
4a、24b内のTFTには、表示部23のTFT22
と同じ構成のものが用いられている。
2. Description of the Related Art Conventionally, a driver monolithic type TFT substrate has been used for a display device. FIG. 6 shows an example of a driver monolithic TFT substrate. On the driver monolithic TFT substrate 20, the pixel electrode 2
1 and a display unit 23 having a TFT 22 and the like; a driver circuit 24a for driving the display unit 23;
24b are formed. Driving driver circuit 24
a and 24b have TFTs (not shown) for driving the display unit 23. Normally, driver circuit 2 for driving
The TFTs in the display unit 23 include TFTs 4a and 24b.
The same configuration as that described above is used.

【0003】このような表示部23のTFTおよび駆動
用ドライバー回路24a、24bのTFTは例えば、図
7に示す構成を有している。絶縁性基板31上に形成さ
れた多結晶シリコン層等の半導体層32a、32b、3
2cの一部に、チャネル層39a、39b、39cと高
不純物濃度領域(N+領域またはP+領域)40a、40
b、40cとが形成されている。チャネル層39a、3
9b、39cの上方にはゲート絶縁膜34を挟んでゲー
ト電極35a、35b、35cが設けられている。ゲー
ト電極35a、35b、35cおよびゲート絶縁膜34
上には層間絶縁膜36が形成されている。ゲート絶縁膜
34および層間絶縁膜36を貫いてコンタクトホール3
7a、37b、37cがそれぞれ高濃度不純物領域40
a、40b、40c上に形成されている。高濃度不純物
領域40a、40b、40cと電極38a、38b、3
8cとがそれぞれコンタクトホール37a、37b、3
7cを介して電気的に接続されている。
The TFTs of the display section 23 and the TFTs of the driver circuits 24a and 24b have, for example, the configuration shown in FIG. Semiconductor layers 32a, 32b, 3 such as a polycrystalline silicon layer formed on an insulating substrate 31;
2c, channel layers 39a, 39b, 39c and high impurity concentration regions (N + regions or P + regions) 40a, 40
b and 40c are formed. Channel layer 39a, 3
Gate electrodes 35a, 35b, and 35c are provided above the gate electrodes 9b and 39c with the gate insulating film 34 interposed therebetween. Gate electrodes 35a, 35b, 35c and gate insulating film 34
An interlayer insulating film 36 is formed thereon. Contact hole 3 penetrating through gate insulating film 34 and interlayer insulating film 36
7a, 37b and 37c are high-concentration impurity regions 40, respectively.
a, 40b, and 40c. High concentration impurity regions 40a, 40b, 40c and electrodes 38a, 38b, 3
8c are the contact holes 37a, 37b, 3
7c are electrically connected.

【0004】駆動用ドライバー回路24a、24b内の
TFTには、表示の高速化に対応する必要性から、チャ
ネル層39a、39bのキャリアの移動度が高いことが
要求されている。キャリアの移動度の高いチャネル層3
9a、39bを得るためには、チャネル層39a、39
bの結晶粒径を大きくし、粒界による電気抵抗を小さく
することが必要である。例えば、半導体層32a、32
bが多結晶シリコン層の場合、1μmを超える結晶粒径
が必要となる。
The TFTs in the driving driver circuits 24a and 24b are required to have high carrier mobility in the channel layers 39a and 39b in order to cope with high-speed display. Channel layer 3 with high carrier mobility
To obtain 9a and 39b, the channel layers 39a and 39b
It is necessary to increase the crystal grain size of b and reduce the electrical resistance due to the grain boundaries. For example, the semiconductor layers 32a, 32
When b is a polycrystalline silicon layer, a crystal grain size exceeding 1 μm is required.

【0005】また、駆動用ドライバー回路24a、24
b内のTFTは、電流駆動能力が要求されるため、比較
的大きなサイズのTFTが用いられ、一方、表示部23
のTFTは、開口率の向上を図るため、より小さいサイ
ズのTFTが要求されている。
Further, driving driver circuits 24a, 24
Since the TFTs in b require current driving capability, a relatively large size TFT is used.
In order to improve the aperture ratio, a smaller size TFT is required.

【0006】[0006]

【発明を解決するための課題】駆動用ドライバー回路2
4a、24b内のTFTのチャネル層39a、39bの
結晶粒径が1μm程度になると、表示部23のTFTの
チャネル層39cの結晶粒径も1μm程度になり、チャ
ネル層39cの大きさと同程度になるため、サイズの小
さいTFTの特性にバラツキ生じる。従って、チャネル
層の結晶粒径と大きさが同程度であるTFTは、表示部
のTFTとして用いるには不適当である。
SUMMARY OF THE INVENTION A driver circuit for driving 2
When the crystal grain size of the channel layers 39a and 39b of the TFTs 4a and 24b is about 1 μm, the crystal grain size of the channel layer 39c of the TFT of the display unit 23 is also about 1 μm, which is about the same as the size of the channel layer 39c. Therefore, the characteristics of the TFT having a small size vary. Therefore, a TFT having the same crystal grain size as the channel layer is not suitable for use as a TFT in a display portion.

【0007】本発明は上記の点を解決しようとするもの
で、その目的は、駆動用ドライバー回路のチャネル層で
のキャリアの移動度が高く、かつ表示部のTFT特性の
バラツキの少ない表示装置の製造方法を提供することに
ある。
An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to provide a display device in which carrier mobility in a channel layer of a driving driver circuit is high and variation in TFT characteristics of a display portion is small . It is to provide a manufacturing method .

【0008】[0008]

【課題を解決するための手段】本発明の表示装置の製造
方法は、チャネル層が多結晶シリコンから成る第一薄膜
トランジスタを有する表示部と、チャネル層が多結晶シ
リコンから成る第二薄膜トランジスタを有し該表示部を
駆動するドライバー回路とを同一基板上に形成し、か
つ、該第一薄膜トランジスタの多結晶シリコンの結晶粒
径を該第二薄膜トランジスタの多結晶シリコンの結晶粒
径より小さく形成する表示装置の製造方法であって、
第一薄膜トランジスタのチャネル層を、SiH 4 を原料
ガスとして減圧CVD法により該基板上に多結晶シリコ
ン層を堆積して形成する工程と、 該第二薄膜トランジス
タのチャネル層を、Si 2 6 を原料ガスとして減圧CV
D法により該基板上に非晶質シリコン層を堆積した後
に、該非晶質シリコン層を熱処理により多結晶シリコン
層として形成する工程と を包含してなり、そのことによ
り上記目的が達成される。
SUMMARY OF THE INVENTION Manufacturing of the display device of the present invention
The method includes a display unit and to form a driver circuit for the channel layer to drive the display unit have a second thin film transistor made of polycrystalline silicon on the same substrate having a first thin film transistor in which a channel layer is made of polycrystalline silicon Or
First, the polycrystalline silicon crystal grains of the first thin film transistor
The diameter of the polycrystalline silicon grains of the second thin film transistor
A manufacturing method of a display device smaller than the diameter, the
A channel layer of the first thin film transistor, the SiH 4 raw material
Polycrystalline silicon on the substrate by low pressure CVD as gas
Depositing and forming a second thin film transistor;
Pressure channel using Si 2 H 6 as a source gas.
After depositing an amorphous silicon layer on the substrate by D method
Then, the amorphous silicon layer is polycrystalline silicon
It encompasses and forming a layer, Ru above object is achieved by the.

【0009】次に本発明を実施例に基づいて説明する。
半導体層が多結晶シリコンからなる場合を例に挙げ、図
1〜5に基づいて説明する。
Next, the present invention will be described based on embodiments.
An example in which the semiconductor layer is made of polycrystalline silicon will be described with reference to FIGS.

【0010】まず、石英またはガラス等からなる絶縁性
基板1上に、減圧CVD法により、シリコンを100n
m堆積した。堆積条件は、堆積ガスとして、Si2
6(流量100sccm)とN2(流量400sccm)
の混合ガスを用い、その圧力を50Pa、堆積温度を4
70℃とした。本実施例では、堆積温度を470℃とし
たため、堆積されたシリコン層は、非晶質シリコン層と
なった。
First, 100 n of silicon is deposited on an insulating substrate 1 made of quartz or glass by a low pressure CVD method.
m. Deposition conditions, as a deposition gas, Si 2 H
6 (flow rate 100 sccm) and N 2 (flow rate 400 sccm)
Pressure of 50 Pa and deposition temperature of 4
70 ° C. In this example, the deposition temperature was set at 470 ° C., so that the deposited silicon layer was an amorphous silicon layer.

【0011】次に、この非晶質シリコン層に対して、N
2雰囲気中で600℃、24時間の熱処理をすることに
より非晶質シリコン層を多結晶化し、多結晶シリコン層
を得た。
Next, an N layer is applied to the amorphous silicon layer.
The amorphous silicon layer was polycrystallized by performing heat treatment at 600 ° C. for 24 hours in two atmospheres to obtain a polycrystalline silicon layer.

【0012】上記多結晶シリコン層のうち、駆動用ドラ
イバー回路のTFTの一部となる部分(2a、2b)の
み残し、通常の方法により、多結晶シリコン層の他の部
分をエッチングで除去した(図1)。
In the above-mentioned polycrystalline silicon layer, only the portions (2a, 2b) which are part of the TFTs of the driver circuit for driving are left, and the other portions of the polycrystalline silicon layer are removed by etching by a usual method ( (Fig. 1).

【0013】次に、この基板面全体に、CVD法によ
り、Si2を100nm堆積して絶縁層3を形成した
後、減圧CVD法により、この基板面全体に、多結晶シ
リコンを100nm堆積した(図2)。堆積条件は、堆
積ガスとして、SiH4(流量100sccm)とN
2(流量400sccm)の混合ガスを用い、その圧力
を50Pa、堆積温度を620℃とした(図2)。
[0013] Next, the entire substrate surface by CVD after forming the insulating layer 3 to 100nm deposited S i O 2, by low pressure CVD method, on the entire substrate surface, 100nm deposited polycrystalline silicon (Fig. 2). The deposition conditions were SiH 4 (flow rate 100 sccm) and N
Using a mixed gas of 2 (flow rate 400 sccm), the pressure was set to 50 Pa, and the deposition temperature was set to 620 ° C. (FIG. 2).

【0014】次に、表示部のTFTの一部なる部分2c
のみを残し、多結晶シリコン層を通常の方法によりエッ
チングにより除去した(図3)。この時、駆動用ドライ
バー回路部の多結晶シリコン層2a、2bは、Si2
絶縁層3で保護されているため、エッチングされない。
Next, a portion 2c which is a part of the TFT of the display portion
The polycrystalline silicon layer was removed by etching using a conventional method, leaving only the polycrystalline silicon layer (FIG. 3). At this time, the polycrystalline silicon layer 2a, 2b of the drive driver circuit section, because it is protected by the insulating layer 3 of S i O 2, not etched.

【0015】駆動用ドライバー回路部のTFTの多結晶
シリコン層2a、2bの結晶粒径は1μmを超える大き
さであるのに対し、表示部のTFTの多結晶シリコン層
2cの結晶粒径は100nm以下と充分小さい。これ
は、多結晶シリコン2cをSiH4を原料ガスとして比
較的高温で堆積し、一方、多結晶シリコン2a、2bを
Si26を原料ガスとして堆積した非晶質シリコン層の
低温長時間熱処理により得たためである。
The crystal grain size of the polycrystalline silicon layers 2a and 2b of the TFT in the driving driver circuit portion exceeds 1 μm, whereas the crystal grain size of the polycrystalline silicon layer 2c of the TFT in the display portion is 100 nm. The following is small enough. This is because the polycrystalline silicon 2c is deposited at a relatively high temperature using SiH 4 as a source gas, while the polycrystalline silicon 2a, 2b is deposited at a relatively high temperature using Si 2 H 6 as a source gas. This is because it was obtained by:

【0016】次に、駆動用ドライバー回路部の多結晶シ
リコン層2a、2b上の絶縁層3を除去した(図4)。
以下、通常の方法に従って表示装置を製造した。即ち、
まず、この基板全体にSi2を堆積させてゲート絶縁膜
4を形成し後、多結晶シリコン層2a、2b、2c上の
ゲート絶縁膜4上にスパッタリングによりゲート電極5
a、5b、5cを形成した。次いで、この基板全体上に
i2を堆積させて層間絶縁膜6を形成した。この層間
絶縁膜6の所定の位置にコンタクトホール7a、7b、
7cを形成した後、このコンタクトホール7a、7b、
7cより多結晶シリコン層2a、2b、2cに高濃度
(10〜10atom/cm2)の不純物(BF3、PH3等)
をイオン注入することにより、N+型またはP+型の高濃
度不純物領域10a、10b、10cを形成した。最後
に、コンタクトホール7a、7b、7c部分にスパッタ
リングにより電極8a、8b、8cを形成する。以上の
方法により、図5に示すような表示装置を製造すること
ができる。
Next, the insulating layer 3 on the polycrystalline silicon layers 2a and 2b of the driving driver circuit portion was removed (FIG. 4).
Hereinafter, a display device was manufactured according to a usual method. That is,
First, S i O 2 is deposited by after forming a gate insulating film 4, a polycrystalline silicon layer 2a, 2b, the gate electrode 5 by sputtering on the gate insulating film 4 on 2c across the substrate
a, 5b and 5c were formed. Then, an interlayer insulating film 6 is deposited a S i O 2 to the substrate across the. Contact holes 7a, 7b,
7c, the contact holes 7a, 7b,
Higher concentration (10 to 10 atom / cm 2 ) of impurities (BF 3 , PH 3, etc.) in the polycrystalline silicon layers 2a, 2b, 2c than 7c
Was implanted to form N + -type or P + -type high-concentration impurity regions 10a, 10b, and 10c. Finally, electrodes 8a, 8b, 8c are formed in the contact holes 7a, 7b, 7c by sputtering. With the above method, a display device as shown in FIG. 5 can be manufactured.

【0017】上記の製造工程において、上記非晶質シリ
コン層は、表示部のTFTの多結晶シリコン層2cの堆
積条件と同様の条件により、減圧CVD法で100nm
の多結晶シリコンを絶縁性基板1上に堆積した後、Si
イオンを、加速エネルギー60keV、ドーズ量1×1
15cm-2の条件でこの多結晶シリコン層に注入し、多
結晶シリコン層を非晶質化することにより、形成するこ
ともできる。
In the above-described manufacturing process, the amorphous silicon layer is formed to a thickness of 100 nm by a low pressure CVD method under the same conditions as those for depositing the polycrystalline silicon layer 2c of the TFT in the display section.
The polycrystalline silicon after depositing on an insulating substrate 1, S i
The ions are accelerated at an energy of 60 keV and a dose of 1 × 1.
It can also be formed by injecting this polycrystalline silicon layer under the condition of 0 15 cm -2 and amorphizing the polycrystalline silicon layer.

【0018】また、先に、表示部のTFTの多結晶シリ
コン層2cを形成した後、駆動用ドライバー回路のTF
Tの多結晶シリコン層2a、2bを形成してもよい。
First, after forming the polycrystalline silicon layer 2c of the TFT of the display portion, the TF of the driver circuit for driving is formed.
T polycrystalline silicon layers 2a and 2b may be formed.

【0019】[0019]

【発明の効果】以上の説明で明らかなように、本発明の
表示装置の製造方法によれば、駆動用ドライバー回路の
薄膜トランジスタのチャネル層を、Si 2 6 を原料ガス
として減圧CVD法により基板上に非晶質シリコン層を
堆積するので、非晶質シリコン層を均質な膜にできる。
そして、均質な膜とされた非晶質シリコン層を熱処理に
より多結晶シリコン層とするので、形成される多結晶シ
リコン層の結晶粒径を大きくでき、その表面を均一な膜
にできるため、駆動用ドライバー回路の薄膜トランジス
タを、閾電圧が低く、キャリアの移動度が高く、しかも
リーク電流が小さい特性のものにでき、表示装置の高速
表示が可能となる。 また、表示部の薄膜トランジスタの
チャネル層を、SiH 4 を原料ガスとして減圧CVD法
により基板上に多結晶シリコン層を堆積して形成するの
で、駆動用ドライバー回路の薄膜トランジスタのチャネ
ル層に比べ、形成される多結晶シリコン層の結晶粒径を
小さくできるため、表示部の薄膜トランジスタの特性の
バラツキを少なくでき、良好な画質を得ることができ
る。
As is apparent from the above description, according to the method of manufacturing a display device of the present invention, the channel layer of the thin film transistor of the driving driver circuit is formed using Si 2 H 6 as a source gas.
An amorphous silicon layer on a substrate by low pressure CVD
Since the deposition is performed, the amorphous silicon layer can be formed into a uniform film.
Then, the amorphous silicon layer, which has been made into a homogeneous film, is subjected to heat treatment.
Since a polycrystalline silicon layer is used, the polycrystalline silicon
The crystal grain size of the recon layer can be increased, and the surface
Thin film transistors in the driver circuit for driving
Low threshold voltage, high carrier mobility,
Low leakage current and high speed display
Display becomes possible. In addition, the thin film transistor of the display section
The channel layer is formed by a low pressure CVD method using SiH 4 as a source gas.
Deposits and forms a polycrystalline silicon layer on the substrate
The channel of the thin film transistor of the driver circuit for driving.
Grain size of the formed polycrystalline silicon layer
Because it can be made smaller,
Variation can be reduced, and good image quality can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表示装置の製造工程を示す断面図であ
る。
FIG. 1 is a cross-sectional view illustrating a manufacturing process of a display device of the present invention.

【図2】本発明の表示装置の製造工程を示す断面図であ
る。
FIG. 2 is a cross-sectional view illustrating a manufacturing process of the display device of the present invention.

【図3】本発明の表示装置の製造工程を示す断面図であ
る。
FIG. 3 is a sectional view illustrating a manufacturing process of the display device of the present invention.

【図4】本発明の表示装置の製造工程を示す断面図であ
る。
FIG. 4 is a cross-sectional view illustrating a manufacturing process of the display device of the present invention.

【図5】本発明により製造された表示装置の一例を示す
断面図である。
FIG. 5 is a sectional view showing an example of a display device manufactured according to the present invention.

【図6】ドライバーモノリシック型TFT基板の一例を
示す構成図である。
FIG. 6 is a configuration diagram illustrating an example of a driver monolithic TFT substrate.

【図7】従来の表示装置の一例を示す断面図である。FIG. 7 is a cross-sectional view illustrating an example of a conventional display device.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2a、2b、2c 多結晶シリコン層 3 絶縁層 4 ゲート絶縁膜 5a、5b、5c ゲート電極 6 層間絶縁膜 7a、7b、7c コンタクトホール 8a、8b、8c 電極 9a、9b、9c チャネル層 10a、10b、10c 高濃度不純物領域 20 ドライバーモノリシック型TFT基板 21 絵素電極 22 TFT 23 表示部 24 駆動用ドライバー回路 31 絶縁性基板 32a、32b、32c 半導体層 34 ゲート絶縁膜 35a、35b、35c ゲート電極 36 層間絶縁膜 37a、37b、37c コンタクトホール 38a、38b、38c 電極 39a、39b、39c チャネル層 40a、40b、40c 高濃度不純物領域 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2a, 2b, 2c Polycrystalline silicon layer 3 Insulating layer 4 Gate insulating film 5a, 5b, 5c Gate electrode 6 Interlayer insulating film 7a, 7b, 7c Contact hole 8a, 8b, 8c Electrode 9a, 9b, 9c Channel Layer 10a, 10b, 10c High concentration impurity region 20 Driver monolithic TFT substrate 21 Pixel electrode 22 TFT 23 Display unit 24 Driver circuit 31 Insulating substrate 32a, 32b, 32c Semiconductor layer 34 Gate insulating film 35a, 35b, 35c Gate electrode 36 Interlayer insulating film 37a, 37b, 37c Contact hole 38a, 38b, 38c Electrode 39a, 39b, 39c Channel layer 40a, 40b, 40c High concentration impurity region

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 チャネル層が多結晶シリコンから成る第
一薄膜トランジスタを有する表示部と、チャネル層が多
結晶シリコンから成る第二薄膜トランジスタを有し該
示部を駆動するドライバー回路とを同一基板上に形成
し、かつ、該第一薄膜トランジスタの多結晶シリコンの
結晶粒径を該第二薄膜トランジスタの多結晶シリコンの
結晶粒径より小さく形成する表示装置の製造方法であっ
て、該第一薄膜トランジスタのチャネル層を、SiH 4 を原
料ガスとして減圧CVD法により該基板上に多結晶シリ
コン層を堆積して形成する工程と、 該第二薄膜トランジスタのチャネル層を、Si 2 6 を原
料ガスとして減圧CVD法により該基板上に非晶質シリ
コン層を堆積した後に、該非晶質シリコン層を熱処理に
より多結晶シリコン層として形成する工程と を包含する
表示装置の製造方法
And 1. A display unit having a first thin film transistor in which a channel layer is made of polycrystalline silicon, a driver circuit for the channel layer to drive the organic and the table <br/> radical 113 a second thin film transistor of polycrystalline silicon formed on the same substrate
And the polycrystalline silicon of the first thin film transistor
The crystal grain size of the polycrystalline silicon of the second thin film transistor
A method for manufacturing a display device which is formed to be smaller than a crystal grain size , wherein a channel layer of the first thin film transistor is formed from SiH 4 .
Polycrystalline silicon on the substrate by a low pressure CVD method as a source gas.
Depositing and forming a capacitor layer, and forming a channel layer of the second thin film transistor from Si 2 H 6 .
Amorphous silicon on the substrate by low pressure CVD as a source gas.
After depositing a silicon layer, the amorphous silicon layer is subjected to a heat treatment.
Method of manufacturing includes the display device and forming a more polycrystalline silicon layers.
JP502392A 1992-01-14 1992-01-14 Display device manufacturing method Expired - Fee Related JP2904984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP502392A JP2904984B2 (en) 1992-01-14 1992-01-14 Display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP502392A JP2904984B2 (en) 1992-01-14 1992-01-14 Display device manufacturing method

Publications (2)

Publication Number Publication Date
JPH05190853A JPH05190853A (en) 1993-07-30
JP2904984B2 true JP2904984B2 (en) 1999-06-14

Family

ID=11599911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP502392A Expired - Fee Related JP2904984B2 (en) 1992-01-14 1992-01-14 Display device manufacturing method

Country Status (1)

Country Link
JP (1) JP2904984B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3108296B2 (en) 1994-01-26 2000-11-13 三洋電機株式会社 Display device manufacturing method
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094542B2 (en) * 1991-09-13 2000-10-03 セイコーエプソン株式会社 Active matrix substrate manufacturing method

Also Published As

Publication number Publication date
JPH05190853A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
KR19980080800A (en) Semiconductor device, manufacturing method of semiconductor device, and manufacturing method of thin film transistor
JPH0738110A (en) Manufacture of semiconductor device
JP2904984B2 (en) Display device manufacturing method
JP3056813B2 (en) Thin film transistor and method of manufacturing the same
JPS6276772A (en) Manufacture of field effect transistor
JPH09321305A (en) Thin film transistor and liq. crystal display using the same
JPH08172195A (en) Thin film transistor
EP0073603A2 (en) Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
JPH0554271B2 (en)
JP3094542B2 (en) Active matrix substrate manufacturing method
JP2987987B2 (en) Method of forming crystalline semiconductor thin film and method of manufacturing thin film transistor
KR100261680B1 (en) Method for fabricating thin film transistor
JPH0541519A (en) Thin-film transistor and its manufacture
JPH03291972A (en) Mos thin-film transistor
JPS61188969A (en) Thin film transistor
JPH0964365A (en) Manufacture of thin-film transistor
JPH0992716A (en) Non-single crystal semiconductor device and fabrication thereof
JPH09186337A (en) Method of manufacturing thin film transistor and electro-optic display unit formed by this method
JPH11111985A (en) Manufacture of thin-film transistor and liquid crystal display device
JP2556850B2 (en) Method for manufacturing thin film transistor
JP3333489B2 (en) Method for manufacturing thin film transistor
KR100520379B1 (en) Poly-Si thin film transistor
JP3346060B2 (en) Method for manufacturing thin film semiconductor device
JPH07142739A (en) Manufacture of polycrystal line silicon thin-film transistor
JPS6329978A (en) Manufacture of thin-film transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees