JP2901005B2 - Pattern formation method - Google Patents

Pattern formation method

Info

Publication number
JP2901005B2
JP2901005B2 JP14610089A JP14610089A JP2901005B2 JP 2901005 B2 JP2901005 B2 JP 2901005B2 JP 14610089 A JP14610089 A JP 14610089A JP 14610089 A JP14610089 A JP 14610089A JP 2901005 B2 JP2901005 B2 JP 2901005B2
Authority
JP
Japan
Prior art keywords
resist
electron beam
pattern
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14610089A
Other languages
Japanese (ja)
Other versions
JPH0311616A (en
Inventor
章宏 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14610089A priority Critical patent/JP2901005B2/en
Publication of JPH0311616A publication Critical patent/JPH0311616A/en
Application granted granted Critical
Publication of JP2901005B2 publication Critical patent/JP2901005B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造等に有用のパターン形
成方法に関するもので、特に電子線描画法及び多層レジ
スト法を組み合せたリソグラフィ技術において好適なパ
ターン形成方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a pattern forming method useful for manufacturing a semiconductor device and the like, and is particularly suitable for a lithography technique combining an electron beam drawing method and a multilayer resist method. The present invention relates to a pattern forming method.

(従来の技術) 半導体装置の高集積化に伴いより微細なレジストパタ
ーンを形成出来る技術が必要になる。電子線に感応する
性質を有するレジスト(以下、電子線用レジストと略称
する。)を上層とした多層レジストを用い電子線描画に
より得た上層パターンで下層レジストをパターニングし
てゆく、多層レジスト法及び電子線描画法を組み合せた
リソグラフィ技術は、上述の要求を満足出来る有力なパ
ターン形成方法として注目されている。しかし、上記多
層構造に対し電子線描画を施す場合、下層レジストの層
厚が厚いと入射電子によりこの下層レジストが帯電し、
これにより生じる電場の影響で電子線の偏向精度が低下
して描画位置が所望の位置からずれる。この結果、パタ
ーンの位置ずれが生じてしまう。また、下層レジストの
膜厚にかかわらず、下層レジストの下方にある被加工物
や基板も上記入射電子により帯電するのでこれによって
もパターンの位置ずれが生じる。そこで、これらを解決
するために従来から種々の方法がとられていた。
(Prior Art) With the increasing integration of semiconductor devices, a technology capable of forming a finer resist pattern is required. A multilayer resist method in which a lower resist is patterned with an upper layer pattern obtained by electron beam drawing using a multilayer resist having a resist having a property sensitive to electron beams (hereinafter abbreviated as electron beam resist). The lithography technique combined with the electron beam lithography has been attracting attention as an effective pattern forming method that can satisfy the above-mentioned requirements. However, when electron beam lithography is performed on the multilayer structure, the lower resist is charged by incident electrons when the thickness of the lower resist is large,
As a result, the deflection accuracy of the electron beam is reduced due to the effect of the electric field, and the drawing position is shifted from a desired position. As a result, a pattern shift occurs. In addition, regardless of the thickness of the lower resist, the workpiece and the substrate below the lower resist are also charged by the incident electrons, so that the pattern is displaced. Therefore, various methods have conventionally been taken to solve these problems.

まず多層レジスト構造下に在る被化合物等の帯電を防
止する方法として、被化合物が低抵抗なものである場合
には、被化合物に導通ピンを接しさせることが行なわれ
ていた。第10図(A)及び(B)は、その様子を概略的
に示した断面図であり、特に第10図(A)は2層レジス
トを用いている場合の説明図、第10図(B)は3層レジ
ストを用いている場合の説明図である。両図においては
11はシリコン基板、13は低抵抗な被化合物、15は下層レ
ジスト、17は電子線用レジストから成る上層レジスト、
19は接地用の導通ピンをそれぞれ示す。また、第10図
(B)において15aは、3層レジストにおける中間層を
示す。
First, as a method of preventing charging of a compound or the like existing under a multilayer resist structure, a conductive pin is brought into contact with the compound when the compound has a low resistance. FIGS. 10 (A) and (B) are cross-sectional views schematically showing the situation. FIG. 10 (A) is an explanatory view in the case where a two-layer resist is used, and FIG. () Is an explanatory diagram in the case where a three-layer resist is used. In both figures
11 is a silicon substrate, 13 is a low-resistance compound, 15 is a lower resist, 17 is an upper resist made of electron beam resist,
Reference numeral 19 denotes a grounding conduction pin. In FIG. 10 (B), reference numeral 15a denotes an intermediate layer in the three-layer resist.

しかし、この導通ピンを用いる方法は、被加工物が高
抵抗なものであったり絶縁物であると、有効な効果は得
られない。従ってこれを改善するために、第11図に示す
ように、高抵抗或いは絶縁性の被化合物21の一部を除去
し導通ピン19をシリコン基板11に接しさせることも考え
られるが、被加工物の一部除去を薬液で行なうと工程が
複雑になり、またレーザー或いは放電で行なうとゴミの
発生や基板の露出部分の面荒れによる接地不良の心配が
あり、実用的ではない。
However, this method using conductive pins cannot provide an effective effect when the workpiece is a high-resistance one or an insulator. Therefore, in order to improve this, as shown in FIG. 11, it is conceivable to remove a part of the high-resistance or insulating compound 21 and bring the conduction pin 19 into contact with the silicon substrate 11; If a part of the substrate is removed with a chemical solution, the process becomes complicated, and if it is performed with a laser or electric discharge, there is a fear of generation of dust and poor grounding due to surface roughness of an exposed portion of the substrate, which is not practical.

さらに導通ピンを用いる方法は、下層レジストの帯電
防止にはほとんど効果を示さない。
Further, the method using conductive pins has little effect on preventing the lower layer resist from being charged.

そこで、この対策として例えば以下の〜の方法が
提案されていた。
Therefore, for example, the following methods (1) to (4) have been proposed as countermeasures.

<方法> 方法とは、上層レジスト表面の導電性を増加せよう
とするものであった。具体例としては、以下のようなも
のがあった。
<Method> The method was to increase the conductivity of the upper resist surface. Specific examples include the following.

…電子線用レジストの塗布が終了した被加工物を冷却
後室温に戻すことにより、或いは、電子線用レジスト層
上に有機溶剤を塗布しこれを気化させることにより、電
子線用レジスト層の表面に水の層を形成して導電性を増
加させる方法(特開昭60−74521号)。
The surface of the resist layer for the electron beam is formed by cooling the workpiece after the application of the resist for the electron beam to room temperature after cooling, or by applying an organic solvent on the resist layer for the electron beam and vaporizing the organic solvent. A method of increasing the conductivity by forming a water layer on the surface (Japanese Patent Application Laid-Open No. Sho 60-74521).

…不活性ガスプラズマ若しくは不活性ガスイオンビー
ムによって電子線用レジスト層表面を改質して導電性を
増加させる方法(特開昭60−53023号)。
A method in which the surface of the electron beam resist layer is modified with an inert gas plasma or an inert gas ion beam to increase conductivity (Japanese Patent Application Laid-Open No. 60-53023).

<方法> 方法とは、3層レジストの中間層に導電性層を用い
るものであった。具体例としては、例えば特開昭57−10
6034号公報に開示されているものがあった。第12図
(A)〜(E)はその要部工程図である。この方法によ
れば、被化合物(この例ではシリコン基板)31上にフォ
トレジスト層33、膜厚が1000Å程度の金属層から成る導
電性層35及び電子線用レジスト層37がこの順に積層され
る(第12図(A))。次に、この電子線用レジスト層37
の所定部分に電子線39が照射され(第12図(B))、そ
の後現像がなされ、電子線用レジストのパターン37aが
形成される(第12図(C))。次に、この電子線用レジ
ストのパターン37aをマスクとし導電性層35のエッチン
グがされて電子線用レジストのパターン37aが導電性層3
5に転写される。これにより導電性層35のパターン35aが
形成される(第12図(D))。次に、導電性層のパター
ン35aをマスクとしてフォトレジスト層33に対する露光
及び現像処理がなされフォトレジストパターン33aが得
られる。
<Method> The method used a conductive layer as an intermediate layer of a three-layer resist. As a specific example, for example, JP-A-57-10
There was one disclosed in Japanese Patent No. 6034. FIGS. 12 (A) to 12 (E) are main part process drawings. According to this method, a photoresist layer 33, a conductive layer 35 formed of a metal layer having a thickness of about 1000 °, and an electron beam resist layer 37 are laminated in this order on a compound (in this example, a silicon substrate) 31. (FIG. 12 (A)). Next, this electron beam resist layer 37 is used.
Is irradiated with an electron beam 39 (FIG. 12 (B)), followed by development to form an electron beam resist pattern 37a (FIG. 12 (C)). Next, the conductive layer 35 is etched using the electron beam resist pattern 37a as a mask to form the electron beam resist pattern 37a.
Transcribed to 5. Thus, a pattern 35a of the conductive layer 35 is formed (FIG. 12D). Next, the photoresist layer 33 is exposed and developed using the conductive layer pattern 35a as a mask to obtain a photoresist pattern 33a.

この方法によれば、電子線用レジスト37の電子線照射
された領域に生じる電荷を導電性層35を介し逃がせるの
で電子線の偏向精度の低下を防止出来ると云う。
According to this method, the charge generated in the region of the electron beam resist 37 irradiated with the electron beam can escape through the conductive layer 35, so that it is possible to prevent a decrease in electron beam deflection accuracy.

<方法> 方法とは、導電性有機材料を用いるものであった。
具体例としては、以下のようなものがあった。
<Method> The method used a conductive organic material.
Specific examples include the following.

…多層レジスト中の一層を導電性高分子膜で構成した
ものであり、例えば、特開昭63−181428号、特開昭63−
204724号、昭和63年春季応物学会講演会予稿集第2分冊
p.552 30p−H−5等に開示されているものがあった。
... One layer in a multilayer resist is composed of a conductive polymer film. For example, JP-A-63-181428, JP-A-63-181428
No. 204724, 2nd Preliminary Proceedings of Spring 1987
p.552 30p-H-5 and others.

…イオンを下層レジストに照射し下層レジスト表面を
改質し導電性を増加させこの上に電子線用レジストを形
成する方法(SPIE Vol.923(1988)p.281)。
A method of irradiating ions to the lower resist to modify the surface of the lower resist to increase conductivity and form a resist for electron beams thereon (SPIE Vol.923 (1988), p.281).

<方法> 方法とは、電子線用レジスト上にさらに例えばアル
ミニウム等の導電性薄膜を形成し、これを介し電子線描
画を行なう方法であった。具体例としては、例えば文献
(昭和63年春季応物学会講演会予稿集第2分冊p.551 30
−p−H−4)に開示されているものがあった。
<Method> The method is a method in which a conductive thin film of, for example, aluminum or the like is further formed on an electron beam resist, and electron beam drawing is performed through the thin film. As a specific example, see, for example, the literature (Spring Proceedings of the Spring of 1988, 2nd volume, p.551 30
-P-H-4).

(発明が解決しようとする課題) しかしながら、上述した方法は、電子線用レジスト
の導電性の増加の程度の再現性が乏しいと思われ、多層
レジストの帯電の防止及び被加工物の帯電の防止をいず
れも充分に行なえず、このため、電子線の偏向精度の低
下の防止効果が不十分になる。さらに、電子線用レジス
トの改質が伴うため電子線用レジストの露光特性を変え
てしまうという問題点があった。
(Problems to be Solved by the Invention) However, the above-described method is considered to have poor reproducibility of the degree of increase in the conductivity of the electron beam resist, and thus prevents the charging of the multilayer resist and the charging of the workpiece. Cannot be performed sufficiently, and therefore, the effect of preventing the deterioration of the deflection accuracy of the electron beam becomes insufficient. Further, there is a problem that the exposure characteristics of the electron beam resist are changed because the electron beam resist is modified.

また上述の方法は、後述する実験結果(第5図〜第
9図を用いて説明する実験結果)からも明らかなよう
に、導電性層の膜厚が厚いためにそれ自体が帯電してし
まい、よって、電子線の偏向精度の低下を招くという問
題点があった。ここで、この導電性層の電荷を逃がすた
めに導通ピンをこの導電性層に接触させることも考えら
れるが、導通ピンを導電性層に再現性良く然も良好に接
触させることは困難であり実用性に乏しい。またさら
に、導電性層の膜厚が厚いため、この層のエッチングが
容易でないという問題点もあった。
Further, in the above-described method, as is apparent from the experimental results described later (experimental results described with reference to FIGS. 5 to 9), the conductive layer itself is charged because the thickness of the conductive layer is large. Therefore, there is a problem that the accuracy of electron beam deflection is reduced. Here, it is conceivable to contact the conductive pin with the conductive layer in order to release the electric charge of the conductive layer, but it is difficult to make the conductive pin contact the conductive layer with good reproducibility and good satisfactorily. Poor practicality. Furthermore, since the thickness of the conductive layer is large, there is a problem that etching of this layer is not easy.

また上述の方法は、有機導電性材料自体がまた開発
段階であるため例えば抵抗率が106〜108程度とまだ高い
ためにこの層より下層の帯電により生じる電場を遮蔽す
ることが充分に出来ないという問題点があった。
In the above-mentioned method, since the organic conductive material itself is still in the development stage, for example, the resistivity is still as high as about 10 6 to 10 8, so that it is possible to sufficiently shield the electric field generated by the charging of the layer below this layer. There was no problem.

また上述の方法では、多層レジストの帯電による電
場及び被加工物の帯電による電場の遮蔽はいずれも充分
に行なえるが、アルミニウム薄膜を介し電子線照射を行
なうため電子線が散乱し解像度が低下するという問題点
があった。さらに、電子線描画後で現像前にアルミニウ
ム薄膜の剥離を行なう必要があり工程が複雑になるとい
う問題点もあった。
In the above-described method, the electric field due to the charging of the multilayer resist and the electric field due to the charging of the workpiece can be both sufficiently shielded. However, since the electron beam is irradiated through the aluminum thin film, the electron beam is scattered and the resolution is reduced. There was a problem. Further, there is a problem that the aluminum thin film needs to be peeled off after electron beam drawing and before development, which complicates the process.

下記第1表は、上述の方法〜の、レジスト及び被
加工物各々の帯電防止効果の有無をまとめて示した表で
ある。なお、第1表中の(遮蔽)とは、帯電の影響を遮
蔽により防止出来ることを示している。
Table 1 below is a table showing the presence or absence of the antistatic effect of each of the resist and the workpiece by the above-described methods 1 to 3. In Table 1, (shielding) indicates that the influence of charging can be prevented by shielding.

このように従来の各方法はいずれも技術的に満足出来
るものではなかった。
Thus, none of the conventional methods is technically satisfactory.

この発明はこのような点に鑑みなされたものであり、
従ってこの発明の目的は、上述の問題点を解決し、帯電
による電子線の偏向精度の低下を再現性良く防止し所望
のパターンを形成出来る方法を提供することにある。
The present invention has been made in view of such a point,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problems and to provide a method capable of forming a desired pattern by preventing a decrease in electron beam deflection accuracy due to charging with good reproducibility.

(課題を解決するための手段) この目的の達成を図るため、この発明のパターン形成
方法によれば、被加工物上に第1のレジスト層を形成す
る工程と、前記第1のレジスト層上に膜厚が30Åを超え
100Å未満、より好ましくは30Åを超え50Å以下の導電
性膜を形成する工程と、前記導電性膜上に電子線用レジ
スト層を形成する工程と、前記電子線用レジスト層に電
子線を照射し、電子線用レジストのパターンを形成する
工程と、前記電子線用レジストのパターンをマスクとし
て前記導電性膜および前記第1のレジスト層をエッチン
グ除去する工程とを有することを特徴とする。
(Means for Solving the Problems) In order to achieve this object, according to the pattern forming method of the present invention, a step of forming a first resist layer on a workpiece, and a step of forming a first resist layer on the first resist layer Film thickness exceeds 30 mm
Forming a conductive film of less than 100 °, more preferably more than 30 ° and 50 ° or less, forming an electron beam resist layer on the conductive film, and irradiating the electron beam resist layer with an electron beam. Forming a pattern of an electron beam resist; and etching and removing the conductive film and the first resist layer using the pattern of the electron beam resist as a mask.

なおこの発明の実施に当たり、前述の導電性薄膜を、
W(タングステン)、Ti(チタン)、Cr(クロム)及び
Ta(タンタル)の中から選ばれた一種の材料で構成し、
かつ、その膜厚を30Åを超え100Å未満、より好ましく
は30Åを超え50Å以下の範囲内の膜厚とするのが好適で
ある。
In the practice of the present invention, the conductive thin film described above,
W (tungsten), Ti (titanium), Cr (chromium) and
It is composed of a kind of material selected from Ta (tantalum),
Further, it is preferable that the film thickness be in the range of more than 30 ° and less than 100 °, more preferably in the range of more than 30 ° and 50 ° or less.

ここで、この発明の目的を考えた場合、この発明に係
る導電性薄膜は電子線用レジストに接して設けるのが最
も好適である。このようにすれば、電子線用レジストの
下方に在る下層レジスト、被加工物、基板等が帯電した
場合に生じる電場を全て遮蔽出来るからである。しか
し、電子線用レジストの耐プラズマエッチング性が乏し
い場合にこれを補う目的で電子線用レジスト及び下層レ
ジスト間に中間層を用いる場合は、この中間層のパター
ニング時の電子線用レジストの負担軽減をも考えると、
電子線用レジストと中間層との間には余分なものが無い
ほうが良いと云える。従ってこのような場合は、本発明
に係る導電性薄膜は中間層の下側にこれに接して形成す
るのが良い。このようにしたとしても、本発明の効果は
実質的に変らない。ただ中間層を用いる場合であって
も、電子線用レジストが、中間層及び導電性薄膜のエッ
チングに関して耐性を有するものであるときは、この発
明に係る導電性薄膜は、本発明の目的通り、電子線用レ
ジストに接して形成するのが好適である。
Here, considering the object of the present invention, it is most preferable that the conductive thin film according to the present invention is provided in contact with the electron beam resist. This is because all the electric fields generated when the lower resist, the workpiece, the substrate, and the like below the electron beam resist are charged can be shielded. However, if an intermediate layer is used between the electron beam resist and the lower layer resist to compensate for the poor plasma etching resistance of the electron beam resist, the load on the electron beam resist during patterning of the intermediate layer is reduced. Considering
It can be said that it is better that there is no excess between the electron beam resist and the intermediate layer. Therefore, in such a case, the conductive thin film according to the present invention is preferably formed below and in contact with the intermediate layer. Even if it does in this way, the effect of this invention will not change substantially. However, even in the case of using the intermediate layer, when the electron beam resist has a resistance with respect to the etching of the intermediate layer and the conductive thin film, the conductive thin film according to the present invention, as the object of the present invention, It is preferable to form it in contact with the electron beam resist.

(作用) この発明のパターン形成方法によれば、導電性薄膜
は、適正な膜厚とされているので、これ自体が帯電する
ことはなく、然も、この導電性薄膜が在ることにより、
これより下方のレジスト及び被加工物が帯電した場合に
生じる電場を積極的に遮蔽することが出来るという独特
の作用を示す。さらに、この導電性薄膜の不要部分の除
去は、電子線用レジストのパターニング後に行なわれる
下層レジストのパターニングの際に共に行なえるので工
程も簡易である。
(Operation) According to the pattern forming method of the present invention, the conductive thin film has an appropriate thickness, so that the conductive thin film itself does not become charged.
This shows a unique effect that an electric field generated when the resist and the workpiece below the resist are charged can be positively shielded. Further, since the unnecessary portion of the conductive thin film can be removed together with the patterning of the lower resist performed after the patterning of the electron beam resist, the process is simple.

(実施例) 以下、図面を参照してこの発明のパターン形成方法の
実施例につき説明する。なお、説明に用いる各図は、こ
の発明を理解出来る程度に概略的に説明してあるにすぎ
ない。従って各構成成分の寸法、形状及び配置関係、さ
らに各構成成分間の寸法比等も概略的であり、この発明
がこれら図示例のみに限定されるものではないことは理
解されたい。
(Example) Hereinafter, an example of the pattern forming method of the present invention will be described with reference to the drawings. It should be noted that the drawings used in the description are merely schematic descriptions to the extent that the present invention can be understood. Therefore, it is to be understood that the dimensions, shapes and arrangement relationships of the respective components, and the dimensional ratios between the respective components are also schematic, and that the present invention is not limited to only these illustrated examples.

第一実施例 先ず、この発明を、被加工物がシリコン熱酸化膜であ
り、この被加工物上に電子線用レジストを上層とする2
層レジスト法により該被加工物加工用のマスクパターン
を形成する場合に適用した例を説明する。第1図(A)
〜(C)はその説明に供する図でありこの第一実施例の
パターン形成方法の要部を示した工程図である。いずれ
の図も、断面図を以って示している。
First Embodiment First, the present invention relates to a method in which a workpiece is a silicon thermal oxide film, and an electron beam resist is formed on the workpiece as an upper layer.
An example in which the present invention is applied to a case where a mask pattern for processing a workpiece is formed by a layer resist method will be described. Fig. 1 (A)
FIGS. 7A to 7C are views for explanation, and are process diagrams showing the main parts of the pattern forming method of the first embodiment. Both figures are shown with cross-sectional views.

先ず、シリコン基板41の表面に膜厚が7000Åの熱酸化
膜43を形成して被加工物とする。次いで、この熱酸化膜
43上に、下層レジスト45としてこの例ではノボラック系
のホトレジストHRP−204(富士ハント社製レジスト)を
1.8μmの膜厚に塗布する。次いで、レジスト塗布済み
シリコン基板をホットプレートを用い250℃の温度で10
分間熱処理する。
First, a thermal oxide film 43 having a thickness of 7,000 ° is formed on the surface of a silicon substrate 41 to obtain a workpiece. Then, this thermal oxide film
In this example, a novolak-based photoresist HRP-204 (a resist manufactured by Fuji Hunt Co.) is used as the lower resist 45 on the 43.
Coat to a thickness of 1.8 μm. Next, the resist-coated silicon substrate is heated at 250 ° C. for 10
Heat-treat for minutes.

次に、電子線用レジストと下層レジストとの間に形成
される、この発明に係る導電性薄膜であって、この導電
性薄膜下方に在るものの帯電により生じる電場を遮蔽出
来然も電子線照射によっては帯電することなくかつ電子
線用レジストのパターニング後のパターンを下層レジス
トに転写する際の下層レジストのエッチング加工におい
て共に除去出来る膜厚の導電性薄膜として、この例では
膜厚が50Åのタングステン膜47を、下層レジスト45上に
この例ではスパッタ法により形成する。
Next, the conductive thin film according to the present invention, which is formed between the electron beam resist and the lower layer resist, and which is under the conductive thin film, can be shielded from an electric field caused by charging, and is irradiated with the electron beam. In some cases, the conductive thin film has a thickness of 50 mm without being charged and can be removed in the etching process of the lower resist when transferring the pattern after patterning the electron beam resist to the lower resist. The film 47 is formed on the lower resist 45 by a sputtering method in this example.

次に、このタングステン膜47上に、電子線用レジスト
49としてこの例ではシリコン系の電子線用レジストPACS
(沖電気工業(株)製電子線用レジスト)を、この例で
は0.25μmの膜厚に塗布する。次いで、PACS塗布済み基
板をホットプレートを用い80℃の温度で1分間熱処理す
る。
Next, an electron beam resist is formed on the tungsten film 47.
In this example, silicon-based electron beam resist PACS 49
(An electron beam resist manufactured by Oki Electric Industry Co., Ltd.) is applied to a film thickness of 0.25 μm in this example. Next, the PACS-coated substrate is heat-treated at 80 ° C. for 1 minute using a hot plate.

ここままでの工程により、試料は、第1図(A)に示
す状態になる。
By the process as it is, the sample is in a state shown in FIG.

次に、この試料を全く接地しない状態におき、電子線
用レジスト49に対し、加速電圧を20KVとし露光量を6μ
c/cm2とした条件で電子線露光処理を施す。この実施例
では実験として3μmのラインアンドスペースパターン
を描画した。次いで、メチルイソブチルケトンを用いス
プレー現像法により45秒間の現像を行ない、さらにイソ
プロピルアルコールを用い60秒間スプレーリンスを行な
う。この結果、電子線用レジストのパターン49aが得ら
れる(第1図(B))。
Next, the sample was not grounded at all, and the acceleration voltage was set to 20 KV and the exposure amount was set to 6 μV with respect to the electron beam resist 49.
An electron beam exposure treatment is performed under the conditions of c / cm 2 . In this example, a 3 μm line and space pattern was drawn as an experiment. Next, development is performed for 45 seconds by a spray developing method using methyl isobutyl ketone, and spray rinsing is further performed for 60 seconds using isopropyl alcohol. As a result, an electron beam resist pattern 49a is obtained (FIG. 1 (B)).

次に、この電子線用レジストのパターン49aをマスク
として用い、O2RIE(Reactive Ion Etching)法によ
り、タングステン薄膜47及び下層レジスト45の不要部分
を除去して、熱酸化膜43をパターニングするためのマス
クパターン51を得る(第1図(C))。このO2RIEの
際、タングステン膜47が在っても、下層レジスト45のパ
ターニングは支障なく行なうことが出来た。さらに、こ
のタングステン膜47のエッチングのために要したエッチ
ング時間増加程度では、電子線用レジストのパターン49
aが劣化することはなかった。
Next, by using the electron beam resist pattern 49a as a mask, unnecessary portions of the tungsten thin film 47 and the lower resist 45 are removed by O 2 RIE (Reactive Ion Etching) to pattern the thermal oxide film 43. (FIG. 1 (C)). At the time of this O 2 RIE, patterning of the lower resist 45 could be performed without any trouble even if the tungsten film 47 was present. Further, the increase in the etching time required for etching the tungsten film 47 is limited by the pattern 49 of the electron beam resist.
a did not deteriorate.

第2図(A)は、上述の手順により作製した第一実施
例のマスクパターンの光学顕微鏡写真の概略的な模式図
である。また、第2図(B)は、タングステン薄膜47を
用いないこと以外は第一実施例と全く同様にして作製し
た比較例のマスクパターンの光学顕微鏡写真の概略的な
模式図である。ここで、両図において、43aは被加工物
のマスクパターン51から露出する部分を示す。
FIG. 2A is a schematic diagram of an optical microscope photograph of the mask pattern of the first embodiment manufactured by the above-described procedure. FIG. 2 (B) is a schematic diagram of an optical microscope photograph of a mask pattern of a comparative example manufactured in exactly the same manner as the first example except that the tungsten thin film 47 is not used. Here, in both figures, reference numeral 43a denotes a portion of the workpiece exposed from the mask pattern 51.

第2図(A)からも明らかなように、実施例の場合
は、所望のライン・アンド・スペースパターンが得られ
ていた。これに対し比較例の場合は、第2図(B)に示
すようにパターンの断線部53が生じてしまい、所望のパ
ターンが得られなかった。
As is clear from FIG. 2A, in the case of the embodiment, a desired line and space pattern was obtained. On the other hand, in the case of the comparative example, as shown in FIG. 2 (B), a disconnection portion 53 of the pattern occurred, and a desired pattern could not be obtained.

比較例の方法において所望のマスクパターンが得らな
かった理由は、電子線露光の際にシリコン基板41、被加
工物43及び下層レジスト45が帯電しこれにより生じる電
場が電子線の偏向精度を低下させ電子線を所望の位置と
は違う位置に照射させてしまうためである。
The reason why the desired mask pattern was not obtained in the method of the comparative example was that the silicon substrate 41, the workpiece 43, and the lower resist 45 were charged during electron beam exposure, and the electric field generated by this lowered the electron beam deflection accuracy. This is because the electron beam is irradiated to a position different from a desired position.

一方、実施例の方法においては、電子線露光の際にシ
リコン基板41、被加工物43及び下層レジスト45は比較例
と同様に帯電するが、この帯電により生じる電場はタン
グステン薄膜47によって遮蔽され電子線用レジスト側に
は及ばない。さらに、タングステン薄膜47の膜厚がこの
実施例の程度の膜厚を含む適正な膜厚であるとこのタン
グステン薄膜47自体の帯電も防止出来る。従って、実施
例の方法においては電子線の偏向精度の低下は起きない
ので、パターンずれも生じない。
On the other hand, in the method of the embodiment, the silicon substrate 41, the workpiece 43 and the lower resist 45 are charged in the same manner as in the comparative example at the time of electron beam exposure, but the electric field generated by this charging is shielded by the tungsten thin film 47 and It does not reach the line resist side. Further, if the thickness of the tungsten thin film 47 is an appropriate thickness including the thickness of the embodiment, the electrification of the tungsten thin film 47 itself can be prevented. Therefore, in the method of the embodiment, since the deflection accuracy of the electron beam does not decrease, no pattern shift occurs.

なお、この発明に係る導電性薄膜47の膜厚を変えた場
合に帯電防止効果に及ぼす影響即ち電子線偏向精度に及
ぼす影響については、第三実施例の項において詳述す
る。
The effect of changing the thickness of the conductive thin film 47 according to the present invention on the antistatic effect, that is, the effect on the electron beam deflection accuracy will be described in detail in the section of the third embodiment.

第二実施例 次に、この発明を、被加工物は第一実施例と同じくシ
リコン熱酸化膜であるが、3層レジスト法により該被加
工物加工用のマスクパターンを形成する場合に適用した
例を説明する。第3図(A)〜(D)は、その説明に供
する図でありこの第二実施例のパターン形成方法の要部
を示した工程図である。いずれの図も、断面図を以って
示してあり、また、第1図に示した構成成分と同様な構
成成分については同一の番号を付して示してある。
Second Embodiment Next, the present invention is applied to a case where a workpiece is a silicon thermal oxide film as in the first embodiment, but a mask pattern for processing the workpiece is formed by a three-layer resist method. An example will be described. FIGS. 3 (A) to 3 (D) are views provided for explanation thereof and are process diagrams showing the main parts of the pattern forming method of the second embodiment. In each of the figures, a cross-sectional view is shown, and the same components as those shown in FIG. 1 are denoted by the same reference numerals.

先ず、シリコン基板41の表面に膜厚が7000Åの熱酸化
膜43を形成して被加工物とする。次いで、この熱酸化膜
43上に、下層レジスト45としてこの例ではノボラック系
のポジ型ホトレジストONPR−800(東京応化工業(株)
製のレジスト)を1.8μmの膜厚に塗布する。次いで、
レジスト塗布済みシリコン基板をホットプレートを用い
250℃の温度で10分間熱処理する。
First, a thermal oxide film 43 having a thickness of 7,000 ° is formed on the surface of a silicon substrate 41 to obtain a workpiece. Then, this thermal oxide film
In this example, a novolak type positive photoresist ONPR-800 (Tokyo Ohka Kogyo Co., Ltd.)
Is applied to a thickness of 1.8 μm. Then
Resist coated silicon substrate using hot plate
Heat-treat at a temperature of 250 ° C for 10 minutes.

次に、この下層レジスト上にこの発明に係る導電性薄
膜47として、この例では膜厚が50Åのチタン膜を、下層
レジスト45上にこの例ではスパッタ法により形成する。
チタン膜の代わりに第一実施例と同様にタングステン膜
を用いても勿論良い。
Next, a titanium film having a thickness of 50 ° in this example is formed on the lower resist 45 as a conductive thin film 47 according to the present invention, and a sputtering method is formed on the lower resist 45 in this example.
As a matter of course, a tungsten film may be used instead of the titanium film as in the first embodiment.

次に、この導電性薄膜47上に、中間層61としてこの例
では膜厚が1000Åのアモルファスシリコンをスパッタ法
により形成する。次いで、この中間層61上に、電子線用
レジスト49としてこの例ではEBR−9((株)東レ製電
子線用レジスト)を0.5μmの膜厚に形成する。次い
で、EBR−9塗布済み基板をホットプレートを用い200℃
の温度で1分間熱処理する。
Next, on this conductive thin film 47, as the intermediate layer 61, amorphous silicon having a thickness of 1000 ° in this example is formed by sputtering. Next, on this intermediate layer 61, as a resist 49 for an electron beam, in this example, EBR-9 (resist for an electron beam manufactured by Toray Industries, Inc.) is formed to a thickness of 0.5 μm. Next, the substrate coated with EBR-9 was heated at 200 ° C. using a hot plate.
At a temperature of 1 minute.

ここままでの工程により、試料は、第3図(A)に示
す状態になる。
By the process as it is, the sample is in a state shown in FIG. 3 (A).

次に、この試料を全く接地しない状態におき、電子線
用レジスト49に対し、加速電圧を20KVとし露光量を8μ
c/cm2とした条件で電子線露光処理を施す。描画パター
ンは第一実施例と同様に3μmのラインアンドスペース
パターンとしている。次いで、メチルイソブチルケト
ン:イソプロピルアルコール=4:1(容積比)の現像液
により3分間の浸漬現像を行ない、さらにイソプロピル
アルコールを用い60秒間スプレーリンスを行なう。この
結果、電子線用レジストのパターン49aが得られる(第
3図(B))。
Next, the sample was not grounded at all, and the acceleration voltage was set to 20 KV and the exposure amount was set to 8 μm with respect to the electron beam resist 49.
An electron beam exposure treatment is performed under the conditions of c / cm 2 . The drawing pattern is a line and space pattern of 3 μm as in the first embodiment. Then, immersion development is performed for 3 minutes using a developing solution of methyl isobutyl ketone: isopropyl alcohol = 4: 1 (volume ratio), and spray rinsing is further performed for 60 seconds using isopropyl alcohol. As a result, an electron beam resist pattern 49a is obtained (FIG. 3 (B)).

次に、この電子線用レジストのパターン49aをマスク
として用い、RIE(Reactive Ion Etching)法により、
中間層61の不要部分を除去して中間層のパターン61aを
形成する(第3図(C))。
Next, using this electron beam resist pattern 49a as a mask, RIE (Reactive Ion Etching)
Unnecessary portions of the intermediate layer 61 are removed to form an intermediate layer pattern 61a (FIG. 3C).

次に、中間層のパターン61aをマスクとして用い導電
性薄膜及び下層レジスト45の不要部分をO2−RIE法によ
り除去して、熱酸化膜43をパターニングするためのマス
クパターン51を得る(第3図(D))。このO2−RIEの
際、チタン膜47が在っても、下層レジスト45のパターニ
ングは支障なく行なうことが出来た。
Next, using the intermediate layer pattern 61a as a mask, unnecessary portions of the conductive thin film and the lower resist 45 are removed by an O 2 -RIE method to obtain a mask pattern 51 for patterning the thermal oxide film 43 (third pattern). (D). In this O 2 -RIE, patterning of the lower resist 45 could be performed without any trouble even if the titanium film 47 was present.

この第二実施例の方法により形成したマスクパターン
を第一実施例と同様に顕微鏡により観察したところ、第
一実施例と同様な所望のマスクパターンが形成されてい
ることが分った。従って、中間層を用いる場合であって
この発明に係る導電性薄膜を中間層の下層レジスト側に
接して形成した場合でもこの発明の効果は充分に得られ
ると云える。
When the mask pattern formed by the method of the second embodiment was observed with a microscope in the same manner as in the first embodiment, it was found that a desired mask pattern similar to that of the first embodiment was formed. Therefore, the effect of the present invention can be sufficiently obtained even when the intermediate layer is used and the conductive thin film according to the present invention is formed in contact with the lower resist side of the intermediate layer.

なお、上述の第二実施例は、電子線用レジストの中間
層エッチング時の負担を軽減するために導電性薄膜を中
間層下側に設けている。しかし、電子線用レジストが導
電性薄膜及び中間層の両者をエッチングする条件に耐え
得るものの場合には、導電性薄膜を第4図に示すように
電子線用レジスト及び中間層間に設けるのが発明本来の
目的から云って好適である。
In the above-described second embodiment, a conductive thin film is provided below the intermediate layer in order to reduce the load of the electron beam resist when etching the intermediate layer. However, if the electron beam resist can withstand the conditions for etching both the conductive thin film and the intermediate layer, the conductive thin film may be provided between the electron beam resist and the intermediate layer as shown in FIG. It is preferable from the original purpose.

第三実施例 次に、この発明に係る導電性薄膜47の膜厚を変えた場
合の、帯電防止効果の変化即ち電子線偏向精度の変化に
よるパターン精度の変化を調べた実験結果につき説明す
る。なお、この実験において用いた試料は、シリコン基
板上に、膜厚0.7μmの熱酸化膜、膜厚1.8μmのHPR−2
04レジスト、膜厚を種々に変えたタングステン膜、膜厚
0.4μmのEBR−9電子線用レジストをこの順に具えたも
のとした。ここで、タングステン膜の膜厚は、1000Å、
520Å、400Å、50Å、30Åとして試料を作製した。ま
た、各試料に対する電子線露光条件及びEBR−9電子線
用レジストの現像条件等、また下層レジストのエッチン
グ条件等は、第一及び第二実施例中で述べた条件として
いる。また、電子線描画パターンは、各試料共に同じも
のとしているが、第一及び第二実施例のものとは異なる
ものを用いている。
Third Embodiment Next, a description will be given of an experimental result obtained by examining a change in antistatic effect, that is, a change in pattern accuracy due to a change in electron beam deflection accuracy when the thickness of the conductive thin film 47 according to the present invention is changed. The sample used in this experiment was a thermal oxide film having a thickness of 0.7 μm and a HPR-2 film having a thickness of 1.8 μm on a silicon substrate.
04 Resist, tungsten film with various thickness, film thickness
A 0.4 μm EBR-9 electron beam resist was provided in this order. Here, the thickness of the tungsten film is 1000 mm,
Samples were prepared at 520 °, 400 °, 50 °, and 30 °. The electron beam exposure conditions for each sample, the development conditions for the EBR-9 electron beam resist, and the etching conditions for the lower layer resist are the same as those described in the first and second embodiments. Although the electron beam drawing pattern is the same for each sample, a different pattern from that of the first and second embodiments is used.

第5図〜第9図は、この第三実施例の実験結果を説明
する図であり、タングステン膜47の膜厚を1000Å、520
Å、400Å、50Å、30Åとした各試料上のマスクパター
ンの同一箇所の顕微鏡写真の概略的な模写図である。な
お各試料の撮影倍率は、一部違えてあることは理解され
たい。
FIGS. 5 to 9 are diagrams for explaining the experimental results of the third embodiment.
It is a schematic mimic view of the microscope picture of the same part of the mask pattern on each sample set to {, 400, 50, 30}. It should be understood that the photographing magnification of each sample is partially different.

各模写図を比較することで明らかなように、導電性薄
膜47の膜厚が、従来多層レジストプロセスの中間層とし
て一般的に用いられきたような膜厚500〜1000Å程度で
ある場合には、導電性薄膜を電子線用レジストの下方に
設けてあっても帯電防止効果は得られず、パターンズレ
71が顕著に生じてしまうことが分った(第5図、第6
図、第7図)。ところが導電性薄膜47の膜厚が50Åの場
合にはパターンずれは全く生じていなかった(第8
図)。また、導電性薄膜47の膜厚が極端に薄くなると、
この例では30Å以下になると、電場の遮蔽が不十分にな
るもの思われパターンずれ71が再び生じるようになるこ
とが分った(第9図)。
As is clear by comparing the respective replicated figures, when the thickness of the conductive thin film 47 is about 500 to 1000 mm, which is generally used as an intermediate layer in the conventional multilayer resist process, Even if a conductive thin film is provided below the resist for electron beams, the antistatic effect cannot be obtained, and the pattern shift occurs.
It was found that 71 was remarkably generated (FIG. 5, FIG. 6).
FIG. 7, FIG. 7). However, when the thickness of the conductive thin film 47 was 50 °, no pattern shift occurred at all (see the eighth embodiment).
Figure). Also, when the thickness of the conductive thin film 47 becomes extremely thin,
In this example, it has been found that when the angle is less than 30 °, the electric field is not sufficiently shielded, and the pattern shift 71 appears again (FIG. 9).

また、別途に行なった発明者の詳細な実験によれば、
導電性薄膜自体が帯電することなく然も電場の遮蔽が出
来る好適な膜厚は、導電性薄膜をタングステン、チタ
ン、クロム、タンタル等で構成した場合、30Åを超え10
0Å未満の範囲内であることが分った。
According to a detailed experiment conducted by the inventor separately,
The preferred film thickness that can shield the electric field without charging the conductive thin film itself is more than 30 mm when the conductive thin film is made of tungsten, titanium, chromium, tantalum, etc.
It was found to be within the range of less than 0 °.

なお、導電性薄膜の構成材料を、タングステン、チタ
ン、クロム、タンタル等としている理由は、これら金属
が熱安定性に優れ、然も、種々の半導体装置の製造にお
いて良く用いられ信頼性に優れるものとして実績がある
からである。しかし、導電性薄膜の構成材料はこれら金
属に限られるものではないことは明らかであり、これら
金属と同程度の抵抗率を有し熱安定性等の要件を満足す
れば他の材料でも良い。
The reason why the conductive thin film is made of tungsten, titanium, chromium, tantalum, or the like is that these metals have excellent thermal stability, and are used in various semiconductor devices and have excellent reliability. This is because there is a track record. However, it is clear that the constituent material of the conductive thin film is not limited to these metals, and other materials may be used as long as they have the same resistivity as these metals and satisfy requirements such as thermal stability.

以上がこの発明の実施例の説明である。なお、上述の
各実施例は、単なる例示であり、この発明は、実施例中
に述べた被加工物、ホトレジスト、電子線用レジスト、
中間層材料以外の場合であっても適用出来ることは明ら
かである。
The above is the description of the embodiment of the present invention. It should be noted that each of the above-described embodiments is merely an example, and the present invention relates to a workpiece, a photoresist, an electron beam resist,
Obviously, the present invention can be applied to cases other than the intermediate layer material.

(発明の効果) 上述した説明からも明らかなように、この発明のパタ
ーン形成方法によれば、電子線レジストと下層レジスト
との間に所定の膜厚の導電性薄膜を形成した状態で電子
線描画を行なう。このような膜厚を有する導電性薄膜
は、それ自体が帯電することなく、然も、この導電性薄
膜下方のレジスト及び被加工物が帯電した場合に生じる
電場を積極的に遮蔽することが出来る。従って、例えば
特開昭57−106034に開示の方法のような電荷を導電性薄
膜を介し逃がす場合とは全く異なる作用を示すことか
ら、基板、被加工物、レジスト層等を全く接地させるこ
となく、基板の帯電及びレジストの帯電に起因する電子
線の偏向精度の低下を防止出来る。然も被加工物が低抵
抗なものであろうが絶縁性のものであろうが同様な効果
が得られる。これがため、この発明によれば、導通ピン
と被加工物等との接触状態の良否にかかわらず、所望の
レジストパターンが得られる。
(Effects of the Invention) As is clear from the above description, according to the pattern forming method of the present invention, an electron beam is formed in a state where a conductive thin film having a predetermined thickness is formed between an electron beam resist and a lower resist. Perform drawing. The conductive thin film having such a thickness does not charge itself, but can positively shield an electric field generated when the resist and the workpiece under the conductive thin film are charged. . Therefore, since it has a completely different effect from the case where the electric charge is released through the conductive thin film as in the method disclosed in JP-A-57-106034, for example, the substrate, the workpiece, and the resist layer are not grounded at all. In addition, it is possible to prevent a decrease in electron beam deflection accuracy due to charging of the substrate and charging of the resist. The same effect can be obtained regardless of whether the workpiece has a low resistance or an insulating property. Therefore, according to the present invention, a desired resist pattern can be obtained irrespective of the quality of contact between the conductive pin and the workpiece.

また、この発明に係る導電性薄膜は下層レジストの加
工時に共に加工出来るので、この発明によれば、当該導
電性薄膜を形成する工程が増加する以外は、従来の多層
レジストプロセスをそのまま利用出来るという効果が得
られる。
In addition, since the conductive thin film according to the present invention can be processed together with the processing of the lower layer resist, according to the present invention, except that the step of forming the conductive thin film increases, the conventional multilayer resist process can be used as it is. The effect is obtained.

また、電子線用レジストを改質させる処理等がないこ
とから電子線用レジストの特性変化が起こり得ず、ま
た、電子線用レジスト上に薄膜を設ける必要がないこと
から電子線の散乱増強が起こらず、よって、所望のパタ
ーンが再現性良く得られる。
In addition, since there is no treatment for modifying the electron beam resist, no change in the characteristics of the electron beam resist can occur, and since there is no need to provide a thin film on the electron beam resist, the scattering of the electron beam is reduced. This does not occur, and a desired pattern can be obtained with good reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(C)は、第一実施例の説明に供する工
程図、 第2図(A)は、第一実施例の方法で得たマスクパター
ンの顕微鏡写真の模写図、 第2図(B)は、比較例の方法で得たマスクパターンの
顕微鏡写真の模写図、 第3図(A)〜(D)は、第二実施例の説明に供する工
程図、 第4図は、第二実施例の他の例の説明に供する図、 第5図〜第9図は、第三実施例の説明に供する図であ
り、導電性薄膜の膜厚が導電性防止効果に及ぼす影響を
示した顕微鏡写真の模写図、 第10図(A)及び(B)、第11図は、従来技術の説明に
供する図、 第12図(A)〜(E)は、従来のパターン形成方法を示
す工程図である。 41……シリコン基板、43……被加工物 45……下層レジスト、47……導電性薄膜 49……電子線用レジスト 49a……電子線用レジストのパターン 51……被加工物をパターニングするためのマスクパター
ン 43a……被加工物のマスクパターンから露出する部分 53……パターンの断線部 61……中間層、61a……中間層のパターン 71……パターンずれ。
1 (A) to 1 (C) are process diagrams for explaining the first embodiment, and FIG. 2 (A) is a photomicrograph of a mask pattern obtained by the method of the first embodiment. 2 (B) is a mimic photo of a photomicrograph of a mask pattern obtained by the method of the comparative example, FIGS. 3 (A) to 3 (D) are process diagrams for explaining the second embodiment, and FIG. FIGS. 5 to 9 are diagrams for explaining another example of the second embodiment, and FIG. 5 to FIG. 9 are diagrams for explaining the third embodiment. FIGS. 10 (A) and (B), FIGS. 11 (A) and 11 (B), and FIGS. 12 (A) to 12 (E) show conventional pattern forming methods. FIGS. FIG. 41: Silicon substrate, 43: Workpiece 45: Lower resist, 47: Conductive thin film 49: Electron beam resist 49a: Electron beam resist pattern 51: To pattern the workpiece The mask pattern 43a is exposed from the mask pattern of the workpiece 53. The broken portion of the pattern 61 is an intermediate layer, 61a is an intermediate layer pattern 71 is a pattern shift.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/027 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/027

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被加工物上に第1のレジスト層を形成する
工程と、 前記第1のレジスト層上に膜厚が30Åを超え100Å未満
の導電性膜を形成する工程と、 前記導電性膜上に電子線用レジスト層を形成する工程
と、 前記電子線用レジスト層に電子線を照射し、電子線用レ
ジストのパターンを形成する工程と、 前記電子線用レジストのパターンをマスクとして前記導
電性膜および前記第1のレジスト層をエッチング除去す
る工程とを有することを特徴とするパターン形成方法。
A step of forming a first resist layer on a workpiece; a step of forming a conductive film having a thickness of more than 30 ° and less than 100 ° on the first resist layer; Forming an electron beam resist layer on the film; irradiating the electron beam resist layer with an electron beam to form an electron beam resist pattern; and using the electron beam resist pattern as a mask. Etching the conductive film and the first resist layer.
【請求項2】被加工物上に第1のレジスト層を形成する
工程と、 前記第1のレジスト層上に膜厚が30Åを超え50Å以下の
導電性膜を形成する工程と、 前記導電性膜上に電子線用レジスト層を形成する工程
と、 前記電子線用レジスト層に電子線を照射し、電子線用レ
ジストのパターンを形成する工程と、 前記電子線用レジストのパターンをマスクとして前記導
電性膜および前記第1のレジスト層をエッチング除去す
る工程とを有することを特徴とするパターン形成方法。
A step of forming a first resist layer on the workpiece; a step of forming a conductive film having a thickness of more than 30 ° and not more than 50 ° on the first resist layer; Forming an electron beam resist layer on the film; irradiating the electron beam resist layer with an electron beam to form an electron beam resist pattern; and using the electron beam resist pattern as a mask. Etching the conductive film and the first resist layer.
JP14610089A 1989-06-08 1989-06-08 Pattern formation method Expired - Fee Related JP2901005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14610089A JP2901005B2 (en) 1989-06-08 1989-06-08 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14610089A JP2901005B2 (en) 1989-06-08 1989-06-08 Pattern formation method

Publications (2)

Publication Number Publication Date
JPH0311616A JPH0311616A (en) 1991-01-18
JP2901005B2 true JP2901005B2 (en) 1999-06-02

Family

ID=15400146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14610089A Expired - Fee Related JP2901005B2 (en) 1989-06-08 1989-06-08 Pattern formation method

Country Status (1)

Country Link
JP (1) JP2901005B2 (en)

Also Published As

Publication number Publication date
JPH0311616A (en) 1991-01-18

Similar Documents

Publication Publication Date Title
Hatzakis Electron resists for microcircuit and mask production
JPS6355208B2 (en)
JP2883798B2 (en) Semiconductor device patterning method
Howard et al. Nanometer-scale fabrication techniques
JP2901005B2 (en) Pattern formation method
WO2000063747A1 (en) Stabilization of chemically amplified resist coating
JPS62142323A (en) Manufacture of mask for x-ray photo-lithography and mask obtained by the manufacture
JP2788649B2 (en) Photomask blank and photomask
JP2502564B2 (en) Method of forming resist pattern
Langheinrich et al. Fabrication of metallic structures in the 10 nm region using an inorganic electron beam resist
JP3100582B2 (en) Scanning electron microscope and pattern measurement method
KR100928965B1 (en) Emitter for electron beam projection lithography, method of operation and manufacturing method
JPH07169675A (en) Substrate material for electron beam lithography
JPH0314172B2 (en)
Wasson et al. Writing, repairing, and inspecting of extreme ultraviolet lithography reticles considering the impact of the materials
Hunt et al. A multilayer, high resolution, ion‐bombardment‐tolerant electron resist system
JPH0795509B2 (en) Method of forming resist pattern
Muller et al. Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing
JP3901915B2 (en) Cathode having improved work function and method of manufacturing the same
JP2002217094A (en) Mask for electron beam exposure and its manufacturing method
JPH11149152A (en) Grounding method and photomask blanks
JPH04258109A (en) Device and method for x-ray exposure
JP2583986B2 (en) Method of forming resist pattern
JPS5934632A (en) Manufacture of x-ray mask
JPH01173717A (en) Blank plate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees