JP2894122B2 - 記録再生装置および記録再生方法 - Google Patents
記録再生装置および記録再生方法Info
- Publication number
- JP2894122B2 JP2894122B2 JP31474892A JP31474892A JP2894122B2 JP 2894122 B2 JP2894122 B2 JP 2894122B2 JP 31474892 A JP31474892 A JP 31474892A JP 31474892 A JP31474892 A JP 31474892A JP 2894122 B2 JP2894122 B2 JP 2894122B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- length
- variable
- header
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
変長符号化して記録再生する記録再生装置に関するもの
である。
再生するD1,D2及びD3ビデオテープレコーダ(以
下、VTRと略す。)等が開発されている。また、民生
用機器として、ディジタル静止画を記録再生できるビデ
オフロッピーや、ディジタル動画を記録できるVTRの
開発が進んでいる。民生用ディジタルVTRの開発例と
してはテレビジョン学会誌(Vol.45 No.7
pp813〜819 1991)記載の数例がある。こ
の民生用ディジタルVTRは映像信号の持つ冗度を高能
率符号化を用い、データ量を1/5程度に圧縮して記録
している。
する。図1は従来の記録再生装置のブロック図である。
図2は図1内の可変長符号器のブロック図、図6は図1
内の可変長復号器のブロック図である。
像信号が入力される第1の入力端子、2は入力端子1に
入力された映像信号を隣接する8×8画素の信号にブロ
ック化した後、2次元離散コサイン変換(以下DCTと
略す。)する直交変換器、3は直交変換器2から出力さ
れたDC成分及び63個のAC成分信号のゼロラン数を
カウントするゼロラン検出器、4はゼロラン検出器3か
ら出力されたゼロラン数及びそれに続く振幅値に対応し
た可変長信号を出力する可変長符号器、5は記録再生器
であり、可変長符号器4の出力信号を記録再生する。
号をゼロラン数及び振幅長に復号する可変長復号器、7
は8×8単位の信号を2次元逆DCT演算する逆直交変
換器で逆直交変換器7の出力信号は第1の出力端子8に
出力される。
れる第2の入力端子、11は振幅値が入力される第3の
入力端子である。12は第1のROMで第2の入力端子
10及び第3の入力端子11から入力されたゼロラン数
及び振幅値に対応した可変長信号を出力する。13は第
2のROMで可変長信号の符号長を出力する。14は結
合器で第1のROM12から出力された可変長信号を第
2のROM13から出力された符号長に基づき繋ぎ合わ
せ第2の出力端子15に出力する。
第4の入力端子、51は可変長信号内の符号語の先頭位
置を検出する符号検出器、52は可変長符号の符号長を
検出する為の第3のROM、54は可変長信号を復号す
るための第4のROM、54は第4のROM53から出
力されたゼロラン数及び振幅値に基づき信号を生成する
演算器で、演算器54の出力信号は第3の出力端子55
に供給される。
理装置について、以下その動作を説明する。
力端子1に入力された映像信号は直交変換器2で隣接す
る8×8画素毎に2次元DCT演算が行われる。直交変
換器2は2次元DCT演算した結果を水平及び垂直周波
数成分の低いDC値から周波数の高いAC値(DC→A
C1→AC2→AC3→・・・AC63)へとゼロラン
検出器3に出力する。ゼロラン検出器3は入力信号の連
続するゼロラン数をカウントし、そのゼロラン数とその
後ろの非ゼロ値(振幅値)を組み合わせて可変長符号器
4に出力する。可変長符号器4はゼロラン数と振幅値を
発生確率の高い組み合わせ程短い符号に割当た可変長符
号に変換する。可変長符号の一例としてマレチメディア
符号化の国際標準(丸善、安井浩編著、pp143〜1
44)記載のハフマン符号や、Reduced tim
e facsimile transmissionb
y digital encoding (H.Wyl
e, IRE, Trans.CS, VOL.CS−9, N
o.3, pp.215, Sept.1961) 記載のWy
le符号がある。(表1)は可変長符号の一例である。
のエントロピーを下げることが可能となる。今、3〜1
6ビットのハフマン符号を用いた場合の可変長符号器4
の一構成例を図2に示す。第2及び第3の入力端子1
0、11から入力されたゼロラン数6ビット(0〜61
を示す)及び振幅値9ビット(−255〜+255を示
す)は各々第1のROM12及び第2のROM13に供
給される。第1のROM12は3〜16ビットの可変長
符号をLSBに詰めて出力する。同時に第2のROM1
3は16ビット中どこまでが有効符号語であるかを示す
符号語長を4ビットで結合器14に出力する。結合器1
4は16ビット内の有効な可変長符号をこの符号語長に
基づき切り出し、有効な可変長符号語を連結して第2の
出力端子15に出力する。
に記録される。次に再生時の動作について述べる。
長復号器6に供給され可変長信号が復号される。可変長
復号器6の一構成例を図6に示す。第4の入力端子50
に供給された信号は符号検出器51に供給される。符号
検出器51は可変長符号のつなぎ目を検出し、LSBか
ら16ビットを切り出し第3及び第4のROMのアドレ
スとして出力する。第3のROM52及び第4のROM
53には各々符号語長、ゼロラン値と振幅値が記録され
ている。ハフマン符号は一意的に復号可能な信号である
為、符号の先頭位置が正確に検出できれば復号できる。
なおMビット(M<16)の可変長符号については、符
号長またはゼロラン値,振幅値がアドレスの(16−
M)ビットがいかなる値をとっても同一の値が出力され
るように記憶されている。ハフマン符号は一意的に復号
できるが最大符号長またはそれに近いビット長で符号を
検出しなければならない為、ハード規模が大きくなる。
51に供給され符号語の先頭位置の検出に用いられる。
また演算器54は入力されたゼロラン値だけゼロ値を出
力した後、振幅値を結合する形で第3の出力端子55に
出力する。可変長符号が復号された信号は逆直交変換器
7で8×8単位で逆2次元DCT演算が行われ、第1の
出力端子8に出力される。
成では、ハフマン符号を復号または符号語長の検出を行
うためには最大符号語長での判定を行う必要があり回路
規模が大きくなる問題を有している。また、(表1)に
示したWyle符号のように符号長を示すヘッダ符号と
振幅値を組み合わせた場合、最大ヘッダ符号長だけの検
出器で構成でき回路規模が削減可能である。しかしこの
Wyle符号は、ヘッダ符号が一意的でかつ瞬時復号が
可能である反面同一ヘッダ符号長のヘッダ符号語は1個
しか存在しない為、符号割付の自由度が低い。またヘッ
ダ符号の後の振幅値数にも制約があり発生確率に見合っ
た自由な割当ができない為、エントロピーの増加を引き
起こすことがある。
で、可変長信号の復号と符号長検出のハードウェアを削
減可能な構成でかつ符号効率の少ない可変長信号を用い
た記録再生装置を提供することを目的とする。
に本発明の映像信号処理装置は、入力信号を最大符号長
がmビットでかつ、可変長符号の全ての符号語がm/2
ビット以下の一意的に復号可能なビットパターンの集合
であるへッダ部と各ヘッダに対して固定長の2進数系列
から成る2進数系列部で構成された可変長信号に符号化
する可変長符号化器と持つ構成を有している。
ダ符号と振幅値情報を含む2進数系列から構成させるか
つエントロピーの低い可変長符号に変換し記録する。再
生時はヘッダ符号を検出することで全体符号語長及び2
進数系列長を得る。そしてヘッダ符号と2進数系列から
可変長符号を復号する。
なく符号割当の自由度の高い可変長符号特性を維持して
可変長復号のハード規模の削減を実現可能にする。
しながら説明する。図1は本発明の実施例における記録
再生装置のブロック図である。図2は図1内の可変長符
号器のブロック図、図3は図1内の可変長復号器のブロ
ック図である。図4は可変長復号器の動作説明図であ
る。図5は可変長符号のヘッダ部の構造を説明する図で
ある。
像信号が入力される第1の入力端子、2は入力端子1に
入力された映像信号を隣接する8×8画素の信号にブロ
ック化した後、2次元離散コサイン変換(以下DCTと
略す。)する直交変換器、3は直交変換3から出力され
たDC成分及び63個のAC成分信号のゼロラン数をカ
ウントするゼロラン検出器、4はゼロラン検出器3から
出力されたゼロラン数及びその後に続く振幅値に対応し
た可変長信号を出力する可変長符号器、5は記録再生器
であり、可変長符号器4の出力信号を記録再生する。6
は記録再生器5から再生された可変長信号をゼロラン数
及び振幅長に復号する可変長復号器、7は8×8単位の
信号を2次元逆DCT演算する逆直交変換部で逆直交変
換器7の出力信号は第1の出力端子8に出力される。
れる第2の入力端子、11は振幅値が入力される第3の
入力端子である。12は第1のROMで第2の入力端子
10及び第3の入力端子11から入力されたゼロラン数
及び振幅値に対応した可変長信号を出力する。13は第
2のROMで可変長信号の符号長を出力する。14は結
合器で第1のROM12から出力された可変長符号を第
2のROM13から出力された符号語長に基づき繋ぎ合
わせ第2の出力端子15に出力する。
第4の入力端子、21は可変長信号の符号語の先頭位置
を検出する符号検出器、22は第3のROM23から出
力されたヘッダ部の長さ情報を基に2進数係数部の先頭
位置から8ビット分を選別し出力する切り出し器、24
は可変長信号をアドレスとしゼロラン数及び振幅値を出
力とする第4のROM、25は第4のROM24から出
力されたゼロラン数及び振幅値から信号を復号する演算
器で、復号された信号は第3の出力端子26から出力さ
れる。
記録再生装置の動作について以下説明する。
力端子1に入力された映像信号は直交変換器2で隣接す
る8×8画素毎に2次元DCT演算が行われる。直交変
換器2は2次元DCT演算した結果を水平及び垂直周波
数成分の低いDC値から周波数の高いAC値(DC→A
C1→AC2→AC3→・・・AC63)へと9ビット
の信号でゼロラン検出器3に出力する。映像信号は一般
に低周波数にエネルギーが集中する特性を有す為、高周
波数領域ではゼロ値が連続する。ゼロラン検出器3は入
力信号の連続するゼロラン数をカウントし、そのゼロラ
ン数とその後ろの非ゼロ値(振幅値)を可変長符号器4
に出力する。可変長符号器4はゼロラン数と振幅値の絶
対値を発生確率の高い組み合わせ程短い符号に割当た可
変長符号に符号化する。(ゼロラン数,振幅値)と可変
長符号化後の符号長の関係を(表2)、可変長符号を
(表3)に示す。(表2)は(ゼロラン数,振幅値)と
可変長信号の符号長の関係を示す表で、(表3)は(ゼ
ロラン数,振幅値)と可変長信号の関係を示す表であ
る。
系列(振幅値の極性を示すサインビットを含む。)で構
成される。正負の極性を示すサインを含んだ場合、可変
長符号は3〜16ビットで示される。この時極性を示す
サインビットは符号語のMSBに付加される。また、
(表2)の空白部のように発生確率の低い場合は2個の
符号語の組み合わせで示される。符号語は(表3)に示
すように2〜8ビットのヘッダ部(全符号語長の1/2
以下)と振幅値を示す2進数系列部で構成されている。
可変長信号には、1ブロックの最後に付加するエンドフ
ラグ(EOB)が含まれる。ヘッダ部のツリー構造を図
5に示す。ヘッダは一種のハフマン符号で構成されてい
る。よって、(1)一意的に復号可能であり、(2)W
yle符号と異なり同一のヘッダ符号長で複数の任意の
ヘッダ符号を定義できかつ2進数系列の長さを自由に設
計できる特徴を持つ。また本符号はWyle符号同様に
(3)ヘッダ符号長nに(16−n)ビットのゼロ値を
付加した場合、符号長の少ない程小さい値になる特徴を
有する。この可変長符号は通常のハフマン符号やWyl
e符号と同等のエントロピーを実現できる。
の図2の構成で実現できる。第2及び第3の入力端子1
0、11から入力されたゼロラン数6ビット(0〜+6
1)及び振幅値9ビット(−255〜+255)は各々
第1のROM12及び第2のROM13に供給される。
第1のROM12は3〜16ビットの可変長符号をLS
Bに詰めて出力する。同時に第2のROM13は16ビ
ット中どこまでが有効符号語であるかを示す符号語長を
4ビットで結合器14に出力する。結合器14は16ビ
ット内の有効な可変長符号をこの符号語長に基づき切り
出し、有効な可変長信号を連結して第2の出力端子15
に出力する。可変長符号器4の出力信号は記録再生器5
に記録される。
生器から再生された信号は、可変長復号器6に供給され
可変長信号が復号される。可変長復号器6の一構成例を
図3に示す。第4の入力端子20に供給された信号は符
号検出器21に供給される。符号検出器21は可変長信
号の符号語間のつなぎ目を検出し、符号語の先頭(LS
B)から8ビットを切り出し第3のROM23に出力す
る。8ビットはヘッダ符号の最大ビット長に相当する。
第3のROM23にはヘッダナンバー及び可変長符号長
が記録されている。ヘッダ符号は一意的に復号可能な信
号である為、符号の先頭位置が正確に検出できれば復号
できる。なお第3のROM23にはMビット(M<8)
のヘッダ符号については、ヘッダ符号長または可変長符
号長がアドレスの(M+1)〜8がいかなる値をとって
も同一の値が出力されるように記憶されている。第3の
ROM23の出力信号(可変長信号の符号長)は符号検
出器21に供給され可変長信号のつなぎ目位置の検出に
用いられる。また同時に切り出し器22にヘッダナンバ
ー及び可変長符号長が供給される。
する。第3のROM23は符号Aの符号長”6”及びヘ
ッダ−ナンバー”6”(図5参照)を切り出し器22に
供給する。ヘッダ−ナンバーからヘッダ符号長”3”が
得られるから、切り出し器22は2進数系列の先頭位置
を検出できる。切り出し器22は、2進数系列の先頭か
ら8ビットを第4のROM24に出力する。同時に可変
長信号の符号長から1を引いた位置をサインビットとし
て出力する。第4のROM24は2進数系列及びヘッダ
ナンバーをアドレスとしてゼロラン数,振幅値とサイン
ビットの有/無(サインビットが存在する場合は”
1”)を出力する。演算器25は入力されたゼロラン値
の数だけのゼロ値にサインビット及び振幅値から求めた
値を結合して第3の出力端子26に出力する。
7で8×8単位で逆2次元DCT演算が行われ元の映像
信号と変換される。変換された映像信号は第1の出力端
子8に出力される。
を最大符号長がmビットでかつ、可変長符号の全ての符
号語がm/2ビット以下の一意的に復号可能なビットパ
ターンの集合であるへッダ部と各ヘッダに対して固定長
の2進数系列から成る2進数系列部で構成された可変長
信号に符号化する可変長符号化器を設けることで、記録
再生する信号に対応してヘッダ符号の符号長や可変長符
号の語長を自由に選別できかつ、ヘッダ符号部を復号す
るだけで全体の符号長が検出でき可変長符号の復号回路
のハード規模の縮小が可能となる。
符号長を求める為にROMを用いたがヘッダ符号は15
種類と少なく専用のヘッダ符号一致回路でヘッダ符号を
検出してハード規模を更に削減しても良い。またヘッダ
符号にゼロ値を付加した16ビット長にした場合、ヘッ
ダナンバーの少ない程、値が小さい特性をがあることを
利用して予め定めた値(例えば10000000000
00000や1111101011000000)とこ
の16ビット信号の値を比較する事でヘッダ符号の検出
やサインビットの有無の検出を行っても良い。ヘッダ符
号の検出や可変長信号の復号にはその他いろいろな手法
を用いても良い。
符号長がmビットでかつ、可変長符号の全ての符号語が
m/2ビット以下の一意的に復号可能なビットパターン
の集合であるへッダ部と各ヘッダに対して固定長の2進
数系列から成る2進数系列部で構成された可変長信号に
符号化する可変長符号化器を持つことで、記録再生する
信号に対応してヘッダ符号の符号長や可変長符号の語長
を自由に選別できかつ、ヘッダ符号部を復号するだけで
全体の符号長が検出でき可変長符号の復号回路のハード
規模の縮小が可能となりその実用的効果は大きい。
示すブロック図
すブロック図
すブロック図
ック図
Claims (8)
- 【請求項1】 最大符号長がmビット(mは2以上の自
然数)の可変長符号語を用いて情報を記録再生する装置
であって、前記可変長符号語は、可変長のヘッダ部と可
変長の2進数系列部とで構成され、前記ヘッダ部は、m
/2ビット以下で、かつ、一意的にヘッダ部および可変
長符号語の符号長を復号可能なビットパタ−ンの集合で
あり、前記2進数系列部は、前記ヘッダ部の各々のビッ
トパターンに対して固定長の2進数系列から成ることを
特徴とする記録再生装置。 - 【請求項2】 可変長符号語のヘッダ部は、前記ヘッダ
部を上位ビットとし、その下位に(m−ヘッダ部の符号
長)ビットのゼロ値を付加した符号として見た時、その
値の大きさが、可変長符号語の符号長の短いまたは長い
順番になる可変長符号であることを特徴とする請求項1
記載の記録再生装置。 - 【請求項3】 複数画素から成るブロック単位の映像信
号を直交変換する直交変換器と、 前記直交変換器の出力信号の連続するゼロラン数とこれ
に続く振幅値を求め出力するゼロラン検出器と、 前記ゼロラン検出器から出力された(ゼロラン数,振幅
値)の組み合わせを下記の(ヘッダ符号+2進系列+S
(振幅の極性を示すサインビット))の最大符号長16
ビットの可変長符号語に変換し、ブロックの最後に可変
長符号語であるエンドフラグを付加する可変長符号器と
を備え、 前記ヘッダ符号は、8ビット以下の可変長符号で、一意
的にヘッダ符号および可変長符号語の符号長を復号可能
な、下記の通りのビットパターンの集合であり、前記2
進系列+Sは、前記ヘッダ符号の各々に対して固定長の
下記の通りのビットパターンの集合であることを特徴と
する記録装置。 (ゼロラン数,振幅値) (ヘッダ符号+(2進系列+S)) ( 0, 1) 00+ s ( 0, 2) 010+ s エンドフラグ 0110 ( 1, 1) 0111+ s ( 0, 3) 100 + 0s ( 0, 4) 100 + 1s ( 2, 1) 101 + 00s ( 1, 2) 101 + 01s ( 0, 5) 101 + 10s ( 0, 6) 101 + 11s ( 3, 1) 1100+ 00s ( 4, 1) 1100+ 01s ( 0, 7) 1100+ 10s ( 0, 8) 1100+ 11s ( 5, 1) 1101+ 000s ( 6, 1) 1101+ 001s ( 2, 2) 1101+ 010s ( 1, 3) 1101+ 011s ( 1, 4) 1101+ 100s ( 0, 9) 1101+ 101s ( 0, 10) 1101+ 110s ( 0, 11) 1101+ 111s ( 7, 1) 1110+ 0000s ( 8, 1) 1110+ 0001s ( 9, 1) 1110+ 0010s (10, 1) 1110+ 0011s ( 3, 2) 1110+ 0100s ( 4, 2) 1110+ 0101s ( 2, 3) 1110+ 0110s ( 1, 5) 1110+ 0111s ( 1, 6) 1110+ 1000s ( 1, 7) 1110+ 1001s ( 0, 12) 1110+ 1010s ( 0, 13) 1110+ 1011s ( 0, 14) 1110+ 1100s ( 0, 15) 1110+ 1101s ( 0, 16) 1110+ 1110s ( 0, 17) 1110+ 1111s (11, 1) 11110+ 0000s (12, 1) 11110+ 0001s (13, 1) 11110+ 0010s (14, 1) 11110+ 0011s ( 5, 2) 11110+ 0100s ( 6, 2) 11110+ 0101s ( 3, 3) 11110+ 0110s ( 4, 3) 11110+ 0111s ( 2, 4) 11110+ 1000s ( 2, 5) 11110+ 1001s ( 1, 8) 11110+ 1010s ( 0, 18) 11110+ 1011s ( 0, 19) 11110+ 1100s ( 0, 20) 11110+ 1101s ( 0, 21) 11110+ 1110s ( 0, 22) 11110+ 1111s ( 5, 3) 1111100+ 000s ( 3, 4) 1111100+ 001s ( 3, 5) 1111100+ 010s ( 2, 6) 1111100+ 011s ( 1, 9) 1111100+ 100s ( 1, 10) 1111100+ 101s ( 1, 11) 1111100+ 110s ( 0, 0) 1111100+ 1110 ( 1, 0) 1111100+ 1111 ( 6, 3) 11111010+ 000s ( 4, 4) 11111010+ 001s ( 3, 6) 11111010+ 010s ( 1, 12) 11111010+ 011s ( 1, 13) 11111010+ 100s ( 1, 14) 11111010+ 101s ( 2, 0) 11111010+ 1100 ( 3, 0) 11111010+ 1101 ( 4, 0) 11111010+ 1110 ( 5, 0) 11111010+ 1111 ( 7, 2) 11111011+ 0000s ( 8, 2) 11111011+ 0001s ( 9, 2) 11111011+ 0010s (10, 2) 11111011+ 0011s ( 7, 3) 11111011+ 0100s ( 8, 3) 11111011+ 0101s ( 4, 5) 11111011+ 0110s ( 3, 7) 11111011+ 0111s ( 2, 7) 11111011+ 1000s ( 2, 8) 11111011+ 1001s ( 2, 9) 11111011+ 1010s ( 2, 10) 11111011+ 1011s ( 2, 11) 11111011+ 1100s ( 1, 15) 11111011+ 1101s ( 1, 16) 11111011+ 1110s ( 1, 17) 11111011+ 1111s ( 6, 0) 1111110+ 000110 | | (61, 0) 1111110+ 111101 ( 0, 23) 1111111+ 00010111s | | ( 0,255) 1111111+ 11111111s - 【請求項4】 (ゼロラン数,振幅値)の組み合わせを
下記の(ヘッダ符号+2進系列+S(Sは振幅の極性を
示すサインビット))の最大符号長16ビットの可変長
符号語に変換し、ブロックの最後に可変長符号語である
エンドフラグを付加した可変長符号を復号する装置であ
って、 前記可変長符号のヘッダ符号側から最大符号長の1/2
の8ビットを切り出し、この信号から8ビット以下の可
変長符号であるヘッダ符号を検出し、このヘッダ符号か
ら可変長符号語長の検出を行う検出器と、 前記検出器から出力されたヘッダ符号と可変長符号語長
とから復号する可変長符号語の2進系列及びサインビッ
トを抽出する切り出し器と、 前記検出器及び前記切り出し器から出力されたヘッダ符
号と2進系列とサインビットとから連続するゼロラン数
とこれに続く振幅値を算出する演算器と、 前記演算器の出力信号を逆直交変換する逆直交変換器と
を備えたことを特徴とする再生装置。 (ゼロラン数,振幅値) (ヘッダ符号+(2進系列+S)) ( 0, 1) 00+ s ( 0, 2) 010+ s エンドフラグ 0110 ( 1, 1) 0111+ s ( 0, 3) 100 + 0s ( 0, 4) 100 + 1s ( 2, 1) 101 + 00s ( 1, 2) 101 + 01s ( 0, 5) 101 + 10s ( 0, 6) 101 + 11s ( 3, 1) 1100+ 00s ( 4, 1) 1100+ 01s ( 0, 7) 1100+ 10s ( 0, 8) 1100+ 11s ( 5, 1) 1101+ 000s ( 6, 1) 1101+ 001s ( 2, 2) 1101+ 010s ( 1, 3) 1101+ 011s ( 1, 4) 1101+ 100s ( 0, 9) 1101+ 101s ( 0, 10) 1101+ 110s ( 0, 11) 1101+ 111s ( 7, 1) 1110+ 0000s ( 8, 1) 1110+ 0001s ( 9, 1) 1110+ 0010s (10, 1) 1110+ 0011s ( 3, 2) 1110+ 0100s ( 4, 2) 1110+ 0101s ( 2, 3) 1110+ 0110s ( 1, 5) 1110+ 0111s ( 1, 6) 1110+ 1000s ( 1, 7) 1110+ 1001s ( 0, 12) 1110+ 1010s ( 0, 13) 1110+ 1011s ( 0, 14) 1110+ 1100s ( 0, 15) 1110+ 1101s ( 0, 16) 1110+ 1110s ( 0, 17) 1110+ 1111s (11, 1) 11110+ 0000s (12, 1) 11110+ 0001s (13, 1) 11110+ 0010s (14, 1) 11110+ 0011s ( 5, 2) 11110+ 0100s ( 6, 2) 11110+ 0101s ( 3, 3) 11110+ 0110s ( 4, 3) 11110+ 0111s ( 2, 4) 11110+ 1000s ( 2, 5) 11110+ 1001s ( 1, 8) 11110+ 1010s ( 0, 18) 11110+ 1011s ( 0, 19) 11110+ 1100s ( 0, 20) 11110+ 1101s ( 0, 21) 11110+ 1110s ( 0, 22) 11110+ 1111s ( 5, 3) 1111100+ 000s ( 3, 4) 1111100+ 001s ( 3, 5) 1111100+ 010s ( 2, 6) 1111100+ 011s ( 1, 9) 1111100+ 100s ( 1, 10) 1111100+ 101s ( 1, 11) 1111100+ 110s ( 0, 0) 1111100+ 1110 ( 1, 0) 1111100+ 1111 ( 6, 3) 11111010+ 000s ( 4, 4) 11111010+ 001s ( 3, 6) 11111010+ 010s ( 1, 12) 11111010+ 011s ( 1, 13) 11111010+ 100s ( 1, 14) 11111010+ 101s ( 2, 0) 11111010+ 1100 ( 3, 0) 11111010+ 1101 ( 4, 0) 11111010+ 1110 ( 5, 0) 11111010+ 1111 ( 7, 2) 11111011+ 0000s ( 8, 2) 11111011+ 0001s ( 9, 2) 11111011+ 0010s (10, 2) 11111011+ 0011s ( 7, 3) 11111011+ 0100s ( 8, 3) 11111011+ 0101s ( 4, 5) 11111011+ 0110s ( 3, 7) 11111011+ 0111s ( 2, 7) 11111011+ 1000s ( 2, 8) 11111011+ 1001s ( 2, 9) 11111011+ 1010s ( 2, 10) 11111011+ 1011s ( 2, 11) 11111011+ 1100s ( 1, 15) 11111011+ 1101s ( 1, 16) 11111011+ 1110s ( 1, 17) 11111011+ 1111s ( 6, 0) 1111110+ 000110 | | (61, 0) 1111110+ 111101 ( 0, 23) 1111111+ 00010111s | | ( 0,255) 1111111+ 11111111s - 【請求項5】 最大符号長がmビット(mは2以上の自
然数)の可変長符号語を用いて情報を記録再生する方法
であって、前記可変長符号語は、可変長のへッダ部と可
変長の2進数系列部とで構成され、前記ヘッダ部は、m
/2ビット以下で、かつ、一意的にヘッダ部および可変
長符号語の符号長を復号可能なビットパタ−ンの集合で
あり、前記2進数系列部は、前記ヘッダ部の各々のビッ
トパターンに対して固定長の2進数系列から成ることを
特徴とする記録再生方法。 - 【請求項6】 複数画素から成るブロック単位の映像信
号を直交変換する直交変換手段と、 前記直交変換手段の出力信号の連続するゼロラン数とこ
れに続く振幅値を求め出力するゼロラン検出手段と、 前記ゼロラン検出手段から出力された(ゼロラン数,振
幅値)の組み合わせを下記の(ヘッダ符号+2進系列+
S(振幅の極性を示すサインビット))の最大符号長1
6ビットの可変長符号語に変換し、ブロックの最後に可
変長符号語であるエンドフラグを付加する可変長符号手
段とを備え、 前記ヘッダ符号は、8ビット以下の可変長符号で、一意
的にヘッダ符号および可変長符号語の符号長を復号可能
な、下記の通りのビットパターンの集合であり、前記2
進系列+Sは、前記ヘッダ符号の各々に対して固定長の
下記の通りのビットパターンの集合であることを特徴と
する符号化方法。 (ゼロラン数,振幅値) (ヘッダ符号+(2進系列+S)) ( 0, 1) 00+ s ( 0, 2) 010+ s エンドフラグ 0110 ( 1, 1) 0111+ s ( 0, 3) 100 + 0s ( 0, 4) 100 + 1s ( 2, 1) 101 + 00s ( 1, 2) 101 + 01s ( 0, 5) 101 + 10s ( 0, 6) 101 + 11s ( 3, 1) 1100+ 00s ( 4, 1) 1100+ 01s ( 0, 7) 1100+ 10s ( 0, 8) 1100+ 11s ( 5, 1) 1101+ 000s ( 6, 1) 1101+ 001s ( 2, 2) 1101+ 010s ( 1, 3) 1101+ 011s ( 1, 4) 1101+ 100s ( 0, 9) 1101+ 101s ( 0, 10) 1101+ 110s ( 0, 11) 1101+ 111s ( 7, 1) 1110+ 0000s ( 8, 1) 1110+ 0001s ( 9, 1) 1110+ 0010s (10, 1) 1110+ 0011s ( 3, 2) 1110+ 0100s ( 4, 2) 1110+ 0101s ( 2, 3) 1110+ 0110s ( 1, 5) 1110+ 0111s ( 1, 6) 1110+ 1000s ( 1, 7) 1110+ 1001s ( 0, 12) 1110+ 1010s ( 0, 13) 1110+ 1011s ( 0, 14) 1110+ 1100s ( 0, 15) 1110+ 1101s ( 0, 16) 1110+ 1110s ( 0, 17) 1110+ 1111s (11, 1) 11110+ 0000s (12, 1) 11110+ 0001s (13, 1) 11110+ 0010s (14, 1) 11110+ 0011s ( 5, 2) 11110+ 0100s ( 6, 2) 11110+ 0101s ( 3, 3) 11110+ 0110s ( 4, 3) 11110+ 0111s ( 2, 4) 11110+ 1000s ( 2, 5) 11110+ 1001s ( 1, 8) 11110+ 1010s ( 0, 18) 11110+ 1011s ( 0, 19) 11110+ 1100s ( 0, 20) 11110+ 1101s ( 0, 21) 11110+ 1110s ( 0, 22) 11110+ 1111s ( 5, 3) 1111100+ 000s ( 3, 4) 1111100+ 001s ( 3, 5) 1111100+ 010s ( 2, 6) 1111100+ 011s ( 1, 9) 1111100+ 100s ( 1, 10) 1111100+ 101s ( 1, 11) 1111100+ 110s ( 0, 0) 1111100+ 1110 ( 1, 0) 1111100+ 1111 ( 6, 3) 11111010+ 000s ( 4, 4) 11111010+ 001s ( 3, 6) 11111010+ 010s ( 1, 12) 11111010+ 011s ( 1, 13) 11111010+ 100s ( 1, 14) 11111010+ 101s ( 2, 0) 11111010+ 1100 ( 3, 0) 11111010+ 1101 ( 4, 0) 11111010+ 1110 ( 5, 0) 11111010+ 1111 ( 7, 2) 11111011+ 0000s ( 8, 2) 11111011+ 0001s ( 9, 2) 11111011+ 0010s (10, 2) 11111011+ 0011s ( 7, 3) 11111011+ 0100s ( 8, 3) 11111011+ 0101s ( 4, 5) 11111011+ 0110s ( 3, 7) 11111011+ 0111s ( 2, 7) 11111011+ 1000s ( 2, 8) 11111011+ 1001s ( 2, 9) 11111011+ 1010s ( 2, 10) 11111011+ 1011s ( 2, 11) 11111011+ 1100s ( 1, 15) 11111011+ 1101s ( 1, 16) 11111011+ 1110s ( 1, 17) 11111011+ 1111s ( 6, 0) 1111110+ 000110 | | (61, 0) 1111110+ 111101 ( 0, 23) 1111111+ 00010111s | | ( 0,255) 1111111+ 11111111s - 【請求項7】 (ゼロラン数,振幅値)の組み合わせを
下記の(ヘッダ符号+2進系列+S(Sは振幅の極性を
示すサインビット))の最大符号長16ビットの可変長
符号語に変換し、ブロックの最後に可変長符号語である
エンドフラグを付加した可変長符号を復号する方法であ
って、 前記可変長符号のヘッダ符号側から最大符号長の1/2
の8ビットを切り出し、この信号から8ビット以下の可
変長符号であるヘッダ符号を検出し、このヘッダ符号か
ら可変長符号語長の検出を行う検出手段と、 前記検出手段から出力されたヘッダ符号と可変長符号語
長とから復号する可変長符号語の2進系列及びサインビ
ットを抽出する切り出し手段と、 前記検出手段及び前記切り出し手段から出力されたヘッ
ダ符号と2進系列とサインビットとから連続するゼロラ
ン数とこれに続く振幅値を算出する演算手段と、 前記演算手段の出力信号を逆直交変換する逆直交変換手
段とを備えたことを特徴とする復号方法。 (ゼロラン数,振幅値) (ヘッダ符号+(2進系列+S)) ( 0, 1) 00+ s ( 0, 2) 010+ s エンドフラグ 0110 ( 1, 1) 0111+ s ( 0, 3) 100 + 0s ( 0, 4) 100 + 1s ( 2, 1) 101 + 00s ( 1, 2) 101 + 01s ( 0, 5) 101 + 10s ( 0, 6) 101 + 11s ( 3, 1) 1100+ 00s ( 4, 1) 1100+ 01s ( 0, 7) 1100+ 10s ( 0, 8) 1100+ 11s ( 5, 1) 1101+ 000s ( 6, 1) 1101+ 001s ( 2, 2) 1101+ 010s ( 1, 3) 1101+ 011s ( 1, 4) 1101+ 100s ( 0, 9) 1101+ 101s ( 0, 10) 1101+ 110s ( 0, 11) 1101+ 111s ( 7, 1) 1110+ 0000s ( 8, 1) 1110+ 0001s ( 9, 1) 1110+ 0010s (10, 1) 1110+ 0011s ( 3, 2) 1110+ 0100s ( 4, 2) 1110+ 0101s ( 2, 3) 1110+ 0110s ( 1, 5) 1110+ 0111s ( 1, 6) 1110+ 1000s ( 1, 7) 1110+ 1001s ( 0, 12) 1110+ 1010s ( 0, 13) 1110+ 1011s ( 0, 14) 1110+ 1100s ( 0, 15) 1110+ 1101s ( 0, 16) 1110+ 1110s ( 0, 17) 1110+ 1111s (11, 1) 11110+ 0000s (12, 1) 11110+ 0001s (13, 1) 11110+ 0010s (14, 1) 11110+ 0011s ( 5, 2) 11110+ 0100s ( 6, 2) 11110+ 0101s ( 3, 3) 11110+ 0110s ( 4, 3) 11110+ 0111s ( 2, 4) 11110+ 1000s ( 2, 5) 11110+ 1001s ( 1, 8) 11110+ 1010s ( 0, 18) 11110+ 1011s ( 0, 19) 11110+ 1100s ( 0, 20) 11110+ 1101s ( 0, 21) 11110+ 1110s ( 0, 22) 11110+ 1111s ( 5, 3) 1111100+ 000s ( 3, 4) 1111100+ 001s ( 3, 5) 1111100+ 010s ( 2, 6) 1111100+ 011s ( 1, 9) 1111100+ 100s ( 1, 10) 1111100+ 101s ( 1, 11) 1111100+ 110s ( 0, 0) 1111100+ 1110 ( 1, 0) 1111100+ 1111 ( 6, 3) 11111010+ 000s ( 4, 4) 11111010+ 001s ( 3, 6) 11111010+ 010s ( 1, 12) 11111010+ 011s ( 1, 13) 11111010+ 100s ( 1, 14) 11111010+ 101s ( 2, 0) 11111010+ 1100 ( 3, 0) 11111010+ 1101 ( 4, 0) 11111010+ 1110 ( 5, 0) 11111010+ 1111 ( 7, 2) 11111011+ 0000s ( 8, 2) 11111011+ 0001s ( 9, 2) 11111011+ 0010s (10, 2) 11111011+ 0011s ( 7, 3) 11111011+ 0100s ( 8, 3) 11111011+ 0101s ( 4, 5) 11111011+ 0110s ( 3, 7) 11111011+ 0111s ( 2, 7) 11111011+ 1000s ( 2, 8) 11111011+ 1001s ( 2, 9) 11111011+ 1010s ( 2, 10) 11111011+ 1011s ( 2, 11) 11111011+ 1100s ( 1, 15) 11111011+ 1101s ( 1, 16) 11111011+ 1110s ( 1, 17) 11111011+ 1111s ( 6, 0) 1111110+ 000110 | | (61, 0) 1111110+ 111101 ( 0, 23) 1111111+ 00010111s | | ( 0,255) 1111111+ 11111111s - 【請求項8】 最大符号長がmビット(mは2以上の自
然数)の可変長符号語を用いて情報を記録再生する装置
であって、前記可変長符号語は、可変長のヘッダ部と可
変長の2進数系列部とで構成され、前記ヘッダ部は、m
/2ビット以下で、かつ、一意的にヘッダ部および可変
長符号語の符号長を復号可能なビットパタ−ンの集合で
あり、前記2進数系列部は、前記ヘッダ部の各々のビッ
トパターンに対して固定長の2進数系列から成ることを
特徴とする符号化復号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31474892A JP2894122B2 (ja) | 1992-11-25 | 1992-11-25 | 記録再生装置および記録再生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31474892A JP2894122B2 (ja) | 1992-11-25 | 1992-11-25 | 記録再生装置および記録再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06165112A JPH06165112A (ja) | 1994-06-10 |
JP2894122B2 true JP2894122B2 (ja) | 1999-05-24 |
Family
ID=18057115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31474892A Expired - Lifetime JP2894122B2 (ja) | 1992-11-25 | 1992-11-25 | 記録再生装置および記録再生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2894122B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100186915B1 (ko) | 1994-07-13 | 1999-05-01 | 모리시다 요이치 | 디지털 부호화 장치 및 디지털 부호 복호화 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE108587T1 (de) * | 1986-09-13 | 1994-07-15 | Philips Nv | Verfahren und schaltungsanordung zur bitratenreduktion. |
JPH0385062A (ja) * | 1989-08-28 | 1991-04-10 | Fujitsu Ltd | 画像データ符号化装置 |
JPH04229792A (ja) * | 1990-12-27 | 1992-08-19 | Sony Corp | バッフアメモリの制御装置 |
-
1992
- 1992-11-25 JP JP31474892A patent/JP2894122B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06165112A (ja) | 1994-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941514B2 (en) | Image coding and decoding system using variable length coding and variable length decoding | |
EP0558016B1 (en) | Method and apparatus for encoding an image signal using a multi-stage quantizing number determiner | |
JP3135061B2 (ja) | 画像復号化方法 | |
US5070402A (en) | Encoding image information transmission apparatus | |
US6078690A (en) | Image data conversion device and method having function of inserting delimiter code into position in image data where a predetermined amount of data is reached | |
JPH06303595A (ja) | 可変長符号テーブル生成方法及び装置 | |
JP3292221B2 (ja) | 画像圧縮符号化方法 | |
US5680266A (en) | Bit-stream allocating and restoring method for digital VCR and data compressing/decompressing apparatus using the same | |
JP3385623B2 (ja) | ディジタル情報信号の伝送装置 | |
EP0445727B1 (en) | Variable length coding method | |
JP2894122B2 (ja) | 記録再生装置および記録再生方法 | |
JP2002044662A (ja) | データ符号化装置及び符号化方法並びにデータ復号化装置及び復号化方法 | |
EP0318244A2 (en) | Image information transmission apparatus | |
JP4649764B2 (ja) | 画像データ伸長方法および画像データ伸長装置 | |
JP3125471B2 (ja) | ディジタルビデオ信号記録装置におけるフレーム化装置 | |
EP0703675A2 (en) | Variable length decoding method and apparatus | |
JP3381391B2 (ja) | 画像圧縮符号化装置及び画像圧縮復号化装置 | |
JP3139242B2 (ja) | 映像信号処理装置 | |
JP3093485B2 (ja) | 復号装置 | |
JPH10163880A (ja) | データ復号化器 | |
JP3446056B2 (ja) | データ分割装置 | |
JPH02260872A (ja) | 画像信号圧縮符号化装置および伸長復号装置 | |
JPH0669812A (ja) | 情報圧縮符号化装置及び情報伸長復号化装置 | |
JPH05316496A (ja) | 符号化装置 | |
JPH029271A (ja) | 画像データの圧縮率変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |