JP2890964B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2890964B2 JP2890964B2 JP6296392A JP6296392A JP2890964B2 JP 2890964 B2 JP2890964 B2 JP 2890964B2 JP 6296392 A JP6296392 A JP 6296392A JP 6296392 A JP6296392 A JP 6296392A JP 2890964 B2 JP2890964 B2 JP 2890964B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- circuit
- output
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶表示装置に関し、特
に、フルカラー表示が可能なデジタル・ビデオ信号の表
示用として用いられる液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device used for displaying a digital video signal capable of full color display.
【０００２】[0002]
【従来の技術】近年、液晶表示装置は、液晶自体の表示
品位と応答性に優れた唯一のフラットパネル・ディスプ
レイとして脚光を浴びており、パーソナル・コンピュー
タ、液晶テレビジョンおよびその応用製品である液晶プ
ロダクション等に利用されている。今後は、デジタル・
アナログの双方の画像を表示することができるマルチメ
ディア分野に対する応用面が期待されている。例えば、
液晶テレビジョンのようなフルカラー表示が可能なパー
ソナル・コンピュータ用１０インチ・サイズのアクティ
ブ・マトリクス方式液晶（以下、液晶と呼ぶ）の駆動回
路を構成する際には、当該駆動回路の構成手法として
は、従来より用いられている以下の方式による対応が考
えられている。その一つは、従来のデジタル信号を入力
し、当該デジタル信号に対応する外部基準電源をマルチ
プレクサにより選択して、液晶に出力する方式である。
また、もう一つは、デジタル信号をＤ／Ａ変換器により
アナログ信号に変換し、従来のテレビジョン用のアナロ
グ・ドライバを介して液晶に出力する方式である。更
に、最後は、外部サンプリング信号を入力して、デジタ
ル液晶信号により、当該信号をサンプリングして、アナ
ログ・ドライバを介して液晶に出力する方式である。2. Description of the Related Art In recent years, liquid crystal display devices have been spotlighted as the only flat panel displays having excellent display quality and responsiveness of the liquid crystal itself. It is used for production, etc. In the future, digital
It is expected to be applied to a multimedia field capable of displaying both analog and digital images. For example,
When a drive circuit of a 10-inch size active matrix type liquid crystal (hereinafter, referred to as a liquid crystal) for a personal computer capable of full-color display such as a liquid crystal television is formed, a method of forming the drive circuit is as follows. The following method, which has been conventionally used, has been considered. One is a method in which a conventional digital signal is input, an external reference power supply corresponding to the digital signal is selected by a multiplexer, and output to a liquid crystal.
The other is a method in which a digital signal is converted into an analog signal by a D / A converter and output to a liquid crystal through a conventional analog driver for television. Finally, there is a method in which an external sampling signal is input, the signal is sampled by a digital liquid crystal signal, and output to the liquid crystal through an analog driver.
【０００３】一般に液晶のカラー表示においては、液晶
パネルを光バルブとして、各液晶ピクセルごとにカラー
・フィルタを装着し、３ピクセルヲ１画素とする加色法
により実現されている。例えば、前記デジタル信号によ
りフルカラー表示する場合には、１ピクセル当り６４ま
たは２５６階調の階調表示が必要となり、当然のことな
がら、液晶表示装置の階調数６４または２５６に対応す
る電圧出力機能が要求される。In general, the color display of liquid crystal is realized by a color addition method in which a liquid crystal panel is used as a light valve, a color filter is attached to each liquid crystal pixel, and 3 pixels / 1 pixel. For example, in the case of performing full-color display by the digital signal, it is necessary to display 64 or 256 gradations per pixel. Naturally, a voltage output function corresponding to 64 or 256 gradations of the liquid crystal display device is required. Is required.
【０００４】また、液晶表示装置においては、液晶パネ
ルの縦横にマトリクス状に表示ドライバを配置し、横方
向に配置されるドライバをソース・ドライバ、縦方向に
配置されるドライバをゲート・ドライバと呼んでいる。
階調表示する際には、ソース・ドライバから、液晶表示
装置の階調数の２倍の電圧の中から、中央のコモン電位
に対して、それぞれ同一振幅レベルの正負対称電圧を交
互に液晶に印加することにより充放電動作を行い、階調
表示を実現している。In a liquid crystal display device, display drivers are arranged in a matrix in the vertical and horizontal directions of a liquid crystal panel. Drivers arranged in a horizontal direction are called source drivers, and drivers arranged in a vertical direction are called gate drivers. In.
At the time of gradation display, a positive / negative symmetrical voltage of the same amplitude level is alternately applied from the source driver to the liquid crystal with respect to the center common potential from a voltage twice the number of gradations of the liquid crystal display device. By applying the voltage, a charge / discharge operation is performed to realize a gray scale display.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来の液晶表
示装置においては、従来例の説明において、最初に挙げ
たマルチプレクサによる選択方式により、デジタル信号
によりフルカラー表示を行う場合、液晶表示装置の階調
数は前述のように、６４または２５６階調表示が必要と
なる。この場合、マルチプレクサにより選択される外部
基準電源の数量は１２８または５１２個となり、当該基
準電源と液晶表示装置を接続する配線も同数必要となる
ため、本方式による実現性はないと考えられる。また、
マルチプレクサの回路規模が大きくなることもあり、本
方式では８〜１６階調程度の比較的低階調表示に用途が
限定され、６４階調以上の表示には不適格である。In the above-mentioned conventional liquid crystal display device, when a full-color display is performed by a digital signal by a selection method using a multiplexer first described in the description of the conventional example, the gradation of the liquid crystal display device is reduced. As described above, the number requires 64 or 256 gradation display. In this case, the number of external reference power supplies selected by the multiplexer is 128 or 512, and the same number of wires are required to connect the reference power supply to the liquid crystal display device. Also,
Since the circuit scale of the multiplexer may be large, the use of this method is limited to a relatively low gradation display of about 8 to 16 gradations, and is not suitable for a display of 64 gradations or more.
【０００６】次に、デジタル信号をＤ／Ａ変換器により
アナログ信号に変換した後に、アナログ・ドライバによ
る方式の場合には、６４または２５６階調のような多階
調になると、アナログ・ドライバを構成するオペアンプ
のオフセット電圧（一般に、１５０ｍＶ程度）が液晶を
駆動するダイナミック・レンジを、上記階調数で分割し
た単位電圧値（１４０ｍＶまた３５ｍＶ程度）を上回る
ために、階調表示機能を満足させることができなくな
る。このために、本方式の場合も、６４または２５６階
調の多階調表示の実現性がない。そして、更に、オペア
ンプにより構成されるドライバは、当該オペアンプの消
費電流として数十ｍＡ程度が必要となり、本方式は液晶
が有する低消費電力性を損なう点で液晶表示装置として
は不適である。[0006] Next, after the digital signal is converted into an analog signal by a D / A converter, in the case of a system using an analog driver, when the number of gray scales such as 64 or 256 gray scales is increased, the analog driver is changed. Since the offset voltage (generally, about 150 mV) of the configured operational amplifier exceeds the unit voltage value (about 140 mV or about 35 mV) obtained by dividing the dynamic range for driving the liquid crystal by the number of gradations, the gradation display function is satisfied. You will not be able to do it. For this reason, even in the case of this method, there is no feasibility of multi-tone display of 64 or 256 tones. Further, a driver constituted by an operational amplifier requires a current consumption of about several tens mA in the operational amplifier, and this method is not suitable for a liquid crystal display device in that the low power consumption of the liquid crystal is impaired.
【０００７】最後に、外部サンプリング用の信号をサン
プリングして、アナログ・ドライバで出力する方式につ
いても、前記Ｄ／Ａ変換器を利用する方式と同様の理由
により、６４または２５６階調の多階調表示の実現性に
乏しい。Finally, a method of sampling a signal for external sampling and outputting the signal by an analog driver is the same as that of the method using the D / A converter, so that a multi-level of 64 or 256 gradations is used. Possibility of tone display is poor.
【０００８】以上、従来の液晶表示装置には、多階調で
低消費電力の液晶表示機能の実現性に欠けるという欠点
がある。As described above, the conventional liquid crystal display device has a drawback that it lacks the feasibility of a multi-gradation, low power consumption liquid crystal display function.
【０００９】[0009]
【課題を解決するための手段】第１の発明の液晶表示装
置は、マトリクス状に配置されるスイッチング素子と液
晶とにより形成され、当該スイッチング素子のオン・オ
フ動作により画像を表示するアクティブ・マトリクス方
式の液晶表示装置において、外部より入力される所定の
クロック信号を介して、所定の表示コントローラより入
力されるＭ（正整数）ビットのデジタル表示信号を入力
して取込むデータ・レジスタと、前記データ・レジスタ
より入力されるデジタル表示信号を受けて、当該デジタ
ル表示信号を介して、外部より供給される複数の外部基
準電源の内より１個の基準電圧を選択して出力する複数
出力に対応するマルチプレクサと、Ｎ（正整数）ビット
のデジタル表示信号を入力し、所定の基準パルス信号を
介して、当該デジタル表示信号をパルス幅変調して出力
するパルス幅変調回路と、前記マルチプレクサより出力
される複数の出力信号と、前記パルス幅変調回路より出
力されるパルス幅変調信号との論理積演算処理を行い、
液晶表示用の駆動信号として出力する回路ブロックとを
液晶パネルの駆動回路として備えて構成される。According to a first aspect of the present invention, there is provided a liquid crystal display comprising an active matrix formed by switching elements and a liquid crystal arranged in a matrix, and displaying an image by an on / off operation of the switching elements. A data register for inputting and taking in an M (positive integer) bit digital display signal input from a predetermined display controller via a predetermined clock signal input from the outside; Supports multiple outputs for receiving a digital display signal input from a data register and selecting and outputting one reference voltage from a plurality of external reference power supplies supplied from the outside via the digital display signal And an N (positive integer) bit digital display signal, and inputs the digital display signal via a predetermined reference pulse signal. A pulse width modulation circuit that performs pulse width modulation on a display signal and outputs the result, and performs a logical product operation of a plurality of output signals output from the multiplexer and a pulse width modulation signal output from the pulse width modulation circuit. ,
And a circuit block for outputting a drive signal for liquid crystal display as a drive circuit for the liquid crystal panel.
【００１０】また、第２の発明の液晶表示装置は、マト
リクス状に配置されるスイッチング素子と液晶とにより
形成され、当該スイッチング素子のオン・オフ動作によ
り画像を表示するアクティブ・マトリクス方式の液晶表
示装置において、外部より入力される所定のクロック信
号およびスタート・パルス信号を入力して、前記スター
ト・パルス信号を介して、前記クロック信号のタイミン
グを制御調整して出力するデータ・レジスタと、前記デ
ータ・レジスタより入力されるクロック信号を介して、
所定の表示コントローラより入力されるＭ（正整数）ビ
ットのデジタル表示信号を入力して取込むデータ・レジ
スタと、前記データ・レジスタより入力されるデジタル
表示信号を受けて、当該デジタル表示信号を介して、外
部より供給される複数の外部基準電源の内より１個の基
準電圧を選択して出力する複数出力に対応するマルチプ
レクサと、Ｎ（正整数）ビットのデジタル表示信号を入
力し、所定の基準パルス信号を介して、当該デジタル表
示信号をパルス幅変調して出力するパルス幅変調回路
と、前記マルチプレクサより出力される複数の出力信号
と、前記パルス幅変調回路より出力されるパルス幅変調
信号との論理積演算処理を行い、液晶表示用の駆動信号
として出力する回路ブロックとを液晶パネルの駆動回路
として備えて構成される。A liquid crystal display device according to a second aspect of the present invention is formed by a switching element and a liquid crystal arranged in a matrix, and displays an image by an on / off operation of the switching element. A data register for inputting a predetermined clock signal and a start pulse signal input from the outside, controlling and adjusting the timing of the clock signal via the start pulse signal, and outputting the data register;・ Via the clock signal input from the register,
A data register for inputting and receiving an M (positive integer) bit digital display signal input from a predetermined display controller; receiving a digital display signal input from the data register; A multiplexer corresponding to a plurality of outputs for selecting and outputting one reference voltage from a plurality of external reference power supplies supplied from outside, and a digital display signal of N (positive integer) bits are inputted, A pulse width modulation circuit that pulse-width modulates and outputs the digital display signal via a reference pulse signal, a plurality of output signals output from the multiplexer, and a pulse width modulation signal output from the pulse width modulation circuit And a circuit block that performs a logical product operation with the circuit and outputs the signal as a drive signal for liquid crystal display. That.
【００１１】なお、前記回路ブロックは、前記マルチプ
レクサより出力される複数の出力信号と、前記パルス幅
変調回路より出力されるパルス幅変調信号との論理積を
とるＡＮＤ回路と、当該ＡＮＤ回路の出力端に、帰還増
幅器とコンデンサとにより形成されるレベル保持回路と
を供えて構成してもよい。The circuit block includes an AND circuit that performs a logical product operation of a plurality of output signals output from the multiplexer and a pulse width modulation signal output from the pulse width modulation circuit, and an output circuit of the AND circuit. The end may be provided with a level holding circuit formed by a feedback amplifier and a capacitor.
【００１２】[0012]
【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.
【００１３】図１は本発明の一実施例におけるソース・
ドライバを示すブロック図である。図１に示されるよう
に、本実施例におけるソース・ドライバは、データ・レ
ジスタ１と、マルチプレクサ２と、パルス幅変調回路３
と、レベル・シフタ４と、ラッチ回路５と、ｎ（正整
数）個のＡＮＤ回路６−１、６−２、……、６−ｎと、
電圧セレクタ７とを備えて構成される。FIG. 1 is a diagram showing a source according to an embodiment of the present invention.
It is a block diagram showing a driver. As shown in FIG. 1, the source driver according to the present embodiment includes a data register 1, a multiplexer 2, and a pulse width modulation circuit 3.
, A level shifter 4, a latch circuit 5, and n (positive integer) AND circuits 6-1, 6-2,..., 6-n;
And a voltage selector 7.
【００１４】本実施例による表示階調数は（Ｍ＋Ｎ）階
調（Ｍ、Ｎは正整数）で構成されており、外部表示コン
トローラ（図示されない）により（Ｍ＋Ｎ）ビットのデ
ータ長で、ソース・ドライバのデータ・レジスタ１とパ
ルス幅変調回路３に表示データが送出される。また、本
実施例においては、カラー表示を前提としており、図１
において、前記表示データとしては、データ・レジスタ
１に対しては、それぞれＭビットのＲの表示データ１０
１、Ｇの表示データ１０２、Ｂの表示データ１０３が入
力されており、また、パルス幅変調回路３に対しては、
それぞれＮビットのＲの表示データ１０４、Ｇの表示デ
ータ１０５、Ｂの表示データ１０６が入力されている。
従って、上記のＲ、ＧおよびＢを含む合計３ピクセル分
の入力ポートが設けられており、合計３×（Ｍ＋Ｎ）本
のバスが必要となる。また、Ｍビットの表示データ１０
１、１０２および１０３は、３ピクセル分が同時に外部
クロック１０７によりデータ・レジスタ１に取込まれる
が、それに対応して、他方においては、外部に設けられ
ている基準電源（図示されない）より、電圧セレクタ７
に供給される２Ｍ個の基準電圧Ｖ1 、Ｖ2 、……、Ｖ2M
の内より、当該電圧セレクタ７を介して、その内のＭ個
の電圧が選択されてマルチプレクサ２に入力される。マ
ルチプレクサ２においては、これらのＭ個の電圧の内よ
り１個の電圧が選択されて、ラッチ回路５を介してラッ
チされる。この場合、電圧セレクタ７において外部から
供給される２Ｍ個の基準電圧よりＭ個の電圧が選択され
るタイミングは、液晶のフレーム反転またはライン反転
による交流化周期ごとのタイミングである。The number of display gray scales according to the present embodiment is composed of (M + N) gray scales (M and N are positive integers). The data length of (M + N) bits is determined by an external display controller (not shown). Display data is sent to the data register 1 and the pulse width modulation circuit 3 of the driver. In this embodiment, color display is assumed, and FIG.
In the data register 1, each of the display data includes M bits of R display data 10 bits.
1, G display data 102 and B display data 103 are input, and the pulse width modulation circuit 3
N-bit R display data 104, G display data 105, and B display data 106 are input.
Therefore, input ports for a total of three pixels including the above R, G, and B are provided, and a total of 3 × (M + N) buses are required. Also, the M-bit display data 10
1, 102 and 103, three pixels are simultaneously taken into the data register 1 by the external clock 107, and correspondingly, on the other hand, a voltage is supplied from an externally provided reference power supply (not shown). Selector 7
Are supplied to the 2M reference voltages V 1 , V 2 ,..., V 2M
, M voltages among them are selected and input to the multiplexer 2 via the voltage selector 7. In the multiplexer 2, one of the M voltages is selected and latched via the latch circuit 5. In this case, the timing at which M voltages are selected from the 2M reference voltages supplied from the outside in the voltage selector 7 is the timing of each alternating cycle due to the frame inversion or the line inversion of the liquid crystal.
【００１５】また、一方、前記Ｎビットの表示データ１
０４、１０５および１０６は、パルス幅変調回路３に入
力され、前記外部表示コントローラより供給される基準
パルスを介して、２N 種類のパルス幅信号に変調されて
出力され、レベル・シフタ４においてレベル変換されて
ｎ個のＡＮＤ回路６−１、６−２、……、６−ｎに入力
される。ｎ個のＡＮＤ回路６−１、６−２、……、６−
ｎにおいては、前述のように、ラッチ回路５によりラッ
チされた選択電圧との論理積が取られて、液晶のＲ、Ｇ
およびＢピクセルに対応する電圧が出力される。On the other hand, the N-bit display data 1
Numerals 04, 105 and 106 are input to the pulse width modulation circuit 3, are modulated into 2 N kinds of pulse width signals via reference pulses supplied from the external display controller, and are output. It is converted and input to the n AND circuits 6-1, 6-2, ..., 6-n. n AND circuits 6-1, 6-2, ..., 6-
In the case of n, as described above, the logical product with the selection voltage latched by the latch circuit 5 is obtained, and the R and G of the liquid crystal are obtained.
And a voltage corresponding to the B pixel is output.
【００１６】本実施例の場合においては、外部表示コン
トローラと本液晶表示装置とを接続する表示データ・バ
スの本数は、３×（Ｍ＋Ｎ）本となるが、当該液晶表示
装置と外部基準電源とを接続する接続線の数は、中間に
電圧セレクタ７を設けることによりＭ本に節減される。
このことを具体的に示すと以下のとうりになる。即ち、
デジタル・フルカラー表示の目安となる２５６階調（１
６７０万色）の場合、本発明によると、Ｍ＝３ビット、
Ｎ＝５ビットとなり、表示データ・バスの本数は、Ｒ、
ＧおよびＢの各入力ポートにおいて計２４本となり、ま
た電源接続線の本数は８本で済むことになる。因みに、
従来技術による外部基準電源に対応して電圧選択を行う
構成においては、電源接続線の本数は２５６本となり、
実現不可能な本数となる。In the case of this embodiment, the number of display data buses connecting the external display controller and the liquid crystal display device is 3 × (M + N). Can be reduced to M by providing the voltage selector 7 in the middle.
This is concretely described as follows. That is,
256 gradations (1 for digital full color display)
6.7 million colors), according to the invention, M = 3 bits,
N = 5 bits, and the number of display data buses is R,
The total number of input ports for G and B is 24, and the number of power supply connection lines is only eight. By the way,
In a configuration in which voltage selection is performed in response to an external reference power supply according to the related art, the number of power supply connection lines is 256, and
This is an unrealizable number.
【００１７】図４（ａ）、（ｂ）、（ｃ）および（ｄ）
に示されるのは、外部表示コントローラより供給される
基準パルス１０８と、パルス幅変調回路３より出力され
る任意の変調出力と、前以て選択されている外部基準電
源電圧Ｖi （ｉは、０〜２Ｍの範囲内に含まれる任意
数）と、ＡＮＤ回路の論理積出力として、液晶表示装置
より出力される信号との相互の時間位相関係を示す図で
ある。なお、図４（ａ）、（ｂ）、（ｃ）および（ｄ）
において、Ｔは基準周期を表わしている。この図４によ
り、１水平期間即ち基準周期ごとに、当該液晶表示装置
より所望の表示出力信号が得られることが理解される。FIGS. 4 (a), (b), (c) and (d)
Are the reference pulse 108 supplied from the external display controller, an arbitrary modulation output from the pulse width modulation circuit 3, and the external reference power supply voltage V i (i FIG. 7 is a diagram illustrating a mutual time phase relationship between an arbitrary number included in a range of 0 to 2M) and a signal output from the liquid crystal display device as a logical product output of an AND circuit. 4 (a), (b), (c) and (d)
, T represents a reference cycle. It is understood from FIG. 4 that a desired display output signal is obtained from the liquid crystal display device for each horizontal period, that is, for each reference period.
【００１８】図２に示されるのは、本発明の第２の実施
例におけるソース・ドライバを示すブロック図である。
図２に示されるように、本実施例におけるソース・ドラ
イバは、シフト・レジスタ８と、データ・レジスタ９
と、マルチプレクサ１０と、パルス幅変調回路１１と、
レベル・シフタ１２と、ラッチ回路１３と、ｎ個のＡＮ
Ｄ回路１４−１、１４−２、……、１４−ｎと、電圧セ
レクタ１５とを備えて構成される。FIG. 2 is a block diagram showing a source driver according to a second embodiment of the present invention.
As shown in FIG. 2, the source driver according to the present embodiment includes a shift register 8 and a data register 9.
, A multiplexer 10, a pulse width modulation circuit 11,
A level shifter 12, a latch circuit 13, and n ANs
, 14-n, and a voltage selector 15.
【００１９】本実施例の第１の実施例との相違点は、デ
ジタル表示データ入力用のデータ・レジスタ９における
当該表示データの取込み期間を、外部より制御すること
ができるように、シフト・レジスタ８を追加しているこ
とである。このシフト・レジスタ８に対して、外部クロ
ック信号１０７の入力に加えて、表示データ取込み制御
用のスタート・パルス信号１０９を入力することによ
り、１水平期間中において、ブランキング・タイムを自
由に設定することができるという利点が得られている。The difference between the present embodiment and the first embodiment is that a shift register is provided so that the display data fetching period in the digital display data input data register 9 can be externally controlled. 8 is added. By inputting a start pulse signal 109 for controlling display data capture to the shift register 8 in addition to the input of the external clock signal 107, a blanking time can be freely set during one horizontal period. The advantage is that it can be done.
【００２０】また、図３に示されるのは、本発明の第３
の実施例におけるソース・ドライバを示すブロック図で
ある。図３に示されるように、本実施例におけるソース
・ドライバは、データ・レジスタ１６と、マルチプレク
サ１７と、パルス幅変調回路１８と、レベル・シフタ１
９と、ラッチ回路２０と、ｎ個のＡＮＤ回路２１−１、
２１−２、……、２１−ｎと、ｎ個のコンデンサ２２−
１、２２−２、……、２２−ｎと、ｎ個の増幅器２３−
１、２３−２、……、２３−ｎと、電圧セレクタ２４と
を備えて構成される。FIG. 3 shows a third embodiment of the present invention.
FIG. 8 is a block diagram showing a source driver in the embodiment of FIG. As shown in FIG. 3, the source driver according to the present embodiment includes a data register 16, a multiplexer 17, a pulse width modulation circuit 18, and a level shifter 1.
9, a latch circuit 20, and n AND circuits 21-1,
21-2,..., 21-n, and n capacitors 22-
1, 22-2,..., 22-n and n amplifiers 23-
, 23-n, and a voltage selector 24.
【００２１】本実施例の第１の実施例との相違点は、マ
ルチプレクサ１７より液晶表示データが出力される回路
として、ｎ個のＡＮＤ回路２１−１、２１−２、……、
２１−ｎの出力側に、ｎ個のコンデンサ２２−１、２２
−２、……、２２−ｎと、ｎ個の増幅器２３−１、２３
−２、……、２３−ｎとが付加されていることである。
これにより、液晶表示装置において階調出力されたパル
ス電圧が、１水平期間中にコンデンサ２２−１、２２−
２、……、２２−ｎと増幅器２３−１、２３−２、…
…、２３−ｎとにより形成される回路ブロックを介して
保持され、振幅変調された出力電圧が、次の水平期間を
フルに活用して液晶に対する電圧印加（書込み）を可能
にするという利点がある。The present embodiment is different from the first embodiment in that n circuits AND-circuits 21-1, 21-2,...
On the output side of 21-n, n capacitors 22-1, 22 are connected.
-2,..., 22-n and n amplifiers 23-1, 23
,..., 23-n are added.
As a result, the pulse voltage output as a gradation in the liquid crystal display device is supplied to the capacitors 22-1, 22- during one horizontal period.
2,..., 22-n and amplifiers 23-1, 23-2,.
.. Has the advantage that the output voltage, which is held and amplitude-modulated through the circuit block formed by 23-n, enables voltage application (writing) to the liquid crystal by making full use of the next horizontal period. is there.
【００２２】[0022]
【発明の効果】以上説明したように、本発明は、外部基
準電源を介してパルス信号の変調を行うことにより、当
該外部基準電源との接続線本数を増すことなしに、階調
数を８〜１６階調よりフルカラーに対応する６４〜２５
６階調まで飛躍的に増大させることができるという効果
がある。As described above, according to the present invention, by modulating a pulse signal via an external reference power supply, the number of gradations can be reduced to 8 without increasing the number of connection lines with the external reference power supply. 64 to 25 corresponding to full color from 16 tones
There is an effect that it is possible to dramatically increase up to six gradations.
【図１】本発明の第１の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施例を示すブロック図であ
る。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施例を示すブロック図であ
る。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【図４】第１の実施例における動作信号を示すタイミン
グ図である。FIG. 4 is a timing chart showing operation signals in the first embodiment.
１、９、１６ データ・レジスタ ２、１０、１７ マルチプレクサ ３、１１、１８ パルス幅変調回路 ４、１２、１９ レベル・シフタ ５、１３、２０ ラッチ回路 ６−１〜６−ｎ、１４−１〜１４ｎ、２１−１〜２１〜
ｎ ＡＮＤ回路 ７、１５、２４ 電圧セレクタ ８ シフト・レジスタ ２２−１〜２２−ｎ コンデンサ ２３−１〜２３−ｎ 増幅器1, 9, 16 Data register 2, 10, 17 Multiplexer 3, 11, 18 Pulse width modulation circuit 4, 12, 19 Level shifter 5, 13, 20 Latch circuit 6-1 to 6-n, 14-1 14n, 21-1 to 21-
n AND circuit 7, 15, 24 Voltage selector 8 Shift register 22-1 to 22-n Capacitor 23-1 to 23-n Amplifier
Claims (3)
素子と液晶とにより形成され、当該スイッチング素子の
オン・オフ動作により画像を表示するアクティブ・マト
リクス方式の液晶表示装置において、 外部より入力される所定のクロック信号を介して、所定
の表示コントローラより入力されるＭ（正整数）ビット
のデジタル表示信号を入力して取込むデータ・レジスタ
と、 前記データ・レジスタより入力されるデジタル表示信号
を受けて、当該デジタル表示信号を介して、外部より供
給される複数の外部基準電源の内より１個の基準電圧を
選択して出力する複数出力に対応するマルチプレクサ
と、 Ｎ（正整数）ビットのデジタル表示信号を入力し、所定
の基準パルス信号を介して、当該デジタル表示信号をパ
ルス幅変調して出力するパルス幅変調回路と、 前記マルチプレクサより出力される複数の出力信号と、
前記パルス幅変調回路より出力されるパルス幅変調信号
との論理積演算処理を行い、液晶表示用の駆動信号とし
て出力する回路ブロックと、 を液晶パネルの駆動回路として備えることを特徴とする
液晶表示装置。1. An active matrix type liquid crystal display device comprising a switching element and a liquid crystal arranged in a matrix and displaying an image by an on / off operation of the switching element. Receiving a digital display signal of M (positive integer) bits input from a predetermined display controller via a clock signal and receiving the digital display signal input from the data register; A multiplexer corresponding to a plurality of outputs for selecting and outputting one reference voltage from a plurality of external reference power supplies supplied from the outside via the digital display signal, and an N (positive integer) bit digital display signal , And pulse-modulates the digital display signal through a predetermined reference pulse signal to output the pulse. A width modulation circuit; a plurality of output signals output from the multiplexer;
A circuit block for performing a logical product operation with a pulse width modulation signal output from the pulse width modulation circuit and outputting the result as a drive signal for liquid crystal display; and a liquid crystal panel drive circuit. apparatus.
素子と液晶とにより形成され、当該スイッチング素子の
オン・オフ動作により画像を表示するアクティブ・マト
リクス方式の液晶表示装置において、 外部より入力される所定のクロック信号およびスタート
・パルス信号を入力して、前記スタート・パルス信号を
介して、前記クロック信号のタイミングを制御調整して
出力するデータ・レジスタと、 前記データ・レジスタより入力されるクロック信号を介
して、所定の表示コントローラより入力されるＭ（正整
数）ビットのデジタル表示信号を入力して取込むデータ
・レジスタと、 前記データ・レジスタより入力されるデジタル表示信号
を受けて、当該デジタル表示信号を介して、外部より供
給される複数の外部基準電源の内より１個の基準電圧を
選択して出力する複数出力に対応するマルチプレクサ
と、 Ｎ（正整数）ビットのデジタル表示信号を入力し、所定
の基準パルス信号を介して、当該デジタル表示信号をパ
ルス幅変調して出力するパルス幅変調回路と、 前記マルチプレクサより出力される複数の出力信号と、
前記パルス幅変調回路より出力されるパルス幅変調信号
との論理積演算処理を行い、液晶表示用の駆動信号とし
て出力する回路ブロックと、 を液晶パネルの駆動回路として備えることを特徴とする
液晶表示装置。2. An active matrix type liquid crystal display device comprising a switching element and a liquid crystal arranged in a matrix and displaying an image by an on / off operation of the switching element. A data register that inputs a clock signal and a start pulse signal, controls and outputs the timing of the clock signal through the start pulse signal, and a clock signal input from the data register. A data register for receiving and inputting an M (positive integer) bit digital display signal input from a predetermined display controller; and receiving the digital display signal input from the data register to receive the digital display signal. Through one of a plurality of external reference power supplies supplied from outside. A multiplexer corresponding to a plurality of outputs for selecting and outputting a reference voltage, a digital display signal of N (positive integer) bits is input, and the digital display signal is pulse-width modulated via a predetermined reference pulse signal and output. A pulse width modulation circuit, a plurality of output signals output from the multiplexer,
A circuit block for performing a logical product operation with a pulse width modulation signal output from the pulse width modulation circuit and outputting the result as a drive signal for liquid crystal display; and a liquid crystal panel drive circuit. apparatus.
サより出力される複数の出力信号と、前記パルス幅変調
回路より出力されるパルス幅変調信号との論理積をとる
ＡＮＤ回路と、当該ＡＮＤ回路の出力端に、帰還増幅器
とコンデンサとにより形成されるレベル保持回路とを供
えることを特徴とする請求項１および２記載の液晶表示
装置。3. An AND circuit, wherein the circuit block performs an AND operation on a plurality of output signals output from the multiplexer and a pulse width modulation signal output from the pulse width modulation circuit, and an output of the AND circuit. 3. The liquid crystal display device according to claim 1, further comprising a level holding circuit formed by a feedback amplifier and a capacitor at an end.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6296392A JP2890964B2 (en) | 1992-03-19 | 1992-03-19 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6296392A JP2890964B2 (en) | 1992-03-19 | 1992-03-19 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06180562A JPH06180562A (en) | 1994-06-28 |
| JP2890964B2 true JP2890964B2 (en) | 1999-05-17 |
Family
ID=13215499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6296392A Expired - Lifetime JP2890964B2 (en) | 1992-03-19 | 1992-03-19 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890964B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3073486B2 (en) | 1998-02-16 | 2000-08-07 | キヤノン株式会社 | Image forming apparatus, electron beam apparatus, modulation circuit, and driving method of image forming apparatus |
| JP3644240B2 (en) | 1998-03-24 | 2005-04-27 | セイコーエプソン株式会社 | Digital driver circuit for electro-optical device and electro-optical device including the same |
-
1992
- 1992-03-19 JP JP6296392A patent/JP2890964B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06180562A (en) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2899969B2 (en) | LCD source driver | |
| US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
| JP3084293B2 (en) | LCD driver IC with pixel inversion operation | |
| US6011533A (en) | Image display device, image display method and display drive device, together with electronic equipment using the same | |
| JP3512710B2 (en) | Liquid crystal display | |
| US6462728B1 (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
| EP1299875A2 (en) | Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device | |
| JP3309968B2 (en) | Liquid crystal display device and driving method thereof | |
| JPH0950265A (en) | Driving circuit for color display device | |
| JP2890964B2 (en) | Liquid crystal display | |
| JPH0460583A (en) | Driving circuit of liquid crystal display device | |
| WO2000045364A1 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
| JPH07104716A (en) | Display device | |
| JP2005055616A (en) | Display device and its driving control method | |
| JPH09198012A (en) | Liquid crystal display device | |
| JP3309934B2 (en) | Display device | |
| JPH04100089A (en) | Gradation display driving circuit for active matrix liquid crystal display | |
| JP2003076338A (en) | Method for driving liquid crystal display device | |
| JP2965822B2 (en) | Power circuit | |
| JP3371319B2 (en) | Display device | |
| WO2022138372A1 (en) | Drive circuit and display device | |
| JPH10326089A (en) | Driving circuit for display device | |
| JP3240148B2 (en) | Liquid crystal display | |
| JP2000020027A (en) | Liquid crystal display device | |
| JP2003150126A (en) | Display drive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |