JP2890691B2 - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JP2890691B2 JP2890691B2 JP15678490A JP15678490A JP2890691B2 JP 2890691 B2 JP2890691 B2 JP 2890691B2 JP 15678490 A JP15678490 A JP 15678490A JP 15678490 A JP15678490 A JP 15678490A JP 2890691 B2 JP2890691 B2 JP 2890691B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- etching
- base
- trenching
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明上の利用分野〕 本発明は、エッチング方法に関する。本発明のエッチ
ング方法は、例えば電子材料（半導体装置など）の形成
において、例えばトレンチ（溝）を形成し、素子分離に
用いたり、トレンチキャパシタの形成に適用して、スタ
ックドキャパシタの如く多層にして用いる場合などのト
レンチ形成加工に使用でき、あるいは磁気薄膜のエッチ
ングに使用でき、また例えばマイクロメカニック機構の
形成において、例えば微細なシリコンモータ等を製造す
る場合などに利用することができる。
ング方法は、例えば電子材料（半導体装置など）の形成
において、例えばトレンチ（溝）を形成し、素子分離に
用いたり、トレンチキャパシタの形成に適用して、スタ
ックドキャパシタの如く多層にして用いる場合などのト
レンチ形成加工に使用でき、あるいは磁気薄膜のエッチ
ングに使用でき、また例えばマイクロメカニック機構の
形成において、例えば微細なシリコンモータ等を製造す
る場合などに利用することができる。
本発明は、下地とエッチング速度比のとれる材料によ
り下地上にマスク材料膜を形成し、該マスク材料膜を、
トレンチングの生ずる条件でエッチングし、形成された
トレンチング構造をそのままマスクにして下地をエッチ
ングすることによって、リソグラフィ工程を用いること
に伴う解像度で決まる微細化の制限を受けることなく、
微細な溝等のエッチング形成を可能ならしめたものであ
る。
り下地上にマスク材料膜を形成し、該マスク材料膜を、
トレンチングの生ずる条件でエッチングし、形成された
トレンチング構造をそのままマスクにして下地をエッチ
ングすることによって、リソグラフィ工程を用いること
に伴う解像度で決まる微細化の制限を受けることなく、
微細な溝等のエッチング形成を可能ならしめたものであ
る。
従来より、微細加工を行うための各種のエッチング方
法が知られている。例えば、半導体装置製造の分野で
は、シリコン半導体層上にマスクを形成し、該マスクを
用いてシリコン半導体をエッチングする技術が数多く知
られている。例えば単結晶シリコン等に深い溝を形成し
て、これを素子分離に応用する、いわゆるトレンチアイ
ソレーション技術が知られている。このようなトレンチ
アイソレーション技術は、半導体素子の微細化に伴い、
必要不可欠な技術となっていると言える。
法が知られている。例えば、半導体装置製造の分野で
は、シリコン半導体層上にマスクを形成し、該マスクを
用いてシリコン半導体をエッチングする技術が数多く知
られている。例えば単結晶シリコン等に深い溝を形成し
て、これを素子分離に応用する、いわゆるトレンチアイ
ソレーション技術が知られている。このようなトレンチ
アイソレーション技術は、半導体素子の微細化に伴い、
必要不可欠な技術となっていると言える。
上記トレンチアイソレーション技術において、アイソ
レーション用の溝は、シリコン基板に、リソグラフィ工
程を経て、反応性イオンエッチング法（RIE）によって
形成するのが一般的な従来の手法である。
レーション用の溝は、シリコン基板に、リソグラフィ工
程を経て、反応性イオンエッチング法（RIE）によって
形成するのが一般的な従来の手法である。
しかし、上記従来のリソグラフィ工程を利用した技術
により溝を形成する場合、溝幅で決定されるアイソレー
ション幅は、不可避的にリソグラフィの解像度によって
決まってしまう。このため、例えば今後のULSI製造プロ
セスで要求される如き、より微細なアイソレーション領
域の形成のためには、このようにリソグラフィ工程での
解像度により微細化が限定されてしまうのでは、更なる
微細化の要講を満たすことができず、不都合である。
により溝を形成する場合、溝幅で決定されるアイソレー
ション幅は、不可避的にリソグラフィの解像度によって
決まってしまう。このため、例えば今後のULSI製造プロ
セスで要求される如き、より微細なアイソレーション領
域の形成のためには、このようにリソグラフィ工程での
解像度により微細化が限定されてしまうのでは、更なる
微細化の要講を満たすことができず、不都合である。
上記のような事情から、リソグラフィ解像度に制御さ
れない微細なアイソレーション用の溝を形成できるプロ
セスが切望されている。かつそのプロセスが、セルフア
ラインで（即ち自己整合的に）、微細な溝を形成できる
ものであることが、望まれているのである。
れない微細なアイソレーション用の溝を形成できるプロ
セスが切望されている。かつそのプロセスが、セルフア
ラインで（即ち自己整合的に）、微細な溝を形成できる
ものであることが、望まれているのである。
本発明者は、先に、ペリフェラルエッチング技術の考
え方をもとにして、単結晶シリコントレンチエッチング
時の条件を工夫し、これによりシリコン基板にトレンチ
ングを作り、これをそのまま微細溝として利用する技術
を提案した（特開平２−10830号）。
え方をもとにして、単結晶シリコントレンチエッチング
時の条件を工夫し、これによりシリコン基板にトレンチ
ングを作り、これをそのまま微細溝として利用する技術
を提案した（特開平２−10830号）。
この技術は、第７図に示すように、シリコン半導体層
１′上にマスク２′を形成して該マスク２′を用いてシ
リコン半導体層１′をエッチングするに際し、エッチン
グ時に発生する反応生成物６′をマスク２′の開口部
３′の中心部にのみ堆積させ、これをマスクにシリコン
半導体層１′を異方性エッチングすることにより、微細
な溝等をエッチング形成したものである。反応生成物
６′を、半導体層１′の露出部において、上記開口部
３′の中央部にのみ堆積させるようにするのは、マスク
２′の開口部３′の開口径ｌと深さＷとの比を制御する
ことにより行う。例えば、第８図に示す例では、マスク
膜厚により決まるＷを2.0μｍ、開口径ｌを1.0μｍとし
て、微細な溝５′を得るようにしたものである。
１′上にマスク２′を形成して該マスク２′を用いてシ
リコン半導体層１′をエッチングするに際し、エッチン
グ時に発生する反応生成物６′をマスク２′の開口部
３′の中心部にのみ堆積させ、これをマスクにシリコン
半導体層１′を異方性エッチングすることにより、微細
な溝等をエッチング形成したものである。反応生成物
６′を、半導体層１′の露出部において、上記開口部
３′の中央部にのみ堆積させるようにするのは、マスク
２′の開口部３′の開口径ｌと深さＷとの比を制御する
ことにより行う。例えば、第８図に示す例では、マスク
膜厚により決まるＷを2.0μｍ、開口径ｌを1.0μｍとし
て、微細な溝５′を得るようにしたものである。
上記第７図及び第８図を用いて説明した従来技術に
も、更に改良すべき問題点がある。
も、更に改良すべき問題点がある。
第１に、この従来技術では、マスク２′の開口部３′
の深さＷは、2.0μｍ程度にする必要がある。このため
にはマスク２′の膜厚を2.0μｍ位にしなければなら
ず、これはかなり厚い膜厚である。かつ、Ｗとｌで定め
られる開口部３′のアスペクト比を高くする必要があ
り、この加工は必ずしも容易ではない。第２に、反応生
成物６′の堆積を多くすることが必須であり、この制御
も必ずしも容易ではない。即ち、上記従来技術を利用す
るには、少なくとも上記第1,第２のいずれかを実現しな
ければならず、これは必ずしも実用的とは言い難い。
の深さＷは、2.0μｍ程度にする必要がある。このため
にはマスク２′の膜厚を2.0μｍ位にしなければなら
ず、これはかなり厚い膜厚である。かつ、Ｗとｌで定め
られる開口部３′のアスペクト比を高くする必要があ
り、この加工は必ずしも容易ではない。第２に、反応生
成物６′の堆積を多くすることが必須であり、この制御
も必ずしも容易ではない。即ち、上記従来技術を利用す
るには、少なくとも上記第1,第２のいずれかを実現しな
ければならず、これは必ずしも実用的とは言い難い。
本発明は、上記問題点を解決し、リソグラフィ工程の
解像度に限定されることなく下地に微細な溝等を形成で
き、しかもその場合マスク膜厚やその開口部のアスペク
ト比を大きくする必要等の実用上の隘路を解決した、実
用上有利な技術を提供せんとするものである。
解像度に限定されることなく下地に微細な溝等を形成で
き、しかもその場合マスク膜厚やその開口部のアスペク
ト比を大きくする必要等の実用上の隘路を解決した、実
用上有利な技術を提供せんとするものである。
本発明のエッチング方法は、下地上に、下地とエッチ
ング速度比のとれる材料によりマスク材料膜を形成し、
該マスク材料膜を、トレンチングの生ずる条件でエッチ
ングし、形成されたトレンチングを有する構造をマスク
にして下地をエッチングすることを特徴とするエッチン
グ方法であり、この構成をとることによって、上述した
問題点を解決したものである。
ング速度比のとれる材料によりマスク材料膜を形成し、
該マスク材料膜を、トレンチングの生ずる条件でエッチ
ングし、形成されたトレンチングを有する構造をマスク
にして下地をエッチングすることを特徴とするエッチン
グ方法であり、この構成をとることによって、上述した
問題点を解決したものである。
本発明の構成について、後記詳述する本発明の一実施
例を示す第１図を用いて略述すると、次のとおりであ
る。
例を示す第１図を用いて略述すると、次のとおりであ
る。
本発明のエッチング方法は、第１図に例示するよう
に、下地１上に、下地１とエッチング速度比のとれる材
料によりマスク材料膜２を形成し（第１図（ａ））、該
マスク材料膜２を、トレンチング４の生ずる条件でエッ
チングし（第１図（ｂ））、形成されたトレンチング４
を有する構造をマスクにして下地１をエッチングする
（第１図（ｃ））技術である。
に、下地１上に、下地１とエッチング速度比のとれる材
料によりマスク材料膜２を形成し（第１図（ａ））、該
マスク材料膜２を、トレンチング４の生ずる条件でエッ
チングし（第１図（ｂ））、形成されたトレンチング４
を有する構造をマスクにして下地１をエッチングする
（第１図（ｃ））技術である。
トレンチングは、形成すべき溝等の開口の周辺がその
部分のみ特に深くエッチングされて幅狭の周溝状に形成
されるもので、各種要因により生じ、開口を埋め込みす
る場合に埋め込み不良をもたらすことがあるなど、良好
な形状の開口を得るためにはむしろ発生を防止すべきと
されていたものである。本発明は逆にこれをたくみに利
用した技術ということができる。
部分のみ特に深くエッチングされて幅狭の周溝状に形成
されるもので、各種要因により生じ、開口を埋め込みす
る場合に埋め込み不良をもたらすことがあるなど、良好
な形状の開口を得るためにはむしろ発生を防止すべきと
されていたものである。本発明は逆にこれをたくみに利
用した技術ということができる。
本発明において、下地としては、エッチング加工され
る各種の素材を任意に用いることができ、例えば半導体
装置形成用のシリコン基板、マイクロメカニック機構形
成用材料など各種のものを挙げることができる。
る各種の素材を任意に用いることができ、例えば半導体
装置形成用のシリコン基板、マイクロメカニック機構形
成用材料など各種のものを挙げることができる。
マスク材料としては、下地の材料とエッチング速度比
がとれ、かつトレンチングの生ずる条件でエッチングで
きるものであれば特に限定はない。例えば、下地がSiで
ある場合、SiO2等のシリコン酸化物やSiN（シリコン窒
化物）などの材料を用いることができる。
がとれ、かつトレンチングの生ずる条件でエッチングで
きるものであれば特に限定はない。例えば、下地がSiで
ある場合、SiO2等のシリコン酸化物やSiN（シリコン窒
化物）などの材料を用いることができる。
本発明によれば、例示した第１図（ｂ）に略示したよ
うな開口３の周辺のトレンチング３をマスクにして、こ
のトレンチング３の幅に対応した微細な溝５（第１図
（ｃ）の例示参照）を形成できる。これは、リソグラフ
ィの解像度により決まる最小寸法幅（これは、開口３の
幅の最小寸法を決定する）よりもはるかに微細な寸法の
溝の形成を可能ならしめる。しかも、従来技術のような
反応形成物６′の特殊な堆積（第７図参照）や、マスク
膜厚やその開口のアスペクト比（第８図参照）を特に大
きくする必要はない。
うな開口３の周辺のトレンチング３をマスクにして、こ
のトレンチング３の幅に対応した微細な溝５（第１図
（ｃ）の例示参照）を形成できる。これは、リソグラフ
ィの解像度により決まる最小寸法幅（これは、開口３の
幅の最小寸法を決定する）よりもはるかに微細な寸法の
溝の形成を可能ならしめる。しかも、従来技術のような
反応形成物６′の特殊な堆積（第７図参照）や、マスク
膜厚やその開口のアスペクト比（第８図参照）を特に大
きくする必要はない。
以下本発明の実施例について、図面を参照して説明す
る。但し当然のことではあるが、本発明は以下の実施例
により限定されるものではない。
る。但し当然のことではあるが、本発明は以下の実施例
により限定されるものではない。
実施例−１ 本実施例は、半導体装置に0.1μｍ以下の径の超微細
な溝を形成する場合に、本発明を利用したものである。
な溝を形成する場合に、本発明を利用したものである。
第１図を参照する。
本実施例では、シリコン基板（単結晶シリコン基板
等）を下地１とし、この上にSiO2膜を形成してマスク材
料膜２とする。更にこの上にレジスト層を形成し、パタ
ーニングして、レジストパターン21を形成し、第１図
（ａ）のようにする。
等）を下地１とし、この上にSiO2膜を形成してマスク材
料膜２とする。更にこの上にレジスト層を形成し、パタ
ーニングして、レジストパターン21を形成し、第１図
（ａ）のようにする。
次いで、マスク材料膜２を、トレンチングの生ずる条
件でエッチングするのであるが、本実施例では、マグネ
トロンRIEを用い、次の条件で、SiO2エッチング用のフ
ッ素系ガス等を用い、SiO2膜であるこのマスク材料膜２
をエッチングした。即ち、例えば、 ガス系及び流量:CHF3＝50SCOM 圧 力 :2Pa パワー密度 :2.7W/cm2 の条件で、エッチングを行う。これは、一般的なエッチ
ング条件としてはパワー密度が大きく、圧力が小さい条
件であり、これによってトレンチングを生じせしめる。
上記条件により、マスク材料（ここではSiO2）膜２をエ
ッチングして、開口３を形成した。
件でエッチングするのであるが、本実施例では、マグネ
トロンRIEを用い、次の条件で、SiO2エッチング用のフ
ッ素系ガス等を用い、SiO2膜であるこのマスク材料膜２
をエッチングした。即ち、例えば、 ガス系及び流量:CHF3＝50SCOM 圧 力 :2Pa パワー密度 :2.7W/cm2 の条件で、エッチングを行う。これは、一般的なエッチ
ング条件としてはパワー密度が大きく、圧力が小さい条
件であり、これによってトレンチングを生じせしめる。
上記条件により、マスク材料（ここではSiO2）膜２をエ
ッチングして、開口３を形成した。
この時、開口３の底部には、CF系ポリマーの不均一な
堆積や、斜め入射散乱イオンの影響などの理由と考えら
れるトレンチング４を生ずる。これにより第１図（ｂ）
の構造が得られる。
堆積や、斜め入射散乱イオンの影響などの理由と考えら
れるトレンチング４を生ずる。これにより第１図（ｂ）
の構造が得られる。
次にエッチング条件を変え、形成されたトレンチング
４を有する構造をマスクにして、下地１をエッチングす
る（このとき、レジストパータン21は除去しても、残し
たままでもよい）。ここでは、トレンチング４を生じた
SiO2開口３をマスクに、RFバイアス印加型ECRエッチン
グ装置で、SiO2マスクのSiエッチング用のガス、例えば
SiCl4/N2混合ガス系を用いて下地１であるシリコン基板
にトレンチエッチング（溝形成エッチング）を行う。ト
レンチング４を有するマスク材料構造がマスクとなるの
で、溝５の幅は非常に微細なものが、セルフアラインで
形成できる。なおガス系はSiCl4:N2＝1:1の流量比で用
いることができ、またこれを更にCl2を50vol％以下添加
して用いることもできる（特開平１−117035号参照）。
４を有する構造をマスクにして、下地１をエッチングす
る（このとき、レジストパータン21は除去しても、残し
たままでもよい）。ここでは、トレンチング４を生じた
SiO2開口３をマスクに、RFバイアス印加型ECRエッチン
グ装置で、SiO2マスクのSiエッチング用のガス、例えば
SiCl4/N2混合ガス系を用いて下地１であるシリコン基板
にトレンチエッチング（溝形成エッチング）を行う。ト
レンチング４を有するマスク材料構造がマスクとなるの
で、溝５の幅は非常に微細なものが、セルフアラインで
形成できる。なおガス系はSiCl4:N2＝1:1の流量比で用
いることができ、またこれを更にCl2を50vol％以下添加
して用いることもできる（特開平１−117035号参照）。
これにより、第１図（ｃ）に示す0.1μｍ以下の径
（幅）の超微細な溝５を有する構造が得られる。
（幅）の超微細な溝５を有する構造が得られる。
実施例−２ この実施例は、本発明を、バイポーラデバイスの形成
に適用した応用例である。
に適用した応用例である。
第２図に断面図で示すのは、例えば高速ECL等のバイ
ポーラデバイスである。第２図中、符号71はコレクタ、
72はエミッタ、73はベースの各電極である。74は、エミ
ッタ領域のn+領域である。75は該n+領域74に近接するp+
領域である。81,82はポリシリコン層である。83,84はイ
ンシュレータである。
ポーラデバイスである。第２図中、符号71はコレクタ、
72はエミッタ、73はベースの各電極である。74は、エミ
ッタ領域のn+領域である。75は該n+領域74に近接するp+
領域である。81,82はポリシリコン層である。83,84はイ
ンシュレータである。
高速ECL等のバイポーラデバイスでは、エミッタ幅を
狭めて、素子の高速化を図ることが行われているが、こ
のとき、第２図に示すように、集積度を上げるため、ベ
ース領域のコンタクトをポリシリコン81でとっており、
この部分の拡散層はかなりの高濃度となる。このため、
従来は見られなかったエミッタからベースへのキャリア
の注入が横方向に起こって、素子のスピードを遅らせる
いわゆるサイドインジェクション（Side Injection）効
果が出てきてしまう。つまり、第３図に略示する如く、
エミッタ領域のn+領域74から、矢印Ｉで示すように、ベ
ース方向へキャリアの注入が生じるのである。これを防
止するには、狭いエミッタの拡散層（n+領域74）の側部
に、第４図に示すようなインシュレータ領域９を形成し
て、注入が矢印II方向に起こるようにすればよい。第２
図の例は、同図に示すように、このようなインシュレー
タ領域９を、幅0.1μｍ程度設けて分離用アイソレーシ
ョン領域としたものであり、かかるインシュレータ領域
９の形成に、本発明のエッチング方法を適用したもので
ある（実施例−１参照）。
狭めて、素子の高速化を図ることが行われているが、こ
のとき、第２図に示すように、集積度を上げるため、ベ
ース領域のコンタクトをポリシリコン81でとっており、
この部分の拡散層はかなりの高濃度となる。このため、
従来は見られなかったエミッタからベースへのキャリア
の注入が横方向に起こって、素子のスピードを遅らせる
いわゆるサイドインジェクション（Side Injection）効
果が出てきてしまう。つまり、第３図に略示する如く、
エミッタ領域のn+領域74から、矢印Ｉで示すように、ベ
ース方向へキャリアの注入が生じるのである。これを防
止するには、狭いエミッタの拡散層（n+領域74）の側部
に、第４図に示すようなインシュレータ領域９を形成し
て、注入が矢印II方向に起こるようにすればよい。第２
図の例は、同図に示すように、このようなインシュレー
タ領域９を、幅0.1μｍ程度設けて分離用アイソレーシ
ョン領域としたものであり、かかるインシュレータ領域
９の形成に、本発明のエッチング方法を適用したもので
ある（実施例−１参照）。
仮に、従来のプロセスでこのような幅0.1μｍ程度の
インシュレータ領域９を設けようとすると、第５図に図
示するように、エミッタとなる拡散層（n+領域74）を覆
って、ベース領域との間にフォトレジストマスク21′を
形成しなくてはならず、工程増という問題があることは
勿論、基本的にリソグラフィの合わせや解像度の点か
ら、実質上このようなマスクを形成することは不可能で
あった。これに対し、本発明を用いれば、第６図に示す
ように、0.5〜0.6μｍ程度のエミッタ領域（n+領域74）
の端部に、セルフアラインでインシュレーション領域の
形成用の浅い溝を形成することが可能となり、これでイ
ンシュレータ領域９を形成でき、よって、第２図の如き
インシュレータ領域９を有する素子の形成が実現できる
のである。このように本発明を用いれば、本実施例の如
きECL素子について、そのアクセスタイム向上に寄与す
ることができる。
インシュレータ領域９を設けようとすると、第５図に図
示するように、エミッタとなる拡散層（n+領域74）を覆
って、ベース領域との間にフォトレジストマスク21′を
形成しなくてはならず、工程増という問題があることは
勿論、基本的にリソグラフィの合わせや解像度の点か
ら、実質上このようなマスクを形成することは不可能で
あった。これに対し、本発明を用いれば、第６図に示す
ように、0.5〜0.6μｍ程度のエミッタ領域（n+領域74）
の端部に、セルフアラインでインシュレーション領域の
形成用の浅い溝を形成することが可能となり、これでイ
ンシュレータ領域９を形成でき、よって、第２図の如き
インシュレータ領域９を有する素子の形成が実現できる
のである。このように本発明を用いれば、本実施例の如
きECL素子について、そのアクセスタイム向上に寄与す
ることができる。
上述の如く本発明のエッチング方法によれば、リソグ
ラフィ工程の解像度に加工寸法が限定されることなく、
微細な溝をシリコン基板に形成することができ、これを
しかも、容易に制御性良く達成できる。
ラフィ工程の解像度に加工寸法が限定されることなく、
微細な溝をシリコン基板に形成することができ、これを
しかも、容易に制御性良く達成できる。
【図面の簡単な説明】 第１図（ａ）〜（ｃ）は、実施例−１の工程を断面図で
示す図、第２図は、実施例−２の本発明を適用して形成
した半導体装置の一例の断面図、第３図及び第４図は、
該実施例の作用説明図、第５図及び第６図は、従来技術
と本発明適用の技術との対比説明図、第７図及び第８図
は従来技術を示す図である。 １……下地（シリコン基板）、２……マスク材料膜、３
……開口、４……トレンチング、５……溝。
示す図、第２図は、実施例−２の本発明を適用して形成
した半導体装置の一例の断面図、第３図及び第４図は、
該実施例の作用説明図、第５図及び第６図は、従来技術
と本発明適用の技術との対比説明図、第７図及び第８図
は従来技術を示す図である。 １……下地（シリコン基板）、２……マスク材料膜、３
……開口、４……トレンチング、５……溝。
Claims (1)
- 【請求項１】下地上に、下地とエッチング速度比のとれ
る材料によりマスク材料膜を形成し、 該マスク材料膜を、トレンチングの生ずる条件でエッチ
ングし、 形成されたトレンチングを有する構造をマスクにして下
地をエッチングすることを特徴とするエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15678490A JP2890691B2 (ja) | 1990-06-15 | 1990-06-15 | エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15678490A JP2890691B2 (ja) | 1990-06-15 | 1990-06-15 | エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0448729A JPH0448729A (ja) | 1992-02-18 |
| JP2890691B2 true JP2890691B2 (ja) | 1999-05-17 |
Family
ID=15635238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15678490A Expired - Fee Related JP2890691B2 (ja) | 1990-06-15 | 1990-06-15 | エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890691B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406302B2 (ja) | 2001-01-16 | 2003-05-12 | 株式会社半導体先端テクノロジーズ | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 |
-
1990
- 1990-06-15 JP JP15678490A patent/JP2890691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448729A (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5330879A (en) | Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer | |
| JP2548888B2 (ja) | 半導体装置の製造方法 | |
| US4534826A (en) | Trench etch process for dielectric isolation | |
| US4722910A (en) | Partially self-aligned metal contact process | |
| CA1175956A (en) | Semiconductor integrated circuits and manufacturing process thereof | |
| US4460434A (en) | Method for planarizing patterned surfaces | |
| JPS6118147A (ja) | 半導体デバイスの形成方法 | |
| US6172411B1 (en) | Self-aligned contact structures using high selectivity etching | |
| US6180517B1 (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| JPH0476496B2 (ja) | ||
| JP2973423B2 (ja) | 超伝導素子とその製造方法 | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| JP3362397B2 (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JP2890691B2 (ja) | エッチング方法 | |
| JP3398905B2 (ja) | 微細パタン形成法 | |
| JP3716523B2 (ja) | 半導体装置の製造方法 | |
| JP3555333B2 (ja) | 半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| KR100430690B1 (ko) | 반도체소자의콘택형성방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR100634267B1 (ko) | 반도체 장치에서 소자 분리 영역의 형성 방법 | |
| JPH0422021B2 (ja) | ||
| US6326310B1 (en) | Method and system for providing shallow trench profile shaping through spacer and etching | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |