JP2885181B2 - スミア除去回路 - Google Patents

スミア除去回路

Info

Publication number
JP2885181B2
JP2885181B2 JP8133163A JP13316396A JP2885181B2 JP 2885181 B2 JP2885181 B2 JP 2885181B2 JP 8133163 A JP8133163 A JP 8133163A JP 13316396 A JP13316396 A JP 13316396A JP 2885181 B2 JP2885181 B2 JP 2885181B2
Authority
JP
Japan
Prior art keywords
video signal
smear
signal
line memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8133163A
Other languages
English (en)
Other versions
JPH09322069A (ja
Inventor
雄一 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8133163A priority Critical patent/JP2885181B2/ja
Publication of JPH09322069A publication Critical patent/JPH09322069A/ja
Application granted granted Critical
Publication of JP2885181B2 publication Critical patent/JP2885181B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スミア除去回路に
関し、例えば、CCD等の撮像素子を用いた撮像装置に
適用されるスミアの除去回路に関する。
【0002】
【従来の技術】従来、CCD等の撮像素子を用いた撮像
装置では、強い光が素子に入射すると、画面上の垂直方
向で帯状にスミアと呼ばれる偽信号が発生する。この様
なスミアの発生は、映像上かなり目立ったノイズ源とな
り、映像の視認性を大きく損なわせる。このため、スミ
アの除去は画質の改善上において重要な課題となってい
る。本発明のスミアの除去回路は、スミアの除去処理に
係わる画像保障回路として撮像装置等へ適用される。
【0003】撮像素子からの映像信号からスミアを除去
する技術に、従来例1の特開昭52−64219号公報
に記載されているものがある。本従来例では、CCD撮
像素子の垂直空送り期間に出力されるスミア成分をライ
ンメモリに記憶し、CCD撮像素子の映像信号の各ライ
ン信号毎にラインメモリの出力を減算して、スミアを除
去するものである。
【0004】しかし、CCD撮像素子からのスミア成分
出力と映像信号出力とには、同程度のノイズが含まれて
いる。このため、減算の結果、映像信号のS/N比が劣
化してしまうという問題点がある。
【0005】この問題点を改善した技術に、従来例2の
特開平4−280579号公報に開示されたものがあ
る。本従来例では、映像信号からスミアの水平方向の位
置情報並びにレベル情報を検出する手段と、γ補正回路
と、ゲインコントロール回路とで、映像信号のS/N比
を劣化させることなくスミア成分を抑圧・低減させてい
る。
【0006】また、従来例3の特開昭62−13797
9号公報では、CCD撮像素子のスミア出力をNライン
分加算することで、ノイズ成分をNの平方根に減少させ
てから、映像信号を減算している。この手順により、映
像信号のS/N比の低下を図っている。
【0007】さらに、従来例4の特開平6−22223
号公報では、高輝度スポット発生タイミング前は撮像出
力より検出したスミア成分が減算され、高輝度スポット
発生タイミング後は予測されたスミア成分が減算され
る。本従来例の手順によれば、フリッカの周期性を利用
して高輝度スポット発生後のスミア成分を予測して除去
している。
【0008】
【発明が解決しようとする課題】しかしながら、上記の
各従来例は下記の問題点を伴う。第1の問題点は、映像
のS/N比の低下を防ぐこととスミアを完全に除去する
こととを両立させることができないことである。その理
由は、従来例2の特開平4−280579号公報の技術
では、スミア成分を加算する回数Nをそれほど大きくで
きない。このため、映像のS/N比はある程度劣化して
しまう。さらに、映像のS/N比の劣化はないが、信号
のレベルを抑圧するだけである。
【0009】また、従来例3の特開昭62−13797
9号公報の技術では、映像信号のS/N比の劣化はない
が、信号のレベルを抑圧するだけである。よって、スミ
アは低減されるだけであり完全には除去されない。
【0010】第2の問題点は、夜間等の周囲が暗い映像
であり、視認性に大きな悪影響のあるスミアの発生に対
しては効果が小さい。例えば、自動車のヘッドライト等
の強い照明光により生じたスミアの場合である。その理
由は、このようなスミアの発生の場合、真の映像信号の
レベルが小さいことから、高いS/N比が特に要求され
るからである。さらに、真の映像信号に較べてスミア成
分が大きなレベルになってしまうため、基本的にレベル
の抑圧では効果が生じないからである。
【0011】本発明は、簡素な回路構成で映像信号のS
/N比を損なわずスミアを除去するスミア除去回路を提
供することを目的とする。
【0012】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のスミア除去回路は、入力映像信号を所定時
間遅延して第1遅延映像信号を出力する第1の遅延回路
と、第1遅延映像信号をさらに所定時間遅延して第2遅
延映像信号を出力する第2の遅延回路と、第1遅延映像
信号から入力映像信号並びに第2遅延映像信号を減算す
る演算回路と、この減算結果の信号を所定のレベルと比
較しこの所定レベル以上の場合に比較信号を出力する第
1の比較器と、入力映像信号と第2遅延映像信号とから
内挿補間処理を行い補間映像信号を出力する補間回路
と、所定の値を記憶する第1のラインメモリと、比較信
号の出力に応じて第1のラインメモリの記憶する値を+
1加算する加算器と、第1のラインメモリの記憶してい
る値の大きさに応じて入出力のラインを切替えて映像出
力信号を出力する切替器とを有して構成され、この切替
器が第1遅延映像信号と補間映像信号の何れかを選択的
に切替えて映像出力信号とすることを特徴としている。
【0013】さらに、上記のスミア除去回路は、第1の
ラインメモリの値を記憶する第2のラインメモリと、こ
の第2のラインメモリが記憶している値と所定値とを比
較する第2の比較器とを有し、この第2の比較器の比較
結果に基づき切替器の切替え動作を制御するとよい。
【0014】なお、上記の演算回路は、映像入力信号と
第1遅延映像信号と第2遅延映像信号の3つの時間的に
連続した信号を演算処理し、この減算結果に基づき第1
の比較器がスミアにより入力映像信号のレベルが持ち上
がった部分を検出し、この検出によりスミアの位置が縦
方向に計数された値が第1のラインメモリに記憶され、
切替器の切替え動作により、入力映像信号に含まれるス
ミアを除去するとよい。
【0015】
【発明の実施の形態】次に添付図面を参照して本発明に
よるスミア除去回路の実施の形態を詳細に説明する。図
1〜図3を参照すると本発明のスミア除去回路の一実施
形態が示されている。図1は本実施形態のスミア除去回
路の回路構成例、図2がスミアを有する画像例、図3が
スミア除去手順を説明するためのタイミング図である。
【0016】図1を参照すると、映像入力端子1へは、
不図示の撮像装置からスミアを含んだ映像信号が入力さ
れる。第1の遅延回路11は、映像入力端子1と接続さ
れ、入力映像信号を所定時間遅延して第1遅延映像信号
を出力する。第2の遅延回路12は、第1の遅延回路1
1と接続され、信号をさらに所定時間遅延して第2遅延
映像信号を出力する。
【0017】演算回路13は、映像入力端子1と第1の
遅延回路11と第2の遅延回路12と接続され、映像入
力信号と第1遅延映像信号と第2遅延映像信号の3つの
時間的に連続した信号を演算処理し、スミアにより映像
信号レベルが持ち上がった部分を検出する。
【0018】第1の比較器14は、演算回路13に接続
され信号が所定のレベル以上であると信号を発生する。
加算器15は、第1の比較器14と第1のラインメモリ
16とに接続され、比較器14が出力信号を発生した時
のみ第1のラインメモリ16の値を+1数値加算する。
これにより第1のラインメモリ16には、スミアの位置
を縦方向に計数した値が記憶される。
【0019】第2のラインメモリ17は、第1のライン
メモリ16に接続され、第1のラインメモリ16の値を
一時保持する。第2の比較器18は、第2のラインメモ
リ17に接続され、所定の値以上の値が入力されると、
切替信号を出力する。補間回路19は、映像入力端子1
と第2の遅延回路12に接続され、入力映像信号と第2
遅延映像信号とから内挿補間処理を行い、補間映像信号
を出力する。
【0020】切替器20は、補間回路19の出力端子お
よび第1の遅延回路11の出力端子と接続され、通常は
第1遅延映像信号側と接続しており、切替信号が入力さ
れると補間映像信号側の出力端子へ接続を切り替える。
映像出力端子2からは、スミアが除去された映像信号が
出力される。
【0021】次に、本実施形態のスミア除去回路の動作
について図1,図2,図3を参照して説明する。撮像装
置で発生するスミアの中でも、視認性に特に大きな悪影
響のあるスミアは、例えば、夜間のように背景が暗い映
像下で、自動車のヘッドライトのような強い照明光の高
輝度点により生じたスミアであり、これを除去すること
が重要である。
【0022】図2は、このような状況の映像を示す図で
あり、背景は映像レベルが低い暗い領域R0であり、そ
こに少し明るい領域R1とスミアではない明るい領域R
2とがある。ここに2つのスミア発生の原因となる高輝
度点が存在し、縦方向にそれぞれスミアR3,スミアR
4が発生しているものとする。また、図3は、図1の主
要部における信号の形態を、映像信号の水平同期を時間
軸として表している。図2に示されるイ−イ部の映像信
号についての処理動作を、図3を参照して以下に説明す
る。
【0023】撮像装置からのスミアを含んだ入力映像信
号は、映像入力端子1へ入力される。図3の(A)は、
映像入力端子1の信号の波形を示す。時間T1〜T2に
おいてスミアR3の領域、時間T3〜T8において少し
明るい領域R1、時間T4〜T5においてスミアR4の
領域、時間T6〜T7において明るい領域R2がそれぞ
れ表れている。
【0024】入力映像信号は、第1の遅延回路11に入
力され、第1遅延映像信号として出力される。第1遅延
映像信号はつづいて第2の遅延回路12に入力され、第
2遅延映像信号として出力される。
【0025】次に、この3つの信号、すなわち入力映像
信号、第1遅延映像信号、第2遅延映像信号は、それぞ
れ演算回路13に入力される。これらの信号と演算回路
13の加減算入力端子との関係において、第1遅延映像
信号が+端子、入力映像信号および第2遅延映像信号が
−端子へ入力される。よって、演算回路13では、第1
遅延映像信号から入力映像信号並びに第2遅延映像信号
が減算処理される。
【0026】図3の(B)は、演算器13の出力信号で
あり、図3(B)中の水平方向の点線は比較器14の比
較レベルを表わす。よって、演算器13の出力信号がこ
の点線より上になると、比較器14は比較信号を出力す
る。
【0027】図3の(C)は、第1の比較器14の出力
信号である。この出力信号から、時間T1〜T2、時間
T4〜T5、および時間T6〜T7のそれぞれにおい
て、スミアR3の領域、スミアR4の領域、および明る
い領域R2の領域が検出されているのがわかる。ここ
で、図3の時間T6〜T7はスミアの領域ではないの
で、この部分はスミアとして除去してはならない。
【0028】次に、この第1の比較器14の出力から比
較信号が出力されると、加算器15が働いて、第1のラ
インメモリ16の記憶内容を+1数値インクリメントす
る。この動作を画面の最上部から最下部まで繰り返す
と、結果として第1のラインメモリ16には、第1の比
較器14が信号を出力した回数を縦方向に計数したもの
が得られる。
【0029】図2のスミア領域R3,R4を見てわかる
ように、スミア領域は、画面の縦方向に筋状に発生する
ため、第1のラインメモリ16の値の大きさを検査する
ことで、スミア領域R3,R4と明るい領域R2は区別
することができる。
【0030】第1のラインメモリ16の全ての内容は、
次に第2のラインメモリ17に入力され、それと同時
に、第1のラインメモリ16の内容は全て「0」にクリ
アされる。第2のラインメモリ17の内容は、第2の比
較器18で比較され、スミア領域が検出される。
【0031】図3の(D)は第2の比較器18の切替信
号である。本信号は、図3の(C)の信号と較べて、時
間T6〜T7の部分に信号がない。一方、補間回路19
には、入力映像信号と第2遅延映像信号が入力されてお
り、スミア領域の前後の映像信号からスミア部分を補間
した補間映像信号を出力している。
【0032】切替器20には、この補間信号と、補間信
号と位相の一致した映像信号である第1遅延映像信号が
入力されている。切替器20はスミアが検出されていな
い場合は、第1遅延映像信号側になっており、映像出力
端子2には映像入力信号がそのまま遅延した信号が出力
される。しかし、スミアが検出されて切替信号が出力さ
れると、切替器20は補間信号側に切り替わり、映像出
力端子にはスミアが除去された映像信号が出力される。
【0033】上記の実施形態によれば、スミアの位置を
検出し、この部分の映像信号を補間した信号に置き替え
てスミアを除去する。このため、映像のS/N比を劣化
させることなくスミアを完全に除去できる。よって、明
るい実映像の領域を有する映像でも、映像信号のS/N
比を劣化させることがない。
【0034】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。
【0035】
【発明の効果】以上の説明より明かなように、本発明の
スミア除去回路は、入力映像信号を所定時間遅延して第
1遅延映像信号を出力し、第1遅延映像信号をさらに所
定時間遅延して第2遅延映像信号を出力し、第1遅延映
像信号から入力映像信号並びに第2遅延映像信号を減算
する。この減算結果の信号を所定のレベルと比較し所定
レベル以上の場合に比較信号を出力する。また、入力映
像信号と第2遅延映像信号とから内挿補間処理を行い補
間映像信号を出力する。上記の比較信号の出力に応じて
第1のラインメモリの記憶する値を+1加算する。この
第1のラインメモリの記憶している値の大きさに応じ、
第1遅延映像信号と補間映像信号の何れかを選択的に切
替えて映像出力信号とする。
【0036】上記の手順によれば、検出したスミアを入
力映像信号を補間することにより除去している。このた
め、映像のS/N比の低下を防ぎ、且つスミアを完全に
除去することが可能となる。さらに、強い照明光により
生じたスミアの様に、視認性に大きな悪影響のあるスミ
アの発生に対して高い処理効果が生じる。
【図面の簡単な説明】
【図1】本発明のスミア除去回路の実施形態の構成を示
すブロック図である。
【図2】動作を説明するための映像イメージ図である。
【図3】図2のイーイ部における動作を説明するための
タイミング図である。
【符号の説明】
1 映像入力端子 2 映像出力端子 11 第1の遅延回路 12 第2の遅延回路 13 演算回路 14 第1の比較器 15 加算器 16 第1のラインメモリ 17 第2のラインメモリ 18 第2の比較器 19 補間回路 20 切替器

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力映像信号を所定時間遅延して第1遅
    延映像信号を出力する第1の遅延回路と、 前記第1遅延映像信号をさらに所定時間遅延して第2遅
    延映像信号を出力する第2の遅延回路と、 前記第1遅延映像信号から前記入力映像信号並びに第2
    遅延映像信号を減算する演算回路と、 該減算結果の信号を所定のレベルと比較し該所定レベル
    以上の場合に比較信号を出力する第1の比較器と、 前記入力映像信号と第2遅延映像信号とから内挿補間処
    理を行い補間映像信号を出力する補間回路と、 所定の値を記憶する第1のラインメモリと、 前記比較信号の出力に応じて前記第1のラインメモリの
    記憶する前記値を+1加算する加算器と、 前記第1のラインメモリの記憶している前記値の大きさ
    に応じて入出力のラインを切替えて映像出力信号を出力
    する切替器とを有して構成され、 該切替器が前記第1遅延映像信号と前記補間映像信号の
    何れかを選択的に切替えて前記映像出力信号とすること
    を特徴とするスミア除去回路。
  2. 【請求項2】 前記スミア除去回路は、さらに、前記第
    1のラインメモリの値を記憶する第2のラインメモリ
    と、該第2のラインメモリが記憶している値と所定値と
    を比較する第2の比較器とを有し、該第2の比較器の比
    較結果に基づき前記切替器の切替え動作を制御すること
    を特徴とする請求項1記載のスミア除去回路。
  3. 【請求項3】 前記演算回路は、前記映像入力信号と第
    1遅延映像信号と第2遅延映像信号の3つの時間的に連
    続した信号を演算処理し、前記減算結果に基づき前記第
    1の比較器がスミアにより前記入力映像信号のレベルが
    持ち上がった部分を検出し、該検出により前記スミアの
    位置が縦方向に計数された値が前記第1のラインメモリ
    に記憶され、前記切替器の切替え動作により、前記入力
    映像信号に含まれるスミアを除去することを特徴とする
    請求項1または2記載のスミア除去回路。
JP8133163A 1996-05-28 1996-05-28 スミア除去回路 Expired - Lifetime JP2885181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8133163A JP2885181B2 (ja) 1996-05-28 1996-05-28 スミア除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8133163A JP2885181B2 (ja) 1996-05-28 1996-05-28 スミア除去回路

Publications (2)

Publication Number Publication Date
JPH09322069A JPH09322069A (ja) 1997-12-12
JP2885181B2 true JP2885181B2 (ja) 1999-04-19

Family

ID=15098170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8133163A Expired - Lifetime JP2885181B2 (ja) 1996-05-28 1996-05-28 スミア除去回路

Country Status (1)

Country Link
JP (1) JP2885181B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200027658A (ko) * 2018-09-05 2020-03-13 주식회사 드림테크 경추 교정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200027658A (ko) * 2018-09-05 2020-03-13 주식회사 드림테크 경추 교정장치

Also Published As

Publication number Publication date
JPH09322069A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
JP2947186B2 (ja) フリッカ軽減回路
JP4399693B2 (ja) 撮像装置
JP2003078821A5 (ja)
JP3306671B2 (ja) ノイズ低減回路
JP2826018B2 (ja) ビデオ信号のノイズ低減システム
JP2885181B2 (ja) スミア除去回路
JP2853298B2 (ja) テレビジョン信号の処理装置
US7190841B2 (en) Image noise reduction circuit
KR930009880B1 (ko) 동신호 검출회로
JPH04373361A (ja) 画像信号処理装置
JP2885010B2 (ja) 画像動き補正装置
JP3180741B2 (ja) 動き検出回路
JP2525456B2 (ja) テレビジョン映像信号の雑音低減回路
JP2600884B2 (ja) テレビジョン受像機
JP4019503B2 (ja) 映像信号処理装置及び映像信号処理方法
JP2567879B2 (ja) 画像の垂直エッジ検出回路
JP2516580B2 (ja) 画像動き検出装置
JP2798562B2 (ja) 信号補正回路
JP2770300B2 (ja) 画像信号処理処置
JPH09130645A (ja) インターレース映像信号の動き検出回路
JP2944386B2 (ja) 動き検出回路及びテレビジョン受信機
JP3040251B2 (ja) 動き検出回路
KR100234241B1 (ko) 적응 잡음 경감장치
JP3081046B2 (ja) 画像ノイズ判別方法
JP2603957Y2 (ja) 走査線補間回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990112